KR20000025260A - 램을 이용한 인터리버/디인터리버 회로 및 방법 - Google Patents

램을 이용한 인터리버/디인터리버 회로 및 방법 Download PDF

Info

Publication number
KR20000025260A
KR20000025260A KR1019980042265A KR19980042265A KR20000025260A KR 20000025260 A KR20000025260 A KR 20000025260A KR 1019980042265 A KR1019980042265 A KR 1019980042265A KR 19980042265 A KR19980042265 A KR 19980042265A KR 20000025260 A KR20000025260 A KR 20000025260A
Authority
KR
South Korea
Prior art keywords
ram
data
row
read
address
Prior art date
Application number
KR1019980042265A
Other languages
English (en)
Other versions
KR100306581B1 (ko
Inventor
김영환
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980042265A priority Critical patent/KR100306581B1/ko
Publication of KR20000025260A publication Critical patent/KR20000025260A/ko
Application granted granted Critical
Publication of KR100306581B1 publication Critical patent/KR100306581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 램을 이용한 인터리버/디인터리버 회로 및 방법에 관한 것으로, 종래의 기술에 있어서는 인터리버/디인터리버 동작을 위해서 각각 두 개의 램을 사용하므로써 램을 선택하기 위해 선택 입/출력부와 같은 부가회로가 필요하게 되어 칩의 전체적인 사이즈가 커지고 레이아웃이 복잡하게 되는 문제점이 있었다. 따라서, 본 발명은 제어부에서 출력하는 제어신호에 의해 제어되어 데이터를 입력받아 저장하는 램과; 상기 램을 제어하기 위한 각종 제어신호를 출력하는 제어부로 구성하여 라이트와 리드시 행(ROW)과 열(Column)이 주기적으로 바뀌게 하여 하나의 램을 사용할 수 있게 함으로써 칩사이즈를 줄일 수 있는 효과가 있다.

Description

램을 이용한 인터리버/디인터리버 회로 및 방법
본 발명은 램을 이용한 인터리버/디인터리버 회로 및 방법에 관한 것으로, 특히 라이트와 리드시 행(ROW)과 열(Column)이 주기적으로 바뀌게 하여 하나의 램을 사용할 수 있게 함으로써 칩사이즈를 줄일 수 있는 램을 이용한 인터리버/디인터리버 회로 및 방법에 관한 것이다.
통신 시스템에서 인터리버/디인터리버는 일반적으로 도1에 나타난 바와 같이 인코드(encode)할 데이터가 터미널을 통해 인터리버(11)에 인가되면 기 설정된 방법에 따라 인터리버된다.
다음, 상기 인터리버된 데이터는 전송채널(12)을 통해 수신단의 디인터리버(13)에 전달되는데, 이때 데이터는 다양한 노이즈에 의해 왜곡되지만 디인터리버(13)에서 데이터를 복원하여 디코더로 보내게 된다.
도2는 종래의 램을 이용한 인터리버/디인터리버의 개략적인 구성도로서, 이에 도시된 바와 같이 제어부(22)의 제어신호에 의해 데이터를 입력받아 어느 하나의 램에 선택 입력하는 선택 입력부(20)와; 상기 선택 입력부(20)에 의해 선택되어 입력되는 데이터를 저장하는 램(23, 24)과; 제어부(22)의 제어신호에 의해 상기 램(23, 24) 중 선택하여 데이터를 출력하는 선택 출력부(21)와; 상기 램(23, 24)을 동작 시키기 위해 선택 입력부(20)와 선택 출력부(21)에 각종 제어신호(Address, write, read)를 출력하여 제어하는 제어부(22)로 구성된 종래 회로의 동작 및 작용을 설명하면 다음과 같다.
먼저, 제어부(22)에서는 램(23)에 데이터를 라이트하기 위해 라이트신호(writea)를 인가하고, 다음 어드레스를 행(ROW)방향으로 발생시켜 데이터를 램(23)에 라이트한다.
램(23)에 데이터를 라이트하면 제어부(22)는 리드신호(reada)를 인가하고, 어드레스를 열(Column)방향으로 발생시켜 램(23)의 데이터를 리드한다. 이와 동시에 제어부(22)는 램(24)에 라이트신호(writeb)를 인가하고, 행(ROW)방향으로 어드레스를 발생시켜 데이터를 라이트한다.
램(24)에 데이터를 라이트하면 제어부(22)는 다시 램(24)에 리드신호(readb)를 인가하고, 어드레스를 열(Column) 방향으로 발생시켜 램(24)의 데이터를 리드함과 동시에 램(23)에 데이터를 라이트한다.
즉, 램(23)에 데이터를 라이트할 동안에는 램(24)의 데이터를 리드하고, 램(24)에 데이터를 라이트할 동안에는 램(23)의 데이터를 리드하게 된다.
상기와 같이 인터리버는 두 램(23, 24)을 서로 번갈아 가며 라이트/리드 동작을 반복하게 되고, 디인터리버의 동작은 인터리버 동작의 어드레스 발생동작을 역으로 수행하게 된다.
이와 같이, 상기 종래의 기술에 있어서는 인터리버/디인터리버 동작을 위해서 각각 두 개의 램을 사용하므로써 램을 선택하기 위해 선택 입/출력부와 같은 부가회로가 필요하게 되어 칩의 전체적인 사이즈가 커지고 레이아웃이 복잡하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 라이트와 리드시 행(ROW)과 열(Column)이 주기적으로 바뀌게 하여 하나의 램을 사용할 수 있게 함으로써 칩사이즈를 줄일 수 있는 램을 이용한 인터리버/디인터리버 회로 및 방법을 제공 하는데 그 목적이 있다.
도1은 일반적인 인터리버/디인터리버의 개념을 설명하기 위한 구성도.
도2는 종래의 램을 이용한 인터리버/디인터리버의 개략적인 구성도.
도3은 본 발명 램을 이용한 인터리버/디인터리버 회로의 개략적인 구성도.
도4는 도3의 제어부에서 출력하는 제어신호의 타이밍을 보인 파형도.
도5는 본 발명에 의한 회로에서 라이트와 리드시의 방향을 설명하기 위한 램의 어드레스를 보인 상태도.
***도면의 주요 부분에 대한 부호의 설명***
30 : 램 31 : 제어부
이와 같은 목적을 달성하기 위한 본 발명은, 제어부에서 출력하는 제어신호에 의해 제어되어 데이터를 입력받아 저장하는 램과; 상기 램을 제어하기 위한 각종 제어신호를 출력하는 제어부로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 램을 이용한 인터리버/디인터리버 회로의 개략적인 구성도로서, 이에 도시한 바와 같이 제어부(31)에서 출력하는 제어신호에 의해 제어되어 데이터를 입력받아 저장하는 램(30)과; 상기 램(30)을 제어하기 위한 각종 제어신호를 출력하는 제어부(31)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.
먼저, 제어부(31)는 램(30)에 데이터를 라이트하기 위해 도4의 (b)에 도시된 바와 같은 라이트 신호(write)를 인가하고, 도5의 상태도에 도시된 바와 같이 행(ROW) 방향(x1, x2,…,xj,xj+1,…,x2j,…,xij)으로 발생시킨 어드레스를 클럭(clk)에 동기하여 데이터를 라이트한다.
다음, 상기 램(30)의 용량만큼 데이터의 라이트가 끝나면 라이트 신호(write)를 제거하고, 도4의 (c)와 같이 지금까지 인가하지 않던 리드 신호(read)를 인가하여 도5에서 열(Column)방향(x1,xj+1,…,x(i-1)j+1,x2,…,xij)으로 생성시킨 어드레스의 데이터를 리드한다.
이때 상기 제어부(31)는 리드가 끝난 후 라이트신호(write)를 번갈아 인가하여 상기 리드한 열(Column)방향의 어드레스에 데이터를 라이트하고, 모든 데이터가 열(Column)방향으로 라이트가 끝나면 이번에는 행(ROW)방향으로 어드레스를 인가하여 데이터를 리드하며 리드가 끝난 후 리드한 행(ROW)방향 어드레스에 다시 처음과 같이 데이터를 라이트한다.
즉, 처음 램(30)에 데이터를 라이트할 때는 행(ROW)방향으로 램(30)의 용량만큼 라이트한 후 다음 부터는 열(Column)방향으로 리드한 다음 리드한 열(Column)방향의 어드레스에 데이터를 라이트하고, 처음 라이트된 모든 열(Column)방향의 데이터가 리드된 후 그 어드레스에 새로운 데이터가 라이트되면 이제는 행(R0W)방향으로 리드하고, 역시 상기 행(ROW)방향으로 리드된 어드레스에 새로운 데이터가 쓰이면 다시 열(Column)방향으로 리드하게 되어 주기적으로 라이트와 리드방향이 행(ROW)에서 열(Column)로, 다시 열(Column)에서 행(ROW)으로 바뀌게 된다.
이와 같이 제어부(31)에서 발생하는 어드레스는 행(ROW)방향으로 발생하며 램(30)에 데이터가 라이트되면 다시 열(Column)방향으로 발생시키며, 다시한번 램(30)에 라이트가 끝나면 행(ROW)방향으로 발생하는 동작이 반복된다.
디인터리버의 동작은 제어부(31)에서 어드레스를 열(Column)방향, 행(ROW)방향, 다시 열(Column)의 순으로 발생시키며 기타 동작은 인터리버의 역으로 행하게 된다.
이상에서 설명한 바와 같이 본 발명 램을 이용한 인터리버/디인터리버 회로 및 방법는 라이트와 리드시 행(ROW)과 열(Column)이 주기적으로 바뀌게 하여 하나의 램을 사용할 수 있게 함으로써 칩사이즈를 줄일 수 있는 효과가 있다.

Claims (2)

  1. 제어부에서 출력하는 제어신호에 의해 제어되어 데이터를 입력받아 저장하는 램과; 상기 램을 제어하기 위한 각종 제어신호를 출력하는 제어부로 구성하여 된 것을 특징으로 하는 램을 이용한 인터리버/디인터리버 회로.
  2. 처음 램에 데이터를 라이트할 때는 행(ROW)방향으로 램의 용량만큼 라이트한 후 다음 부터는 열(Column)방향으로 리드한 후 리드한 열(Column)방향의 어드레스에 데이터를 라이트하고, 상기 라이트된 모든 열(Column)방향의 데이터가 리드된 후 그 어드레스에 새로운 데이터가 라이트되면 이제는 행(R0W)방향으로 리드하고, 상기 행(ROW)방향으로 리드된 어드레스에 새로운 데이터가 쓰이면 다시 열(Column)방향으로 리드하여 주기적으로 라이트와 리드방향이 행(ROW)에서 열(Column)로, 다시 열(Column)에서 행(ROW)으로 바뀌게 제어하는 것을 특징으로 하는 램을 이용한 인터리버/디인터리버 방법.
KR1019980042265A 1998-10-09 1998-10-09 하나의램을이용한인터리버/디인터리버방법 KR100306581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042265A KR100306581B1 (ko) 1998-10-09 1998-10-09 하나의램을이용한인터리버/디인터리버방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042265A KR100306581B1 (ko) 1998-10-09 1998-10-09 하나의램을이용한인터리버/디인터리버방법

Publications (2)

Publication Number Publication Date
KR20000025260A true KR20000025260A (ko) 2000-05-06
KR100306581B1 KR100306581B1 (ko) 2001-11-30

Family

ID=19553507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042265A KR100306581B1 (ko) 1998-10-09 1998-10-09 하나의램을이용한인터리버/디인터리버방법

Country Status (1)

Country Link
KR (1) KR100306581B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846017B1 (ko) * 2000-10-30 2008-07-11 가부시키가이샤 히타치세이사쿠쇼 데이터 인터리브/디인터리브 효율을 향상시키기 위한 반도체 장치, 무선 통신 장치, 컴퓨터 프로그램 제품 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762612B1 (ko) * 2001-12-07 2007-10-01 삼성전자주식회사 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846017B1 (ko) * 2000-10-30 2008-07-11 가부시키가이샤 히타치세이사쿠쇼 데이터 인터리브/디인터리브 효율을 향상시키기 위한 반도체 장치, 무선 통신 장치, 컴퓨터 프로그램 제품 및 방법

Also Published As

Publication number Publication date
KR100306581B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
KR100383421B1 (ko) 메모리 제어 회로
JPS6314394A (ja) メモリ装置
KR100191088B1 (ko) 반도체 기억장치
KR960006497B1 (ko) 디지탈 비데오 신호의 기억 장치 및 그 방법
KR100495917B1 (ko) 고속 데이터 출력을 위한 파이프래치 회로
JPS58133698A (ja) 半導体メモリ装置
JP4808318B2 (ja) メモリアプリケーション用のハイブリッドデータｉ／ｏのデータ転送方法
KR100306581B1 (ko) 하나의램을이용한인터리버/디인터리버방법
US20080117710A1 (en) Look-up table cascade circuit, look-up table cascade array circuit and a pipeline control method thereof
JP2970513B2 (ja) 半導体記憶装置およびその制御方法
US6170077B1 (en) Method for encoding a digital communication channel
US20020184456A1 (en) Interleaver memory access apparatus and method of mobile communication system
KR100593442B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
KR100306580B1 (ko) 비터비디코더의경로메모리장치
KR100280540B1 (ko) 엘씨디 소스 드라이버_
JP2004535035A (ja) ２倍速のデータ転送速度で半導体メモリを動作させる方法
KR20000019161A (ko) 플래시 메모리의 데이터 리드속도 향상회로
JPS61177555A (ja) インタ−リ−ブ方式
JPH0974361A (ja) 変復調装置
KR100308145B1 (ko) 인터리버
KR19990065357A (ko) 인터리브/디인터리브 장치
KR0148182B1 (ko) 쿼드러플뱅크 메모리 제어장치
JPS61114351A (ja) メモリ制御装置
JPH06348418A (ja) 波形記憶装置のメモリ制御方法
JPS62135032A (ja) 速度変換回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee