KR100280540B1

KR100280540B1 - 엘씨디 소스 드라이버_

Info

Publication number: KR100280540B1
Application number: KR1019980063513A
Authority: KR
Inventors: 이돈우
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2001-02-01
Also published as: KR20000046786A

Abstract

본 발명은 엘씨디 소스 드라이버에 관한 것으로, 종래에는 내부 각 채널마다 칼러 리솔류션이 증가함에 따라 각 채널이 차지하는 디코더부가 차지하는 면적이 커지므로 칩의 소형화에 어려운 문제점이 있었다. 따라서, 본 발명은 복수개의 로드신호를 발생하는 로드재발생부와; 상기 2라인래치부로부터 복수개의 채널별 출력신호를 입력받아 이를 상기 복수개의 로드신호에 의해 다중송신하는 다수의 멀티플렉서로 이루어진 멀티플렉서부와; 상기 멀티플렉서부의 출력신호와 폴신호를 입력받아 이를 감마레퍼런스전압에 의해 디코딩하여 하나의 아나로그그레이값을 출력하는 다수의 디코더로 이루어진 디코더부와; 상기 복수개의 로드신호에 의해 상기 디코더부의 출력신호를 스위칭하는 다수의 스위치로 이루어진 스위칭부와; 상기 스위칭부의 출력신호를 저장하는 다수의 스토리지로 이루어진 스토리지부를 구비함으로써 입력되는 로드신호를 다수개의 내부 로드신호로 재생하여 상기 다수개의 로드신호가 순차적으로 발생할 때마다 다수개의 채널이 공유한 1개의 디코더를 1라인 동작시간 마다 소정횟수만큼 동작하게 함으로써 디코더가 차지하는 면적을 줄여 칩의 크기를 최소화할 수 있는 효과가 있다.

Description

엘씨디 소스 드라이버

본 발명은 엘씨디 소스 드라이버에 관한 것으로, 특히 여러 채널이 디코더부를 공유하도록 하여 면적을 최소화할 수 있도록 한 엘씨디 소스 드라이버에 관한 것이다.

도1은 종래 엘씨디(LCD) 소스 드라이버에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 내부 제어신호에 의해 입력 알지비 데이터를 래치하는 데이터래치부(12)와; 내부 제어신호에 의해 각 채널의 데이터 로딩신호를 출력함과 아울러 순차적으로 인접 채널을 인에이블하는 다수의 시프트레지스터(S-R)로 이루어진 시프트레지스터부(11)와; 상기 데이터래치부(12)의 알지비신호와 상기 시프트레지스터부(11)의 각 채널의 데이터로딩신호를 입력받아 각 채널별 제1래치에 순차적으로 데이터를 저장하고, 상기 각 채널별 제1 래치에 데이터가 저장된후, 로드신호가 출력되면 그데이터를 각 채널별로 제2 래치에 래치되는 2라인래치부(13)와; 상기 2라인래치부(13)의 출력신호를 감마레퍼런스전압에 의해 디코딩하여 아나로그신호로 출력하는 다수의 디코더로 이루어진 디코더부(14)와; 상기 디코더부(14)의 출력신호를 엘씨디 패널로 출력하는 다수의 앰프로 이루어진 아나로그버퍼부(15)와; 클럭신호(CLK)와 소스 드라이버 스타트펄스신호(SSP)를 입력받아 상기 각부를 총괄제어하는 내부 제어신호를 출력하는 제어부(10)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 엘씨디소스드라이버는 엘씨디제어부(미도시)로부터 제어신호 및 알지비데이터를 입력받는데, 제어부(10)는 상기 엘씨디제어부(미도시)의 제어신호를 입력받아 내부 각부를 제어하는신호를 신호를 내부적으로 생성한다.

이때, 데이터래치부(12)는 상기 제어부(10)의 제어신호에 의해 알지비데이터를 입력받아 이를 래치한후 출력하고, 시프트레지스터부(11)는 제어부(10)로부터 소스 드라이버 스타트 펄스신호(SSP)인 제어신호와 클럭신호(CLK)를 받아 들여 2라인래치부(13)의 제1 래치를 순차적으로 로딩하기 위한 로딩신호를 각 채널별로 상기 2라인래치부(13)에 출력함과 아울러 인접한 채널의 시스트레지스터(S-R)를 인에이블하게 하는 스타트펄스를 출력한다.

이후, 상기 2라인래치부(13)는 채널별로 상기 데이터래치부(12)의 알지비데이터를 상기 시프트레지스터부(11)의 데이터로딩신호에 의해 제1 래치에 순차적으로 데이터를 저장하고, 이후 상기 제1 래치에 데이터 저장이 완료되면 엘씨디제어부(미도시)는 디지털알지비 데이터를 채널별로 디코더부(14)에 전달하기 위한 제어신호로 로드신호(LOAD)를 상기 2라인래치부(13)의 제2 래치로 출력한다.

이에따라, 상기 2라인래치부(13)의 제1 래치에 저장된 채널별 데이터는 제2 래치에 래치된후 상기 디코더부(14)로 입력되고, 그러면 상기 디코더부(14)는 감마레퍼런스전압에 의해 상기 2라인래치부(13)의 제2 래치로부터 채널별로 입력된 데이터를 디코딩하여 채널별로 아나로그신호를 아나로그버퍼부(15)를 통해 엘씨디 패널로 출력한다.

그러나, 상기와 같이 동작하는 종래 장치는 내부 각 채널마다 칼러 리솔류션이 증가함에 따라 각 채널이 차지하는 디코더부가 차지하는 면적이 커지므로 칩의 소형화에 어려운 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 여러 채널이 디코더부를 공유하도록 하여 면적을 최소화할 수 있도록 한 엘씨디 소스 드라이버를 제공함에 그 목적이 있다.

도1은 종래 엘씨디 소스 드라이버의 구성을 보인 회로도.

도2는 본 발명 엘씨디 소스 드라이버의 구성을 보인 회로도.

도3은 도2에 있어서, 각 부의 타이밍도.

도4는 본 발명 엘씨디 소스 드라이버의 다른 실시예의 구성을 보인 회로도.

도5는 도4에 있어서, 각 부의 타이밍도.

** 도면의 주요부분에 대한 부호의 설명 **

10:제어부 11:시프트레지스터부

12:데이터래치부 13:2라인래치부

15:아나로그버퍼부 100:멀티플렉서부

200:디코더부 300:스위칭부

400:스토리지부 500:로드재발생부

상기와 같은 목적을 달성하기 위한 본 발명은 내부 제어신호에 의해 각 채널의 데이터 로딩신호를 출력함과 아울러 순차적으로 인접 채널을 인에이블하는 다수의 시프트레지스터로 이루어진 시프트레지스터부와, 데이터래치부의 알지비신호와 상기 시프트레지스터부의 각 채널의 데이터로딩신호를 입력받아 각 채널별 제1래치에 순차적으로 데이터를 저장하고, 상기 각 채널별 제1 래치에 데이터가 저장된후 그 데이터가 로드신호가 출력되면 각 채널별로 제2 래치에 래치되는 2라인래치부를 구비한 엘씨디 소스 드라이버에 있어서, 상기 로드신호를 입력받아 복수개의 로드신호를 발생하는 로드재발생부와; 상기 2라인래치부로부터 복수개의 채널별 출력신호를 입력받아 이를 상기 복수개의 로드신호에 의해 다중송신하는 다수의 멀티플렉서로 이루어진 멀티플렉서부와; 상기 멀티플렉서부의 출력신호와 폴신호를 입력받아 이를 감마레퍼런스전압에 의해 디코딩하여 하나의 아나로그그레이값을 출력하는 다수의 디코더로 이루어진 디코더부와; 상기 복수개의 로드신호에 의해 상기 디코더부의 출력신호를 스위칭하는 다수의 스위치로 이루어진 스위칭부와; 상기 스위칭부의 출력신호를 저장하는 다수의 스토리지로 이루어진 스토리지부로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 엘씨디 소스 드라이버의 실시예의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 엘씨디 소스 드라이버의 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 내부 제어신호에 의해 입력 알지비 데이터를 래치하는 데이터 래치부(12)와; 내부 제어신호에 의해 각 채널의 데이터 로딩신호를 출력함과 아울러 순차적으로 인접 채널을 인에이블하는 다수의 시프트레지스터(S-R)로 이루어진 시프트레지스터부(11)와; 상기 데이터래치부(12)의 알지비신호와 상기 시프트레지스터부(11)의 각 채널의 데이터로딩신호를 입력받아 각 채널별 제1래치에 순차적으로 데이터를 저장하고, 상기 각 채널별 제1 래치에 데이터가 저장된후 그 데이터가 로드신호(LOAD1),(LOAD2)가 출력되면 각 채널별로 제2 래치에 래치되는 2라인래치부(13)와; 로드신호(LOAD)를 입력받아 이를 소정 처리하여 상기 로드신호(LOAD1),(LOAD2)를 발생하는 로드재발생부(500)와; 상기 2라인래치부(13)의 두개의 채널별 제2 래치의 출력신호를 입력받아 이를 상기 로드신호(LOAD1),(LOAD2)에 의해 다중송신하는 다수의 멀티플렉서로 이루어진 멀티플렉서부(100)와; 상기 멀티플렉서부(100)의 출력신호와 폴신호(POL)를 입력받아 이를 감마레퍼런스전압에 의해 디코딩하여 하나의 아나로그그레이값을 출력하는 다수의 디코더로 이루어진 디코더부(200)와; 상기 로드신호(LOAD1),(LOAD2)에 의해 상기 디코더부(200)의 출력신호를 스위칭하는 다수의 스위치로 이루어진 스위칭부(300)와; 상기 로드신호(LOAD1)에 의해 스위칭되는 디코더부(200)의 출력신호가 홀수번째 스토리지에 저장되고, 상기 로드신호(LOAD2)에 의해 스위칭되는 디코더부(200)의 출력신호가 짝수번째 스토리지에 저장되는 스토리지부(400)와; 클럭신호(CLK)와 소스 드라이버 스타트펄스신호(SSP)를 입력받아 상기 각부를 총괄 제어하는 내부 제어신호를 출력하는 제어부(10)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 제어부(10)는 상기 엘씨디제어부(미도시)의 제어신호를 입력받아 내부 각부를 제어하는 신호를 내부적으로 생성하여 각부는 도3과 같은 신호의 타이밍도를 가지고 동작한다.

이후, 상기 2라인래치부(13)는 채널별로 상기 데이터래치부(12)의 알지비데이터를 상기 시프트레지스터부(11)의 데이터로딩신호에 의해 제1 래치에 순차적으로 데이터를 저장한다.

이때, 로드재발생부(500)는 외부 로드신호(LOAD)를 입력받아 이를 소정 처리하여 로드신호(LOAD1),(LOAD2)를 발생하는데, 로드신호(LOAD1)는 2라인래치부(13)의 홀수번째 제2 래치에 인가하고 로드신호(LOAD2)를 2라인래치부(13)의 짝수번째 제2 래치에 인가한다.

여기서, 상기 2라인래치부(13)의 제1 래치에 데이터 저장이 완료되면 엘씨디제어부(미도시)는 디지털알지비 데이터를 채널별로 디코더부(14)에 전달하기 위한 제어신호로 상기 로드신호(LOAD1),(LOAD2)를 이용한다.

이에따라, 상기 2라인래치부(13)의 제1 래치에 저장된 채널별 데이터는 제2 래치에 래치되고, 멀티플렉서부(100)는 상기 제2 래치의 출력을 두 개 단위로 입력받아 이를 상기 로드신호(LOAD1),(LOAD2)에 의해 다중 송신하여 디코더부(200)에 입력한다.

그러면, 상기 디코더부(200)는 감마레퍼런스전압에 의해 상기 2라인래치부(13)의 제2 래치로부터 채널별로 입력된 데이터를 디코딩하여 채널별로 스위칭부(300)의 스위칭동작에 의해 해당되는 스토리지에 저장된후 아나로그버퍼부(15)를 통해 엘씨디 판넬로 전송한다.

다시말하면, 2채널이 하나의 디코더를 공유하도록 하기 위하여, 엘씨디제어부(미도시)로부터 제어신호 및 알지비데이터를 입력받아 저장한후, 상기 엘씨디제어부(미도시)로부터 로드신호(LOAD)가 입력되면, 로드재발생부(500)는 내부로드신호(LOAD1),(LOAD2)를 생성한다.

상기 로드신호(LOAD1)에 의해 홀수번째 채널의 2라인래치부(13)의 출력 디지털 데이터가 2개의 채널을 공유한 디코더(200)를 통해 하나의 아나로그그레이값을 선택하게 되고, 그 아나로그그레이값이 스위칭부(300)를 통해 홀수번째 채널의 스토리지에 저장되게 된다.

이후, 상기 스토리지에 저장된 아나로그레이전압이 아나로그버퍼(15)를 통해 엘씨디 패널을 구동하게 된다.

도4는 본 발명 엘씨디 소스 드라이버의 다른 실시예에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 일반적인 구성은 도2와 동일하며, 다만 3개의 채널을 하나의 디코더로 공유하기 위해 로드재발생부에서 세 개의 로드신호를 발생하여 3개의 채널별로 데이터를 아나로그변환하여 외부로 출력하는 것이 다르며, 도5는 도4에 따른 각부의 신호 타이밍도이다.

이상에서 상세히 설명한 바와같이 본 발명은 입력되는 로드신호를 다수개의 내부 로드신호로 재생하여 상기 다수개의 로드신호가 순차적으로 발생할 때마다 다수개의 채널이 공유한 1개의 디코더를 1라인 동작시간 마다 소정횟수만큼 동작하게 함으로써 디코더가 차지하는 면적을 줄여 칩의 크기를 최소화할 수 있는 효과가 있다.

Claims

내부 제어신호에 의해 각 채널의 데이터 로딩신호를 출력함과 아울러 순차적으로 인접 채널을 인에이블하는 다수의 시프트레지스터로 이루어진 시프트레지스터부와, 데이터래치부의 알지비신호와 상기 시프트레지스터부의 각 채널의 데이터로딩신호를 입력받아 각 채널별 제1래치에 순차적으로 데이터를 저장하고, 상기 각 채널별 제1 래치에 데이터가 저장된후 그 데이터가 로드신호가 출력되면 각 채널별로 제2 래치에 래치되는 2라인래치부를 구비한 엘씨디 소스 드라이버에 있어서, 상기 로드신호를 입력받아 복수개의 로드신호를 발생하는 로드재발생부와; 상기 2라인래치부로부터 복수개의 채널별 출력신호를 입력받아 이를 상기 복수개의 로드신호에 의해 다중송신하는 다수의 멀티플렉서로 이루어진 멀티플렉서부와; 상기 멀티플렉서부의 출력신호와 폴신호를 입력받아 이를 감마레퍼런스전압에 의해 디코딩하여 하나의 아나로그그레이값을 출력하는 다수의 디코더로 이루어진 디코더부와; 상기 복수개의 로드신호에 의해 상기 디코더부의 출력신호를 스위칭하는 다수의 스위치로 이루어진 스위칭부와; 상기 스위칭부의 출력신호를 저장하는 다수의 스토리지로 이루어진 스토리지부로 구성한 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 로드재발생부는 로드신호를 입력받아 복수개의 채널을 한 개의 디코더로 공유하도록 복수개의 로드신호를 발생하는 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 로드발생부는 로드신호를 입력받아 두개의 채널을 한 개의 디코더로 공유하도록 두개의 로드신호를 발생하는 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 로드발생부는 로드신호를 입력받아 3개의 채널을 한 개의 디코더로 공유하도록 3개의 로드신호를 발생하는 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 2라인래치부의 다수의 제2 래치는 복수의 로드신호중 유효한 신호가 인가되는 제2 래치가 동작되는 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 멀티플렉서는 복수개의 로드신호가 각각 유효한 시간동안만 복수개의 입력신호중 해당되는 입력신호를 출력하는 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 스위치는 복수개의 로드신호가 유효한 시간동안 출력되는 디코더의 출력을 해당되는 스토리지에 저장하도록 스위칭하는 것을 특징으로 하는 엘씨디 소스 드라이버.