KR20000023530A - 전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어시스템용 이중 측대역 파이로트 기술 - Google Patents

전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어시스템용 이중 측대역 파이로트 기술 Download PDF

Info

Publication number
KR20000023530A
KR20000023530A KR1019990041779A KR19990041779A KR20000023530A KR 20000023530 A KR20000023530 A KR 20000023530A KR 1019990041779 A KR1019990041779 A KR 1019990041779A KR 19990041779 A KR19990041779 A KR 19990041779A KR 20000023530 A KR20000023530 A KR 20000023530A
Authority
KR
South Korea
Prior art keywords
circuit
electrical circuit
signal
control system
signals
Prior art date
Application number
KR1019990041779A
Other languages
English (en)
Other versions
KR100719779B1 (ko
Inventor
메이어로버트에반
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000023530A publication Critical patent/KR20000023530A/ko
Application granted granted Critical
Publication of KR100719779B1 publication Critical patent/KR100719779B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/26—Automatic controllers electric in which the output signal is a pulse-train
    • G05B11/30—Automatic controllers electric in which the output signal is a pulse-train using pulse-frequency modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)

Abstract

제어 시스템은 왜곡을 발생시키는 전기 회로를 구비하며, 상기 전기 회로는 동작 주파수 대역을 갖는다. 이중 측 대역 파이로트 신호들은 동작 주파수의 경계에서 다소 바깥쪽에 위치되어 동작 주파수 대역내의 어떤 신호들과 간섭하는 것이 아니라 실질적으로 왜곡을 소거하도록 제어 시스템이 사용하는 정보를 제공하는 것이다.

Description

전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어 시스템용 이중 측대역 파이로트 기술{Double side band pilot technique for a control system that reduces distortion produced by electrical circuits}
발명의 분야
본 발명은 전기 회로에 의해 발생된 왜곡을 실질적으로 소거하기 위하여 파이로트 신호를 사용하는 전기 회로를 구비하는 제어 시스템에 관한 것이며, 특히 전기 회로의 동작 주파수 대역의 에지들에서 이중 측대역 파이로트 신호를 인가하는 기술에 관한 것이다
관련 기술의 설명
전기 회로에 인가될 때 전기 신호들은 상기 회로의 처리에 따라서 종종 왜곡된다. 또한, 전기 회로들은 각종 사용 목적을 위한 신호들을 발생시킨다. 이 왜곡은 인가되거나 발생된 신호들에 부가되거나 또는 이 신호들과 결합되는 전기 회로들에 의해 발생된 어떤 바람직하지 않은 신호들을 포함한다. 전기 회로에 의해 발생된 왜곡을 실질적으로 소거하기 위한 널리 공지된 기술은 파이로트 신호가 인가되는 전기 회로에 결합되는 제어 시스템을 사용한다. 인가된 파이로트 신호는 제어 시스템에 의해 검출된다. 인가된 파이로트 신호는 어떤 진폭의 단일 스펙트럼 성분(즉, 하나의 주파수)을 갖을 수 있거나 인가된 파이로트 신호는 각종 진폭들의 다수의 스펙트럼 성분들을 포함할 수 있다. 전형적으로, 인가된 파이로트 신호는 전기 회로에 의해 인가되거나 이 회로에 의해 발생된 신호들 보다 낮은 적어도 60dB인 진폭을 갖는다. 제어 시스템은 검출된 파이로트 신호로부터 정보(왜곡에 관한)를 얻어 전기 회로에 의해 발생된 왜곡을 실질적으로 소거하기 위하여 상기 정보를 사용한다.
제어 시스템은 적어도 하나의 회로에 인가된 신호들을 처리하기 위하여 적어도 하나의 회로에 의해 발생된 신호들 또는 외부 신호들을 사용하는 적어도 하나의 회로를 구비한다. 상술된 기술의 특정한 수행이 도1에 도시되어 있다. 도1은 두 개의 순방향 공급 루프들(루프 1 및 루프2) 및 검출 회로(132)를 구비하는 제어 시스템을 도시한다. 파이로트 신호는 커플러(105)를 통해서 전기 회로(108)에 인가된다. 전기 회로(108)는 어떤 전기 및/또는 전자(예를들어, 무선 주파수(RF) 선형 증폭기, 전력 증폭기)회로일 수 있다. 루프 1은 커플러(105), 이득 및 위상 회로(104), 분할기(102) 및 지연 회로(126)를 구비한다. 커플러(105)는 전형적으로 두 개 또는 그보다 많은 입력 신호들을 결합하여 상기 결합된 신호의 전부 또는 일부에 액세스하는 장치이다. 커플러는 또한 자신의 입력 및 출력에서 나타나는 신호의 일부를 얻기 위하여 사용된다. 이득 및 위상 회로(104)는 전형적으로 자신의 제어 입력들(도시되지 않음)에 인가된 제어 신호들의 값들을 토대로 자신의 입력에 인가된 신호들의 진폭 및 위상을 수정하는 회로이다. 분할기(102)는 하나의 입력 및 적어도 두 개의 출력들을 갖는 회로인데, 상기 입력에 인가된 신호는 실질적으로 상기 출력들에서 복제된다. 지연 회로(126)는 전형적으로 자신의 입력에 인가된 신호에 어떤 지연양을 인가하는 회로이다.
신호가 제어 시스템(즉, 분할기(102)에)에 인가될 때, 전기 회로(108)로 인해 인가된 신호에 의해 겪게되는 왜곡은 포인트A(즉, 경로(123))에서 분리된다. 특히, 입력 신호는 분할기(102)에 인가된다. 분할기(102)는 실질적으로 경로들(103 및 127)상에서 입력 신호를 복제한다. 경로(103)에서, 입력 신호는 이득 및 위상 회로(104), 커플러(105) 및 전기 회로(108)에 인가된다. 경로(127)에서, 입력 신호는 지연 회로(126)에 의해 지연되고 나서 경로(125)를 통해서 소거 회로(124)에 공급된다. 도시되지는 않았지만, 당업자는 경로(125)상의 입력 신호의 진폭 및 위상이 (널리 공지된 검출 회로를 사용하여) 검출되어 위상 및 이득 회로(104)의 제어 입력들(도시되지 않음)에 인가되는 제어 신호들로 변환될 수 있다는 것을 손쉽게 알수 있다. 커플러(112)를 사용하여, 전기 회로(108)의 출력에 나타나는 입력 신호의 일부분(전기 회로(108)에 의해 발생된 어떤 왜곡을 더함)은 경로(113)를 통해서 소거 회로(124)에 공급된다. 소거 회로(124)는 적어도 두 개의 입력들 및 하나의 출력을 갖는 결합기 회로로서 수행될 수 있다. 결합기 회로는 자신의 입력에 인가된 신호들을 결합시켜 이 결합된 신호를 자신의 출력에 전달한다. 이득 및 위상 회로(104)는 경로(113)상의 입력 신호의 진폭 및 위상이 수정되도록 조정되어, 이에 따라서 신호가 경로(125)상의 입력 신호 와 실질적으로 180° 위상차(+/-1°)가 나게되고 상대적으로 동일한 진폭(즉, 실질적으로 역)이 되는데, 그 결과 두 개의 신호들이 소거 회로(124)에 의해 결합될 때, 이들 신호들은 실질적으로 서로 소거되어 포인트A(경로 (123))에서 왜곡(전기 회로(108)에 의해 발생됨)을 제거한다. 따라서, 루프(1)는 전기 회로(108)에 의해 발생된 왜곡을 분리하도록 설계된다.
지연 회로(114), 커플러(116), 이득 및 위상 회로(122) 및 증폭기(120)를 구비하는 루프 2는 전기 회로(108)에 의해 발생된 왜곡을 실질적으로 소거하기 위하여 전기 회로(108)에 인가된 파이로트 신호로부터 검출 회로(132)에 의해 얻어진 정보를 사용하도록 설계된다. 특히, 파이로트 신호는 커플러(105)를 통해서 전기 회로(108)에 인가된다. 파이로트 신호(전기 회로(108)에 의해 처리됨)는 경로(115)상에 나타나고 커플러(116)의 출력에서, 즉 경로(117)상에 나타난다. 파이로트 신호는 또한 커플러(112)를 거쳐 경로(113)를 통해서 전파된 후 경로(123)상의 포인트A에서 나타난다. 전기 회로(108)에 의해 처리되는 파이로트 신호의 일부분은 커플러(130) 및 경로(128)를 통해서 검출 회로(132)에 공급된다. 검출 회로(132)는 널리 공지된 회로들(예를들어, 로그 검출기/증폭기, 샘플 및 홀드 회로, 널 회로)을 구비하여 파이로트 신호의 신호 특성들(예를들어, 진폭, 스펙트럼 내용, 위상 응답)을 검출한다. 상기 특성들의 일부 또는 모두는 전기 회로(108)의 왜곡 효과들로 인해 변경될 수 있다. 검출 회로(132)는 입력 특성들을 검출하고 이 정보를 사용하여 경로(131)상에서 제어 신호들을 발생시켜 이득 및 위상 회로(122)로 하여금 파이로트 신호를 수정시킨다. 포인트 A에서 파이로트 신호는 수정되어 경로(118)상에 나타나는 파이로트 신호가 경로(115)상에 나타나는 파이로트 신호의 실질적으로 역(상대적으로 동일한 진폭, 180°위상차, +/-1°)이 되도록 한다. 증폭기(120)는 부가적인 이득을 이득 및 위상 회로(122)에 제공한다. 부가적인 이득이 계산되어 경로(118)상에 나타나는 신호는 경로(115)상의 신호 진폭과 실질적으로 동일한 진폭을 갖는다. 지연 회로(114)는 두 개의 파이로트 신호들이 실질적으로 동일한 순간에 커플러(116)에 도달하도록 설계된다. 즉, 두 개의 파이로트 신호들은 실질적으로 서로 동기(시간면에서 정렬됨)된다. 두 개의 파이로트 신호들이 커플러(116)에 의해 결합될 때, 이들 신호들은 서로 소거된다.
검출 회로(132)는 현재 이득 및 위상 회로(122)로 하여금 포인트 A에 나타나는 왜곡을 수정하도록 하여 이에 따라서 전기 회로(108)의 출력에 나타나는 왜곡을 소거하도록 하는 정보를 갖는다. 입력 신호가 제어 시스템에 인가될 때, 전기 회로(108)에 의해 발생된 어떤 왜곡은 상술된 바와같이 포인트A(경로(123)상)에서 분리된다. 경로((115)상의 신호는 전기 회로(108)에 의해 발생된 어떤 왜곡 더하기 입력 신호(전기 회로(108)에 의해 처리됨)이다. 포인트 A에서 왜곡은 사전에 인가된 파이로트 신호로부터 얻어지는 정보(즉, 신호 특성들)를 토대로 이득 및 위상 회로(122)에 의해 수정되어 경로(129)상의 왜곡이 경로(115)상의 왜곡의 실질적으로 역이 되도록 한다. 경로(115) 및 경로(118)상의 왜곡들은 커플러(116)에서 결합되어 왜곡들을 실질적으로 서로 소거시켜 실질적으로 왜곡 없는 출력 신호를 발생시킨다.
전기 회로(108)는 동작 주파수 대역을 규정하는 대역폭을 갖는다. 파이로트 신호는 전기 회로(108)의 동작 주파수 대역의 중간에 실질적으로 스펙트럼하게 위치되도록 하는 것이 바람직한데, 그 이유는 이와같은 파이로트 신호에 의해 겪게되는 왜곡이 전기 회로(108)에 인가되거나 이 회로에 의해 발생되는 신호에 의해 겪게되는 왜곡과 실질적으로 유사한 경향이 있기 때문이다. 그러나, 전기 회로(108)의 동작 대역의 어느곳에 파이로트 신호를 배치하면은 입력 신호 및 파이로트 신호간에 간섭을 초래하여, 입력 신호를 더욱 왜곡시킨다. 이 간섭은 파이로트 신호 및 인가되거나 또는 발생된 신호간의 어떤 상호작용인데, 이 간섭은 파이로트 신호 및/또는 인가되거나 발생된 신호의 하나 또는 그보다 많은 특성(예를들어, 진폭, 주파수, 위상)에 나쁜 영향을 미친다. 따라서, 간섭은 전기 회로에 의해 인가되거나 이 회로에 의해 발생된 어떤 신호를 왜곡시킬 뿐만아니라 파이로트 신호에 영향을 미친다. 상술된 바와같이, 파이로트 신호는 전형적으로 인가되거나 발생된 신호들의 진폭 보다 60dB 아래이고 이에 따라서 이와같은 신호들과 간섭되곤 한다. 왜곡된 파이로트 신호는 왜곡에 관한 부정확한 정보를 제공하며, 이에 따라서 이와같은 파이로트 신호의 주 목적이 헛되게된다. 또한, 파이로트 신호가 동작의 주파수 대역 중간에 위치될 때 조차, 동작 주파수 대역의 다른 부분들(예를들어, 하부 대역 또는 상부 대역)에 위치된 왜곡들을 겪지 않게된다. 그러므로, 필요로되는 것은 전기 회로의 전체 동작 주파수 대역에 관한 정보를 얻고 전기 회로에 인가되거나 이 회로에 의해 발생된 어떤 신호들과 간섭하지 않는 파이로트 신호를 사용하는 것이다.
도1은 두 개의 순방향 공급 루프들 및 검출 회로를 포함하는 제어 시스템을 도시한 도면.
도2는 본 발명의 제어 시스템을 도시한 도면.
도3은 전기 회로의 동작 대역의 경계들에 인접하여 위치된 이중 측대역 파이로트 신호들로 본 발명의 제어 시스템의 전기 회로의 주파수 응답을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
154 : 이중 측대역 변조기 156 : 캐리어 회로
180 : 검출 회로
발명의 요약
본 발명은 왜곡을 발생시키는 전기 회로를 구비하는 제어 시스템인데, 이 전기 회로는 동작 주파수 대역을 갖는다. 동작 주파수 대역의 경계 근처에 스펙트럼하게 위치되는 캐리어 신호의 측 대역들은 파이로트 신호들로서 사용되고 전기 회로에 인가된다. 왜곡에 관한 정보가 전기 회로의 동작 주파수 대역내에서 발생되거나 또는 인가된 어떤 신호와 간섭하지 않는 측대역 파이로트 신호들로부터 얻어진다. 얻어진 정보는 제어 시스템에 의해 사용되어 전기 회로에 의해 발생된 왜곡을 실질적으로 소거한다.
본 발명의 제어 시스템은 또한 전기 회로에 결합된 제1 순방향 공급 루프 및 제2 순방향 공급 루프를 구비한다. 본 발명의 제어 시스템은 전기 회로에 결합되는 이중 측대역(DSB) 변조기에 결합된 캐리어 회로를 더 구비한다. 본 발명의 제어 시스템은 제2 순방향 공급 루프 및 캐리어 회로에 결합된 검출 회로를 더 구비한다. 캐리어 회로는 캐리어 신호를 발생시키도록 구성된다. DSB 변조기는 전기 회로의 동작 대역 바깥에 스펙트럼하게 위치되는 측대역 파이로트 신호들을 발생시키도록 구성된다. 본 발명의 바람직한 실시예에서, 측대역 파이로트 신호들은 주파수 성분이 전기 회로의 대역폭의 절반보다 큰 대역폭과 동일한 신호에 의해 변조되는 전기 회로의 중심 주파수에 대응하는 중심 주파수를 갖는 캐리어로부터 생성된다. 검출 회로는 측대역 파이로트 신호들로부터 전기 회로에 의해 발생된 왜곡에 관한 정보를 얻고 제2 순방향 공급 루프에 정보를 제공한다. 제1 순방향 공급 루프는 전기 회로에 의해 발생된 왜곡을 분리시키도록 구성된다. 제2 순방향 공급 루프는 검출 회로에 의해 얻어진 정보를 사용하여 전기 회로에 의해 발생된 왜곡을 실질적으로 소거하도록 구성된다.
도2는 제1 순방향 공급 루프(즉, 루프 1) 및 제2 순방향 공급 루프(즉, 루프 2)에 결합된 전기 회로(108)를 구비하는 본 발명의 제어 시스템을 도시한 것이다. 본 발명의 제어 시스템은 이중 측대역(DSB) 변조기(154) 및 검출 회로(180)에 결합된 캐리어 회로(156)를 더 구비한다. 전기 회로(108)는 루프 1에 의해 포인트 A에서 분리되는 왜곡을 발생시킨다. 루프 2는 검출 회로(180)로부터 얻어진 정보를 사용하여 전기 회로(108)에 의해 발생된 왜곡을 소거시킨다. 검출 회로(180)에 의해 얻어진 정보는 캐리어 회로(156) 및 DSB 변조기(154)의 사용에 따라서 전기 회로(108)(경로(146) 및 커플러(105)를 통해)에 인가된 이중 측대역 파이로트 신호들(즉, 두 개의 파이로트 신호들)로부터 수집된다. DSB 변조기(154)더불어 캐리어 회로(156)는 검출회로(180)가 정보를 얻는 파이로트 신호들을 발생시킨다. 파이로트 신호들은 전기 회로(108)의 동작 주파수 대역의 바깥에 스펙트럼하게 위치되고 이에 따라서 전기 회로(108)의 주파수 대역내에서 발생되거나 인가된 어떤 신호와 간섭하지 않게 된다. 바람직한 일실시예에서, 파이로트 측대역들은 주파수가 전기 회로(108)의 대역폭의 절반 보다 큰 대역폭과 동일한 신호로 주파수가 전기 회로(108)의 대역폭의 중심 주파수와 동일한 캐리어를 변조시킴으로써 생성된다.
도3은 파이로트 신호들을 나타내는 측 대역들(306 및 308)로 전기 회로(108)의 주파수 응답(300)을 도시한 것이다. 주파수 응답은 전기 회로의 특정 특성(예를들어, 진폭, 위상)이 주파수와 어떻게 대응하는지를 도시한 챠트 또는 그래프이다. 도시된 특정 주파수 응답은 설명할 목적을 위한 것이고 전기 회로(108)는 주파수 응답(300)에 국한되는 것은 아니라는 것을 유의해야만 한다. 동작 주파수 대역은 주파수들의 범위인데, 이 범위내에서 전기 회로(108)는 신호들을 처리 및/또는 발생시킨다. 동작 주파수 대역의 경계들은 하부 주파수 fL및 상부 주파수 fU로 한정된다. 주파수들 fL및 fU은 주파수 응답이 최대 진폭 응답(0dB)보다 3dB 아래인 포인트들(304, 306)에 대응한다. 전형적으로, 회로의 대역폭은 3dB 포인트들에 대응하는 주파수들에 의해 한정된다. 동작 주파수 대역은 대역폭이 될 필요는 없다. 주파수 fO는 전기 회로(108)의 대역폭의 중심 주파수로서 규정된다. 중심 주파수는 전형적으로 3dB 주파수들, 즉 f0-fL= fU- f0에 대해서 대칭적으로 위치된다. 측대역 파이로트 신호들(306 및 308)은 3dB 주파수들에 위치될 수 있거나 바람직하게는 도3에 도시된 바와같이 3db에 근접하지만 전기 회로(108)의 대역폭 바깥에 위치될 수 잇다. J일반적으로, 측대역 파이로트 신호들은 동작 주파수 대역 바깥에 위치되는 것이 바람지하지만 동작 주파수 대역의 경계 근처에 위치된다. 측 대역 파이로트 신호들의 근접한 위치는 파이로트 신호들이 전기 회로(108)에 의해 발생된 왜곡을 실질적으로 소거하도록 사용되는 정보를 제공하는 동작 주파수 대역에 관해 주파수로서 규정된다.
도2를 참조하면, 캐리어 회로(156)는 분할기(162)에 결합되는 발진기(158)를 구비한다. 분할기(162)의 출력들 각각은 증폭기(160, 170)에 연결된다. 출력들중 하나의 출력은 검출 회로(180)의 혼합기(172)에 인가되고 다른 출력은 DSB 변조기(154)에 인가된다. VCO(164)는 주파수가 전기 회로(108)의 중심 주파수, fo(305)와 동일한 캐리어(즉, 사인파)를 발생시킨다. 호프 발생기(166)는 스위칭 전압 신호를 발생시킨다. VCO(164)는 주파수가 스위칭 전압에 직접 대응하여 변화되는 캐리어(즉, 사인파)를 발생시킨다. DSB 변조기(154)는 널리 공지된 회로이며, 발진기(150) 및 혼합기(148)를 구비한다. 발진기(150)는 전기 회로(108)의 대역폭의 절반보다 큰 대역폭과 동일한 어떤 주파수의 변조 신호(즉, 사인파)를 발생시킨다. 발진기(150)의 출력은 혼합기(148)의 하나의 입력에 결합된다. 혼합기(148)의 다른 입력은 캐리어 회로(156)의 출력에 결합된다. 캐리어 회로(156)는 두 개의 출력들을 갖는 분할기(160)에 결합되는 발진기(158)를 구비하는데, 이 출력들 각각은 증폭기(162, 184)에 접속된다. 캐리어 회로(156)의 발진기(158)는 주파수가 전기 회로(108)의 대역폭의 중심 주파수(fo)와 동일한 캐리어를 발생시킨다. DSB 변조기(154)의 출력은 통상 측대역들이라 칭하는 두 개의 신호들을 발생시키는 변조 신호로 변조된 캐리어 신호이다. 하나의 측대역의 주파수는 캐리어 주파수 및 변조 주파수의 합과 동일하다. 다른 측대역의 주파수는 캐리어 주파수 및 변조 주파수의 차와 동일하다. 그러므로, 캐리어 주파수가 fo이고 변조 신호의 주파수가 전기 회로(108)의 대역폭의 절반보다 다소 큰 대역폭과 동일하게 되면, 측대역들은 전기 회로(108)의 3dB 주파수들(fL, fU)에 근접하여 위치된다. 변조 주파수는 어떤 주파수가 되도록 선택될 수 있고 이에 따라서 측대역들은 동작 주파수 대역내 또는 이 대역을 벗어나서 위치될 수 있다. 변조 신호의 주파수는 측대역들이 대역폭 바깥에 위치되지만 3dB 주파수에 근접하여 위치되거나 도는 전기 회로(108)의 동작 주파수 대역의 바깥에 위치되지만 동작 주파수 대역의 경계들에 근접하여 위치되도록 선택된다.
측대역들은 증폭기(144), 경로(146) 및 커플러(105)를 통해서 전기 회로(108)에 인가되는 파이로트 신호들로서 사용된다. 파이로트 신호들은 경로(117)상에 나타나고 파이로트 신호들의 부분들은 커플러(130)를 통해서 경로(128)에 결합되고 검출 회로(180)에 인가된다. 검출 회로(180)는 BPF(174)에 결합되는 혼합기(172)에 결합되는 증폭기(170)에 결합되는 BSF(168)를 구비한다. 검출 회로(180)는 BPF(174) 및 LPF(178)에 결합되는 로그 검출기(176)를 또한 구비한다. 파이로트 변조된 캐리어 신호는 검출 회로(180)의 대역 중지 필터(BSF)에 인가된다. BSF(168)는 어떤 주파수들을 갖는 신호들을 거부하거나 상당히 감쇄시키는 필터 회로이고 모든 다른 신호들에 영향을 미치지 않는다. BSF(168)는 전기 회로(108)의 동작 주파수 내에 있는 임의의 신호를 거부하도록 설계된다. 그리고나서, 파이로트 신호들은 증폭기(170)를 통해서 혼합기(172)에 인가된다. 캐리어 회로(156)의 출력은 혼합기(172)에 인가된다. 혼합기(172)는 적어도 두 개의 입력들 및 적어도 하나의 출력을 갖는 널리 공지된 회로인데, 이 출력은 서로 승산되는 두 개의 입력 신호들의 결과이다. 어떤 주파수들을 갖는 두 개의 신호들이 혼합될 때, 이 결과는 두 개의 신호들의 주파수의 합 및 차인 주파수들을 구비하는 신호들이라는 것이 널리 공지되어 있다. 동일한 주파수들을 갖는 두 개의 신호들의 혼합은 동기 검출로서 공지되어 있다. 그러므로, 파이로트 신호들은 혼합기(172)에 의해 동기적으로 검출되고 혼합기(172)의 출력은 중심 주파수가 발진기(150)의 주파수와 동일한 BPF(174)에 공급된다. 그러므로, BPF(174)의 출력은 파이로트 신호가 된다.
파이로트 신호는 파이로트 신호의 특성(예를들어, 진폭)을 검출하여 상기 특성을 전압으로 변환시키는 로그 검출기(176)에 인가된다. 로그 검출기(176)의 출력은 저역 통과 필터(LPF)(178)에 인가된다. LPF(178)는 평균화 회로로서 작용하고 파이로트 신호에 의해 겪게되는 왜곡에 관한 정보를 포함하는 검출된 파이로트 신호의 특성의 평균(예를들어, 진폭)의 평균을 발생시킨다. 이 평균은 경로(136)을 통해서 널 회로(132)에 인가된다. 널 회로(132)는 경로(131)를 통해서 이득 및 위상 회로(122)에 제어 신호를 발생시킨다. 널 회로(132)에 의해 발생된 제어 신호들은 이득 및 위상 증폭기(122)로 하여금 포인트 A에서 왜곡을 수정하도록 하여 커플러(116)의 사용에 따라서 경로(115)상에 나타나는 왜곡과 함께 소거되도록 한다.

Claims (3)

  1. 왜곡을 발생시키는 전기 회로(108)를 구비하는 제어 시스템에서, 상기 전기 회로는 경계들(304, 306)에 의해 규정된 동작 주파수 대역을 갖고 파이로트 신호는 상기 전기 회로에 인가되고 상기 파이로트 신호는 상기 제어 시스템에 의해 사용되어 상기 왜곡을 실질적으로 소거하는, 상기 제어 시스템에 있어서,
    상기 동작 주파수 대역의 바깥에 위치되고 상기 동작 주파수 대역의 경계들에 근접하는 이중 측대역 파이로트 신호들(306, 308)을 발생시켜, 상기 파이로트 신호들로부터 정보를 얻도록 구성되는 캐리어 회로(156)를 구비하며, 상기 정보는 상기 제어 시스템에 의해 사용되어 상기 왜곡을 실질적으로 소거하는 제어 시스템.
  2. 제1항에 있어서,
    이중 측대역 파이로트 신호들을 발생시키기 위하여 상기 캐리어 회로에 결합되는 이중 측대역 변조기(154)를 구비하는 제어 시스템.
  3. 제1항에 있어서,
    상기 제어 시스템에 결합되고 상기 전기 회로에 인가되거나 이 회로에 의해 발생되는 어떤 신호 및 상기 이중 측대역 파이로트 신호들간에 어떠한 간섭도 없이 상기 이중 측대역 파이로트 신호들로부터 정보를 얻도록 구성되는 검출 회로(180)를 구비하는 제어 시스템.
KR1019990041779A 1998-09-29 1999-09-29 전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어 시스템용 양측파대 파일럿 기술 KR100719779B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/162,553 1998-09-29
US09/162,553 US6157254A (en) 1998-09-29 1998-09-29 Double side band pilot technique for a control system that reduces distortion produced by electrical circuits
US09/162,553 1998-09-29

Publications (2)

Publication Number Publication Date
KR20000023530A true KR20000023530A (ko) 2000-04-25
KR100719779B1 KR100719779B1 (ko) 2007-05-21

Family

ID=22586123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041779A KR100719779B1 (ko) 1998-09-29 1999-09-29 전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어 시스템용 양측파대 파일럿 기술

Country Status (9)

Country Link
US (1) US6157254A (ko)
EP (1) EP0991210B1 (ko)
JP (1) JP4209051B2 (ko)
KR (1) KR100719779B1 (ko)
CN (1) CN1116736C (ko)
AU (1) AU764149B2 (ko)
BR (1) BR9904247A (ko)
CA (1) CA2279444C (ko)
DE (1) DE69941660D1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411644B1 (en) * 1998-09-29 2002-06-25 Lucent Technologies Inc. Frequency hop pilot technique for a control system that reduces distortion produced by electrical circuits
JP3533351B2 (ja) * 1999-12-28 2004-05-31 日本無線株式会社 フィードフォワード増幅器及びその制御回路
US6320461B1 (en) * 2000-05-12 2001-11-20 Jhong Sam Lee Ultra-linear feedforward RF power amplifier
JP2002101138A (ja) * 2000-09-26 2002-04-05 Toshiba Corp フィードフォワード型リニアライザ
US6525603B1 (en) * 2001-01-05 2003-02-25 Remec, Inc. Feedforward amplifier linearization adapting off modulation
US7436900B2 (en) * 2001-03-28 2008-10-14 Lucent Technologies Inc. Intermodulation distortion identification and quantization circuit for a linear amplifier system
WO2003003569A1 (en) * 2001-06-29 2003-01-09 Remec, Inc. Balanced distortion reduction circuit
DE60238234D1 (de) * 2001-08-21 2010-12-23 Panasonic Corp Vorwärtsgekoppelter Verstärker und Verfahren zum vorwärtsgekoppelten Verstärken
US6919764B2 (en) * 2003-03-11 2005-07-19 Andrew Corporation Amplifier control system with statistical enhancement of resolution of digital control signals
JP4431325B2 (ja) * 2003-05-26 2010-03-10 株式会社日立国際電気 増幅装置
KR20080052085A (ko) * 2006-12-07 2008-06-11 한국전자통신연구원 크기 차동 위상 편이 변조 장치 및 그 방법
CN101145860B (zh) * 2007-07-06 2010-09-08 哈尔滨工程大学 实时校正信道相位幅度的装置
FR2924542B1 (fr) * 2007-11-29 2010-01-01 Lpa Concepts Amplificateur hf large bande comportant un systeme de reduction de distorsion et procede de reduction de distorsion associe
JP5593609B2 (ja) * 2008-12-23 2014-09-24 日本電気株式会社 歪補償回路と歪補償方法と通信装置
JP6280697B2 (ja) * 2013-05-27 2018-02-14 サイプレス セミコンダクター コーポレーション パワーアンプ装置及びその補償方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945451B2 (ja) * 1990-07-25 1999-09-06 日本電信電話株式会社 フィードフォワード増幅器
JP3171924B2 (ja) * 1992-05-28 2001-06-04 富士通株式会社 フィードフォワード増幅器
JP3367745B2 (ja) * 1994-04-05 2003-01-20 株式会社東芝 歪補償器
JPH0856126A (ja) * 1994-08-10 1996-02-27 Kokusai Electric Co Ltd 歪補償増幅回路
JP3361657B2 (ja) * 1995-07-20 2003-01-07 松下電器産業株式会社 フィードフォワード増幅器の制御装置および制御方法
JP2917904B2 (ja) * 1996-04-15 1999-07-12 日本電気株式会社 フィードフォワード増幅器
US5796304A (en) * 1996-04-24 1998-08-18 Powerwave Technologies, Inc. Broadband amplifier with quadrature pilot signal
US5774018A (en) * 1996-09-18 1998-06-30 Hughes Electronics Corporation Linear amplifier system and method
US5926067A (en) * 1998-09-29 1999-07-20 Lucent Technologies Inc. Sweep pilot technique for a control system that reduces distortion produced by electrical circuits
US5986499A (en) * 1998-12-21 1999-11-16 Lucent Technologies Inc. Pilot signal detection system using band reject filter

Also Published As

Publication number Publication date
CN1250251A (zh) 2000-04-12
CN1116736C (zh) 2003-07-30
CA2279444C (en) 2005-11-29
US6157254A (en) 2000-12-05
DE69941660D1 (de) 2010-01-07
EP0991210A2 (en) 2000-04-05
BR9904247A (pt) 2001-01-16
JP2000124839A (ja) 2000-04-28
EP0991210A3 (en) 2003-05-07
AU4885999A (en) 2000-03-30
KR100719779B1 (ko) 2007-05-21
AU764149B2 (en) 2003-08-14
JP4209051B2 (ja) 2009-01-14
CA2279444A1 (en) 2000-03-29
EP0991210B1 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US5528196A (en) Linear RF amplifier having reduced intermodulation distortion
EP0803974B1 (en) Amplifier configuration with quadrature pilot signal
KR100719779B1 (ko) 전기 회로들에 의해 발생되는 왜곡을 감소시키는 제어 시스템용 양측파대 파일럿 기술
EP0124949B1 (en) Mixer arrangement comprising first and second quadrature mixer stages
KR100552251B1 (ko) 전기 회로들에 의해 생성된 왜곡을 감소시키는 제어 시스템용 스위프 파일럿 기술
JPS61133729A (ja) フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機
KR100642531B1 (ko) 전기 회로들에 의해 생성된 왜곡을 감소시키는 제어 시스템용 주파수 홉 파일럿 기술
JPH02504210A (ja) 発振器位相雑音の減少に関する改良
US6094096A (en) Pilot detection for a control system that reduces distortion produced by electrical circuits
EP1042862A1 (en) Carrier reutilization for synchronous detection
JPH0590843A (ja) フイードフオワード干渉回路
JPH04364602A (ja) フィードフォワード干渉回路
US20040104773A1 (en) Feed-forward-back suppressed noise circuits
JPH0685548A (ja) 歪補償器
MXPA98010437A (en) Improved pilot detection for a control system that reduces distortion produced by electri circuits

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990929

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030822

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990929

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050621

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060412

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070215

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070514

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070515

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100512

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110509

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110509

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee