KR20000022685A - Ｃｄｍａ 수신기 - Google Patents

Ｃｄｍａ 수신기 Download PDF

Info

Publication number
KR20000022685A
KR20000022685A KR1019990031769A KR19990031769A KR20000022685A KR 20000022685 A KR20000022685 A KR 20000022685A KR 1019990031769 A KR1019990031769 A KR 1019990031769A KR 19990031769 A KR19990031769 A KR 19990031769A KR 20000022685 A KR20000022685 A KR 20000022685A
Authority
KR
South Korea
Prior art keywords
sampling
oversamples
reception state
timing
signal
Prior art date
Application number
KR1019990031769A
Other languages
English (en)
Other versions
KR100547551B1 (ko
Inventor
하가요시노부
미까미다꾸시
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000022685A publication Critical patent/KR20000022685A/ko
Application granted granted Critical
Publication of KR100547551B1 publication Critical patent/KR100547551B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

저소비 전력 및 역확산 개시 타이밍의 검출 정밀도를 향상시킨다.
수신 상태 검출부(RSSI 검출부 : 60)에서 수신 상태를 검출하고, 샘플링 제어부(61)는 수신 상태의 양부에 따라 정합 필터(58)의 오버 샘플수(샘플링 속도)를 결정하며, 정합 필터(58)는 상기 샘플링 속도로 샘플링하여 이루어지는 수신 확산 데이타 열과 참조 부호열(쇼트 코드)과의 상관치를 연산하고, 타이밍 검출부(59)는 상관치가 최대가 되는 타이밍을 역확산 개시 타이밍으로 한다. 샘플링 제어부(61)는 수신 상태가 양호하면 오버 샘플수를 적게 해도 정합 필터(58)의 동작 속도를 저속으로 하여 저소비 전력화를 가능하게 하고, 수신 상태가 나쁘면 오버 샘플수를 많게 하여 역확산 타이밍의 검출 정밀도를 향상시킨다.

Description

ＣＤＭＡ 수신기{CDMA RECEIVER}
본 발명은 CDMA 수신기에 관한 것으로, 특히 소정의 확산 부호열로 확산한 데이타를 포함하는 신호를 수신하고, 수신 신호를 소정 샘플링 속도로 샘플링하여 얻어지는 확산 데이타 열과 참조 부호열과의 상관치를 연산하며, 상관치가 최대가 되는 타이밍을 역확산 개시 타이밍으로 하는 CDMA 수신기에 관한 것이다.
최근의 이동 통신 분야에서는, 단말기의 소형화 경쟁이 치열하여, 저소비 전력화가 요구되고 있다. 본 발명은 저소비 전력화가 가능한 CDMA 수신기를 제공하는 것이다.
무선 멀티미디어 통신을 실현하는 차세대의 이동 통신 시스템으로서, DS-CDMA(Direct Sequence Code Division Multiple Access : 직접 확산 부호 분할 다원 접속) 기술을 이용한 디지탈 셀룰러 무선 통신 시스템의 개발이 진행되고 있다. 이러한 CDMA 디지탈 셀룰러 무선 통신 시스템에서, 기지국은 제어 정보나 사용자 정보를 확산 부호로 다중하여 전송하고, 각 이동국은 기지국으로부터 제어 정보를 수신함과 동시에, 기지국으로부터 지정된 확산 부호를 이용하여 전송 정보를 확산하여 전송한다. 또한, 이동국은 상기 제어 정보를 취득함에 따라 여러가지 제어 예를 들면 위치 등록, 주변 기지국의 정보 수집등을 행함과 동시에 발호, 착신 대기 제어등을 행한다. 이러한 CDMA 디지탈 셀룰러 무선 통신 시스템에서, 이동국이 기지국으로부터 제어 정보를 수신하기 위해서는, 확산 변조된 확산 데이타의 개시 타이밍(위상)을 식별하는 것이 필요하다.
도 13은 제어 채널 및 사용자 채널의 송신 데이타를 부호 다중하여 전송하는 기지국 장치의 CDMA 송신기의 구성도이다. 도면 중, 111∼11n은 각각 제어/사용자 채널의 확산 변조부이고, 각각 프레임 생성부(21), 프레임 데이타를 병렬 데이타로 변환하는 직렬/병렬 변환부(S/P 변환부 : 22), 확산 회로(23)를 구비하고 있다. 프레임 생성부(21)는, 직렬의 송신 데이타 D1을 발생시키는 송신 데이타 발생부(21a), 파일럿 신호 P를 발생시키는 파일럿 신호 발생부(21b), 직렬 데이타 D1을 소정 비트수마다 블럭화하고, 그 전후에 파일럿 신호 P를 삽입하여 프레임화하는 프레임화부(21c)를 구비하고 있다. 파일럿 신호는 예를 들면 모두 "1"이고, 전송에 의한 위상 회전량을 수신기에서 인식하여 데이타에 그 만큼 역방향으로 위상 회전을 실시하기 위한 것이다.
S/P 변환부(22)는 프레임 데이타(파일럿 신호 및 송신 데이타)를 1비트씩 교대로 분류하여 상기 동상 성분(I 성분 : In-Phase compornent) 데이타와 직교 성분(Q 성분 : Quadrature compornent) 데이타인 2계열 DI, DQ로 변환한다.
확산 회로(23)는 기지국 고유의 pn 계열(롱 코드)을 발생시키는 pn 계열 발생부(23a), 제어 채널이나 사용자 채널 고유의 직교 골드 부호(쇼트 코드)를 발생시키는 쇼트 코드 발생기(23b), 롱 코드와 쇼트 코드의 EOR(배타적 논리합)을 연산하여 확산 부호 C1을 출력하는 EXOR 회로(23c), 2계열의 데이타 DI, DQ(심볼)와 확산 부호 C1의 배타적 논리합을 연산하여 확산 변조시키는 EXOR 회로(23d, 23e)를 구비하고 있다. 또한, "1"은 레벨 -1, "0"은 레벨 1 이므로, 신호끼리의 배타적 논리합은 승산과 동일하다.
12i는 각 제어 채널, 사용자 채널의 확산 변조부(111∼11n)로부터 출력되는 I 성분의 확산 변조 신호 VI를 합성하여 I 성분의 부호 다중 신호ΣVI를 출력하는 합성부, 12q는 각 확산 변조부(111∼11n)로부터 출력되는 Q 성분의 확산 변조 신호 VQ를 합성하여 Q 성분의 부호 다중 신호ΣVQ를 출력하는 합성부, 13i, 13q는 각 부호 다중 신호 ΣVI, ΣVQ의 대역을 제한하는 FIR 구성의 칩 정형 필터, 14i, 14q는 각 필터(13i, 13q)의 출력을 DA 변환하는 DA 컨버터, 15는 I, Q 성분의 부호 다중 신호ΣVI, ΣVQ에 QPSK 직교 변조를 실시하여 출력하는 직교 변조기, 16은 직교 변조기의 출력 신호 주파수를 무선 주파수로 변환함과 동시에 고주파 증폭하여 송출하는 송신 회로, 17은 안테나이다.
도 14는 이동국의 수신 장치의 구성도이고, 21은 안테나, 22는 수신 회로이며, 증폭 동작이나 RF로부터 IF로의 주파수 변환 동작을 행하는 회로, 23은 QPSK 직교 검파를 행하여 I, Q 신호를 출력하는 QPSK 직교 검파부, 24는 검파 출력인 베이스 밴드의 아날로그 I, Q 신호를 디지탈의 I, Q 데이타로 변환하는 AD 컨버터, 25는 기지국과 동일한 확산 부호열을 I, Q 데이타에 승산하여 역확산하는 역확산 회로, 26은 동기 검파, 데이타 판정, 오류 정정 등을 행하는 데이타 복조부, 27은 서쳐이다.
서쳐(27)는, 상관 연산을 행하는 정합 필터(31), 확산 개시 타이밍(위상)을 식별하는 타이밍 동정(同定)부(32), 참조 부호열을 발생시키기 위한 코드 테이블(33)을 구비하고 있다. 정합 필터(31)는, 역확산 개시의 타이밍을 동정하기 때문에, 수신한 확산 데이타 열과 참조 부호열과의 상관 연산을 행한다. 타이밍 동정부(32)는 수신한 확산 데이타 열과 참조 부호열과의 상관치가 설정 레벨 이상이 되는 타이밍에 기초하여 확산 개시 타이밍(위상)을 취득한다.
도 15는 정합 필터의 구성 및 역확산 타이밍 특정법의 설명도이다. 정합 필터(31)에서 31a는 베이스 밴드의 확산 데이타 열을 칩 주파수에서 차례로 시프트하는 (n+1) 칩의 시프트 레지스터(so∼sn), 31b는 참조 부호인 확산 부호열을 칩 주파수에서 차례로 시프트하는 (n+1)칩의 시프트 레지스터(co∼cn), 31c는 베이스 밴드의 확산 데이타 열과 확산 부호열의 대응 비트를 승산하는 (n+1)개의 승산기(MPo∼MPn), 31d는 각 승산 회로의 출력을 가산하는 가산 회로이다.
수신한 확산 데이타 열과 참조 부호열과의 상관 연산을 정합 필터(31)에서 행하면, 이들 확산 데이타 열과 참조 부호열의 위상이 일치한 시점에서 상관치가 커진다. 그래서, 타이밍 동정부(32)는 정합 필터(31)로부터 출력하는 상관치를 감시하고, 상기 상관치가 설정 레벨보다 커진 시점을 역확산의 개시 타이밍과 동정해서 출력한다.
이상은, 직교 검파기(23)(도 14)의 출력 신호를 칩 주파수로 샘플링하고, AD 변환하여 얻을 수 있는 확산 데이타 열을 시프트 레지스터(31a)에 입력한 경우이고, 1칩 기간에 대해 하나의 상관치를 얻을 수 있다. 그러나, 샘플링 주파수를 고속으로 하면 1칩 기간에 복수의 상관치를 얻을 수 있다. 도 16은 오버 샘플링수와 상관치 출력의 관계를 나타내는 시뮬레이션 결과 설명도이고, 8오버 샘플링시의 MF 상관치 출력을 나타내고 있다. 시뮬레이션 조건은, (1) 확산 코드 : M 계열(x18+x7+1), (2) 확산율 : 16, (3) MF 탭수 : 256탭, (4) 롤 오프 특성 : sin 곡선으로 대용, 이다.
이 MF 상관치 출력 특성으로부터 분명히 알 수 있듯이, 8오버 샘플링에 의해, 1칩 기간에 대해 8개의 상관치를 얻을 수 있다. 예를 들면, 아이패턴의 첫번째 개방되어 있는 곳을 샘플링할 때의 상관치 출력을 1로 하면, 1/8칩 떨어지면 약 0.5㏈ 열화하고, 2/8칩 떨어지면 약 3㏈ 열화하고, 4/8칩 떨어지면 상관치 출력이 없게 된다.
이상으로부터, (1) 샘플링 주파수를 칩 주파수의 n 배로 하면, 즉 n 오버 샘플링으로 하면, 상관치를 1/n 칩의 위상 간격으로 얻을 수 있다. 따라서, 샘플링 주파수가 칩 주파수와 동일한 경우에 비해 n 배의 위상 정밀도로 상관치가 최대의 타이밍, 즉 역확산 타이밍을 얻을 수 있다.
또한, MF 상관치 출력 특성으로부터, (2) 정합 필터의 상관 연산의 타이밍이 정규 타이밍으로부터 ±1/2칩 이상 어긋나면 역확산 출력을 얻을 수 없는 것, 및 또한 상기 편차(위상차)가 ±1/2칩 이내라도, 위상차가 커지면 역확산 출력이 작아지는 것을 알 수 있다.
도 17은 오버 샘플링수 n=4, 8, 16의 경우에서의 수신 회선 품질(C/N 비)과 BER(Bit Error Rate)의 관계도이다. 1은 4배 오버 샘플링시(n=4)의 BER-C/N 비 특성, 2는 8배 오버 샘플링시의 BER-C/N비 특성, 3은 16배 오버 샘플링시의 BER-C/N비 특성이다. 오버 샘플링수가 클수록 동일한 C/N비에 대해 BER은 작아지고, 이에 따라 수신 상태가 나쁜 경우라도 오버 샘플링수를 증가하면 BER를 작게 할 수 있는 것을 알 수 있다.
상관기에서 역확산을 행하는 경우, 역확산 타이밍이 1칩 어긋나면 역확산 출력을 얻을 수 없다. 또한, 위상 편차가 커질수록 역확산 출력이 작아진다. 특히, 수신 레벨이 작으면, 위상 편차에 따른 영향이 크고, 위상차에 따라 비트 에러가 증대한다. 이 때문에, 종래에는 정합 필터의 샘플링 레이트를 크게 하여 역확산 개시 타이밍의 검출 정밀도를 향상시키고 있다.
그러나, 정합 필터는, 도 15에 도시된 바와 같이, 베이스 밴드의 확산 데이타용과 참조 부호열용의 2개의 시프트 레지스터(31a, 31b), 이들을 승산하기 위한 승산회로(31c), 및 적분하기 위한 가산 회로(31d)로 이루어져 있다. 또한, 정합 필터(31)에는 A/D 컨버터(24)(도 14)가 접속되어 있고, 이들을 포함시키면 회로 규모가 매우 크고, 동작 주파수가 높아지면 높아질수록 소비 전력이 커져, 저소비 전력화가 어렵게 된다. 이 때문에, 정합 필터의 샘플 레이트를 크게 하는 종래의 CDMA 수신기는 소비 전력이 커지는 문제가 있었다.
이상으로부터, 본 발명의 목적은 저소비 전력화가 가능하고, 또한 역확산 타이밍의 검출 정밀도를 유지할 수 있는 CDMA 수신기를 제공하는 것이다.
본 발명에 따르면, 상기 과제는 수신 상태를 검출하는 수신 상태 검출부, 수신 상태의 양부에 따라 샘플링 속도를 결정하는 샘플링 제어부, 수신 신호를 상기 샘플링 속도로 샘플링하여 이루어지는 확산 데이타 열과 참조 부호열과의 상관치를 연산하는 상관기(정합 필터), 상관치가 최대가 되는 타이밍을 구하고, 상기 타이밍을 역확산 개시 타이밍으로 하는 타이밍 검출부를 구비한 CDMA 수신기에 의해 달성된다. 즉, 수신 상태가 좋으면 오버 샘플수를 적게 하여 정합 필터의 동작 속도를 저속으로 하고, 이에 따라 저소비 전력을 가능하게 하고, 수신 상태가 나쁘면 오버 샘플수를 많게 하여 역확산 타이밍의 검출 정밀도를 향상시킨다.
상기 수신 상태를 검출하는 수신 상태 검출부로서, ① 수신 전계 강도를 검출하는 수신 전계 강도 검출부, ② AGC 회로의 제어 전압을 검출하는 AGC 제어 전압 검출부, ③ 역확산 후의 신호 전력을 검출하는 파워 검출부, ④ 역확산 후의 SIR(신호 간섭파비)을 검출하는 SIR 검출부, ⑤ 수신 부호의 비트 에러 레이트를 검출하는 비트 에러 레이트 검출부를 이용할 수 있다.
또한, 제어의 초기 단계에서는 수신 전계 강도 또는 AGC 제어 전압에 따라 샘플링 속도를 제어하고, 이어서 역확산 신호 전력 또는 SIR에 따라, 또는 비트 에러 레이트에 따라 샘플링 속도를 제어한다. 이와 같이 하면, 초기 동기 시간등 채널 추정이 아직 행해지지 않은 단계에서 정합 필터의 샘플링 속도를 제어할 수 있고, 샘플링 속도의 최적 속도로의 수속 시간을 단축할 수 있고, 또한 CDMA 수신기의 소비 전력을 작게 할 수 있다.
도 1은 본 발명의 제1 CDMA 수신기의 구성도.
도 2는 무선부 및 베이스 밴드부의 구성도.
도 3은 샘플링 제어부의 주변 회로 구성예.
도 4는 오버 샘플수 결정 처리 플로우.
도 5는 본 발명의 제2 CDMA 수신기의 구성도.
도 6은 본 발명의 제3 CDMA 수신기의 구성도.
도 7은 전력 산출 구성도.
도 8은 본 발명의 제4 CDMA 수신기의 구성도.
도 9는 SIR 검출 장치의 구성 및 동작 설명도.
도 10은 본 발명의 제5 CDMA 수신기의 구성도.
도 11은 제5 실시예에 따른 오버 샘플수의 전환 제어 설명도.
도 12는 본 발명의 제6 CDMA 수신기의 구성도.
도 13은 CDMA 송신기의 구조도.
도 14는 이동국의 수신 장치의 구성도.
도 15는 정합 필터의 구성 및 역확산 타이밍 특정법의 설명도.
도 16은 오버 샘플링수와 상관치 출력의 관계를 나타내는 설명도.
도 17은 샘플링수 상태 천이 설명도.
<도면의 주요 부분에 대한 부호의 설명>
51 : 안테나
52 : 무선부
53 : 베이스 밴드부
54 : 상관기(역확산 회로)
55 : 부호 판정/오류 정정부
56 : SIR 검출부
57 : 확산 부호열 발생기
58 : 정합 필터
59 : 타이밍 검출부
60 : RSSI 검출부
61 : 샘플링 제어부
(a) 제1 실시예
도 1은 수신 전계 강도를 검출하고, 그 검출치에 따라 정합 필터의 오버 샘플수를 제어하는 본 발명의 제1 CDMA 수신기의 구성도이다.
도면 중, 51은 안테나, 52는 안테나 수신 신호를 고주파 증폭 동작이나 RF로부터 IF로의 주파수 변환 동작 등을 하는 무선부, 53은 QPSK 직교 검파를 행하여 I, Q 신호를 출력함과 동시에, 상기 아날로그 I, Q 신호를 디지탈의 I, Q 데이타로 변환하여 출력하는 베이스 밴드부이다. 또, 베이스 밴드부(53)의 AD 컨버터(후술)는 칩속도의 2n배의 오버 샘플링 속도로 아날로그 I, Q 신호를 샘플링하고, AD 변환하여 베이스 밴드의 디지탈의 수신 확산 데이타 열을 출력한다.
54는 기지국과 동일 확산 코드를 이용하여 발생한 확산 부호열을 베이스 밴드(53)로부터 출력하는 I, Q 데이타에 승산하여 역확산하는 역확산 회로, 55a는 동기 검파를 행하는 동기 검파기, 55b는 데이타 판정 및, 오류 정정등을 행하는 부호 판정/오류 정정부, 56은 SIR(Signal Interference Ratio)을 검출하여 출력하는 SIR 검출부, 57은 소정의 확산 코드 타이밍에서 참조 부호열을 발생시키는 확산 부호열 발생기이다.
58은 정합 필터(상관기)이고, 칩 속도의 2n배의 오버 샘플링 속도로 AD 변환된 베이스 밴드의 수신 확산 데이타 열을 입력하고, 상기 수신 확산 데이타 열과 참조 부호열과의 상관치를 연산하여 출력하며, 59는 정합 필터(58)로부터 출력하는 상관치가 최대가 되는 타이밍을 검출하여 역확산 타이밍으로 하는 타이밍 검출부이다.
60은 수신 전계 강도 RSSI(Receive Signal Strength Indication)를 검출하는 RSSI 검출부에서, 무선부(52)의 중간 주파 증폭기의 출력으로부터, 또는 베이스 밴드부(53)의 검파 출력으로부터 RSSI를 검출한다. 61은 샘플링 제어부이고, 수신 상태의 양부, 즉 수신 전계 강도에 기초하여 정합 필터(31)의 샘플링 주파수(오버 샘플수)를 제어하고, 상기 주파수를 갖는 클럭 신호 CSPL을 발생시키는 것이다. 오버 샘플수 n은, 샘플링 주파수가 칩 주파수의 n 배인 것을 의미한다.
도 2는 무선부와 베이스 밴드부의 구성도이다. 무선부(52)에서, 52a는 안테나 동조부, 52b는 고주파 증폭기, 52c는 RF 신호를 IF 신호로 변환하는 주파수 변환부, 52d는 IF 증폭기, 52e는 IF 출력 레벨에 기초하여 고주파 증폭기의 게인을 제어하여 IF 출력이 일정치가 되도록 제어하는 AGC 회로이고, RSSI 검출부(60)(도 1)는 IF 증폭기(52d)의 출력 신호로부터 RSSI를 검출한다. 베이스 밴드부(53)에서, 53a는 QPSK 직교 검파를 행하여 I, Q 신호를 출력하는 QPSK 직교 검파부, 53b는 샘플링 제어부(61)로부터 출력하는 소정 샘플링 주파수의 클럭 신호 CSPL에 기초하여 아날로그 I, Q 신호를 디지탈의 I, Q 데이타(베이스 밴드의 확산 데이타 열)로 변환하여 출력하는 AD 변환기이다.
도 3은 샘플링 제어부(61)의 주변 회로 구성도이고, 도 1, 도 2와 동일 부분에는 동일 부호를 붙인다. 샘플링 제어부(61)에서, 61a는 ROM 테이블이고, 검출된 RSSI 값에 대해 알맞은 정합 필터(58)의 오버 샘플수가 미리 기록되어 있다. 이 ROM 테이블(61a)에는, 예를 들면 (1) 오버 샘플수를 22(=4)로부터 23(=8), 또는 8로부터 4로 하는 수신 전계 강도의 제1 임계치 SH4로서 50㏈μ, (2) 오버 샘플수를 23(=8)으로부터 24(=16), 또는 16으로부터 8로 하는 수신 전계 강도의 제2 임계치 SH8로 하여 20㏈μ가 기억되어 있다. 61b는 RSSI 값에 기초하여 오버 샘플수(오버 샘플링 주파수)를 결정하는 제어 회로, 61c는 제어 회로(61b)가 결정된 오버 샘플수에 따른 샘플링 주파수의 클럭 신호 CSPL을 발생시키는 가변 클럭 발생부이다. 이 가변 클럭 발생부(61c)의 출력 클럭과 확산 부호열 발생기(57)에 입력하는 확산 코드 타이밍은 동기 제어된다.
도 4는 샘플링 제어부(61)의 제어 회로(61b)에 의한 오버 샘플수 결정 처리 플로우이고, 수신 전계 강도에 따라 오버 샘플수를 4, 8, 16 사이에서 전환하는 경우이다.
CDMA 수신기의 기동시, 오버 샘플수 N을 8로 초기 설정한다(스텝 101). 이어서, RSSI 검출부(60)로부터 RSSI 값를 소정시간 취득하고(스텝 102), 그 평균치 AVG를 계산하여 기억한다(스텝 103). 평균치 산출 후, ROM 테이블(61a)을 참조하여 제1 임계치 SH4(= 50㏈μ)를 판독하고(스텝 104), AVG>SH4(=50㏈μ)인지를 판정한다(스텝 105). AVG>SH4이면, 즉 수신 상태가 양호하면, 오버 샘플수 N을 4로 감소시키고(스텝 106), 스텝 102로 복귀하여 이후의 처리를 반복한다.
한편, 스텝 105에서 AVG≤SH4(=50㏈μ)이면, ROM 테이블(61a)을 참조하여 제2 임계치 SH8(=20㏈μ)을 판독하고(스텝 107), AVG>SH8(=20㏈μ)인지를 판정한다(스텝 108). AVG>SH8이면, 즉 수신 전계 강도가 20㏈μ∼50㏈μ이고, 수신 상태가 보통 또는 어느 정도 나쁘지 않으면 오버 샘플수 N을 8로 하고(스텝 109), 스텝 102로 복귀되어 이후의 처리를 반복한다.
그러나, 스텝 108에서 AVG≤SH8(=20㏈μ)이면, 즉 수신 상태가 나쁘면, 오버 샘플수 N을 16으로 하고(스텝 110), 스텝 102로 복귀하여 이후의 처리를 반복한다.
이상과 같이, 수신 상태가 좋으면 오버 샘플수를 적게 하여 정합 필터의 동작 속도를 저속 저소비 전력화를 가능하게 하고, 수신 상태가 나쁘면 오버 샘플수를 많게 하여 역확산 타이밍의 검출 정밀도를 향상시킨다.
또, 이상에서는 수신 전계 강도에 따라 오버 샘플수를 3단계로 전환한 경우 이지만, 2단계 또는 4단계이상으로 전환하도록 구성할 수도 있다.
(b) 제2 실시예
도 5는 본 발명의 제2 실시예의 구성도이고, 도 1의 제1 실시예와 동일 부분에는 동일 부호를 붙인다. 제1 실시예와 다른 점은, RSSI 검출부(60)를 삭제하고, 그 대신에 AGC(자동 이득 제어) 전압을 검출하는 AGC 전압 검출부(65)를 설치하고 있다는 점과, 샘플링 제어부(61)가 수신 상태의 양부를 RSSI 값에 따라 결정하지 않고 AGC 전압에 따라 결정하고, AGC 전압에 기초하여 정합 필터(58)의 오버 샘플수를 제어한다는 점이다.
수신 상태가 양호한 경우, IF 증폭기(52d)(도 2참조)의 출력이 커지고, AGC 회로(52e)의 출력인 AGC 제어 전압이 작아진다. 반대로, 수신 상태가 양호하지 않은 경우, IF 증폭기(52d)의 출력이 작아지고, AGC 제어 전압이 커진다. AGC 전압 검출부(65)는 이 AGC 제어 전압을 검출하여 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 AGC 제어 전압이 작으면 수신 상태가 양호하기 때문에 오버 샘플수를 작게 하여 정합 필터의 동작 속도를 저속으로 하고, AGC 제어 전압이 크면 수신 상태가 불량이기 때문에 오버 샘플수를 크게 하여 정합 필터의 동작 속도를 고속으로 한다. 또, AGC 제어 전압치에 기초하여 2단계 또는 수단계의 오버 샘플수의 제어를 행할 수 있다.
이상에서는, AGC 증폭기의 게인을 AGC 제어 전압으로 제어하여 출력을 일정하게 하는 경우이다. AGC 증폭기를 대신하여 스텝 감쇠기를 이용하여, 그 감쇠도를 제어하여 출력을 일정하게 할 수 있고, 이러한 경우에는 스텝 감쇠기 제어 전압에 기초하여 오버 샘플수를 제어한다.
(c) 제3 실시예
도 6은 본 발명의 제3 실시예의 구성도이고, 도 1의 제1 실시예와 동일 부분에는 동일 부호를 붙인다. 제1 실시예와 다른 점은, RSSI 검출부(60)를 삭제하고, 대신에 동기 검파기(55a)의 출력 신호(역확산 신호)의 전력을 검출하는 파워 검출부(70)를 설치하는 점과, 샘플링 제어부(61)가 수신 상태의 양부를 역확산 신호 전력에 따라 결정하고, 역확산 신호 전력에 기초하여 정합 필터(58)의 오버 샘플수를 전환한다는 점이다.
수신 상태가 양호한 경우, 역확산 신호 전력이 커지고, 반대로 수신 상태가 양호하지 않은 경우, 역확산 신호 전력이 작아진다. 파워 검출부(70)는 이 역확산 신호 전력을 검출하여 샘플링 제어부(61)로 입력한다. 샘플링 제어부(61)는 파워 검출부(70)로부터 입력되는 역확산 신호 전력을 참조하고, 전력이 크면 수신 상태가 양호하다고 간주하여 오버 샘플수를 작게 하여 정합 필터의 동작 속도를 저속으로 하고, 역확산 신호 전력이 작으면 수신 상태가 양호하지 않다고 판정하여 오버 샘플수를 크게 하여 정합 필터의 동작 속도를 고속으로 한다. 또, 샘플링 제어부(61)는 역확산 신호 전력치에 기초하여 2단계 또는 수단계의 오버 샘플수의 제어를 행할 수 있다.
기지국으로부터의 확산 데이타 열을 하나의 기지국 코드(확산 부호)를 이용하여 수신하는 단일 코드인 경우, 역확산 신호 전력을 그대로 제어 파라메터로 사용할 수 있다. 그러나, 소프트 핸드 오프와 같이 복수의 기지국으로부터의 확산 데이타 열을 복수의 기지국 코드를 이용하여 동시에 수신하는 멀티 코드의 경우 등은, 각 기지국으로부터의 확산 데이타 열을 역확산하여 얻을 수 있는 역확산 신호 전력 중 최소의 전력을 구하고, 상기 최소 전력에 기초하여 오버 샘플수를 결정한다.
도 7은 역확산 신호 전력의 산출 구성도로, MP는 승산기, AVR은 평균치 회로이다. 역확산, 동기 검파에 의해 얻어진 I신호(In-Phase 신호), Q신호(Quadrature 신호)는 I-Q 복소 표기하면 I+jQ=(I2+Q2)1/2exp(jθ)이 된다. 따라서, 승산부 MP에서 r=(I+jQ)과 그 복소 공역 r*=(I-jQ)를 승산하고, 그리고나서 평균치 회로 AVR에서 평균화하여 전력(I2+Q2)을 출력한다.
(d) 제4 실시예
도 8은 본 발명의 제4 실시예의 구성도이고, 도 1의 제1 실시예와 동일 부분에는 동일 부호를 붙인다. 제1 실시예와 다른 점은, RSSI 검출부(60)를 삭제하는 점과, 샘플링 제어부(61)가 수신 상태의 양부를 SIR에 따라 결정하고, SIR 치에 기초하여 정합 필터(58)의 오버 샘플수를 전환하는 점이다. 제3 실시예에서는 역확산 신호 전력이 크면 수신 상태가 양호하다. 그러나, 간섭파도 큰 경우가 있고, 이러한 경우에는 양호한 수신 상태라고 할 수 없다. 즉, 역확산 신호 전력이 크면 수신 상태가 양호하다고는 반드시 말할 수 없다. 이에 대해, 수신 상태가 양호하면 반드시 SIR이 커지고, 반대로 수신 상태가 양호하지 않으면 SIR이 작아진다.
SIR 검출부(56)는 SIR을 검출하여 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 SIR 검출부(56)로부터 입력하는 SIR의 대소를 판단하고, SIR이 크면 수신 상태가 양호하기 때문에 오버 샘플수를 작게 하여 정합 필터의 동작 속도를 저속으로 하고, SIR이 작으면 수신 상태가 불량하기 때문에 오버 샘플수를 크게 하여 정합 필터의 동작 속도를 고속으로 한다. 또, 샘플링 제어부(61)는 SIR에 기초하여 2단계 또는 수단계의 오버 샘플수의 제어를 행할 수 있다.
도 9의 (a)는 SIR 검출 장치의 구성도이다. 도면 중, 56a는 신호점 위치 변경부이고, 도 9의 (b)에 도시된 바와 같이 I-jQ 복소 평면에서의 수신 신호점의 위치 벡터 R(I 성분은 RI, Q 성분은 RQ)을 제1 상한으로 축퇴하는 것이다. 구체적으로는, 신호점 위치 변경부(56a)는 수신 신호점의 위치 벡터 R의 I 성분(동상 성분)RI및 Q 성분(직교 성분)RQ의 절대치를 취하여 상기 위치 벡터를 I-jQ 복소 평면의 제1 상한 신호로 변환한다. 56b는 N 심볼분의 수신 신호점 위치 벡터의 평균치 m을 연산하는 평균치 연산부, 56c는 평균치 m의 I, Q 축 성분을 자승하여 가산함으로써 ㎡(희망 신호의 전력 S)를 연산하는 희망파 전력 연산부이다. 56d는 수신 신호점의 위치 벡터 R의 I 성분 RI, Q 성분 RQ를 자승하여 가산함에 따라, 즉 다음식 P=RI 2+RQ 2를 연산함에 따라, 수신 전력 P를 계산하는 수신 전력 산출부이다. 56e는 수신 전력의 평균치를 연산하는 평균치 연산부, 56f는 수신 전력의 평균치로부터 ㎡ (희망파 전력 S)를 감산하여 간섭파 전력 I를 출력하는 감산기, 56g는 희망파 전력 S와 간섭파 전력 I로부터 다음식 SIR=S/I에 의해 SIR을 연산하는 SIR 연산부이다.
(e) 제5 실시예
도 10은 본 발명의 제5 실시예의 구성도이고, 도 1의 제1 실시예와 동일 부분에는 동일 부호를 붙이고 있다. 제1 실시예와 다른 점은, RSSI 검출부(60)를 삭제하고, 대신에 BER 측정부(80)를 설치하는 점과, 샘플링 제어부(61)가 수신 상태의 양부를 BER(Bit Error Rate)에 의해 결정하고, BER 치에 기초하여 정합 필터(58)의 오버 샘플수를 전환하는 점이다.
부호 판정/오류 정정부(55b)는 데이타에 미리 부가되어 있는 오류 검출 정정용 코드(Error Correction Code)를 이용하여 오류 검출 정정을 행하고, 식별한 부호를 출력함과 동시에, 오류 검출시에 오류 검출 신호를 BER 측정부(80)에 입력한다. BER 측정부(80)는 오류 검출 신호를 계수하여 일정 시간마다의 오류 검출 횟수를 BER로서 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 BER와 임계치와의 대소를 판단하고, BER가 작으면 수신 상태가 양호하기 때문에 오버 샘플수를 작게 하여 정합 필터의 동작 속도를 저속으로 하고, BER이 크면 수신 상태가 양호하지 않기 때문에 오버 샘플수를 크게 하여 정합 필터의 동작 속도를 고속으로 한다. 또, 샘플링 제어부(61)는 BER에 기초하여 2단계 또는 수단계의 오버 샘플수의 제어를 행할 수 있다.
도 11은 제5 실시예에서의 오버 샘플수 전환 제어의 설명도이고, 1은 4배 오버 샘플링 시(n=4)의 BER-C/N비 특성, 2는 8배 오버 샘플링시의 BER-C/N비 특성, 3은 16배 오버 샘플링시의 BER-C/N비 특성이다. 샘플링수의 변경 판정 임계치를 BER=1×10-5라고 하면, 도면 중의 태선으로 나타낸 바와 같이 오버 샘플링수가 천이한다. 즉, U/N비>15.6㏈에서는 4오버 샘플 동작, 13㏈<C/N 비<15.6㏈에서는 8오버 샘플 동작, C/N비<13㏈에서는 16오버 샘플 동작이 된다.
이상에서는, ECC 코드에 의한 오류 검출에 의해 BER을 측정한 경우이지만, 동기 워드등의 유니크 워드나 기지의 비트열을 송신측에서 미리 슬롯 삽입해 두고, 수신측에서 그 비트열을 이용하여 프레임 단위등의 일정 시간 내의 평균 비트 에러 레이트(BER)를 측정하고, 그 측정 결과에 따라 정합 필터(58)의 오버 샘플수를 제어할 수도 있다.
(f) 제6 실시예
도 12는 본 발명의 제6 실시예의 구성도이고, 복수 단계에 걸쳐 오버 샘플수를 제어하는 실시예이고, 제1∼제5 실시예와 동일 부분에는 동일 부호를 붙인다. 제6 실시예는, ① 채널 추정이 불가능한 제어의 초기 단계에서는 수신 전계 강도(RSSI 값) 또는 AGC 제어 전압치에 기초하여 정합 필터(58)의 오버 샘플수의 제어를 행하고, ② 역확산이 가능해지는 다음 단계에서는, 역확산 신호 전력 또는 SIR에 기초하여 정합 필터의 오버 샘플수의 최적화 제어를 행하고, ③ BER을 얻을 수 있는 최후의 단계에서는, BER 치에 기초하여 정합 필터의 오버 샘플수를 미세 조정한다.
즉, 채널 추정이 불가능한 제어의 초기 단계에서, RSSI 검출부(60) 또는 AGC 전압 검출부(65)는, 수신 전계 강도 RSSI 또는 AGC 제어 전압을 검출하여, 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 상기 검출치에 기초하여 정합 필터(58)의 오버 샘플수를 제어한다.
이어서, 역확산 가능 상태가 되면, SIR 검출부(56) 또는 역확산 신호 전력 검출부(70)는 SIR 또는 역확산 신호 전력을 검출하고, 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 상기 검출치에 기초하여 정합 필터(58)의 오버 샘플수를 제어한다.
그리고, BER을 얻을 수 있는 상태가 되면, BER 측정부(80)는 BER을 측정하여 샘플링 제어부(61)에 입력한다. 샘플링 제어부(61)는 상기 BER 치에 기초하여 정합 필터(58)의 오버 샘플수를 제어한다.
이상으로부터, 제어의 초기 단계로부터 정합 필터의 오버 샘플수를 제어할 수 있기 때문에 고속의 오버 샘플수 제어를 할 수 있고, 또한 오버 샘플수의 최적화 제어 및 오버 샘플수의 수속 시간의 고속화가 가능해진다.
또, 이상에서는 3단계로 오버 샘플수를 제어한 경우이지만, 3단계 중 어느 하나를 생략하여 2단 제어로 할지, 또는 각 단계의 검출을 더욱 분할하여 수단계의 제어를 행하도록 구성할 수 있다.
또한, 각 단계의 오버 샘플수 제어에서, 제어 루프 수속의 고속화 및 최적화를 위해, 제어 계수에 웨이팅(weighting)을 행하는 것도 가능하다.
이상, 본 발명을 실시예에 따라 설명했지만, 본 발명은 청구의 범위에 기재한 본 발명의 주지에 따라 여러가지의 변형이 가능하고, 본 발명은 이들을 배제하는 것은 아니다.
이상 본 발명에 따르면, 수신 상태가 좋은 경우에는 오버 샘플수를 적게 하여 정합 필터의 동작 속도를 저속으로 하고, 수신 상태가 양호하지 않은 경우에만 정합 필터의 동작 속도를 고속으로 하여 역확산 타이밍의 검출 정밀도를 향상하도록 했기 때문에, 저소비 전력화가 가능해지고, 또한 수신 상태가 양호하지 않은 경우라도 역확산 타이밍의 검출 정밀도를 향상할 수 있다.
또한, 본 발명에 따르면, 수신 상태를 검출하는 수신 상태 검출부로서, ① 수신 전계 강도를 검출하는 수신 전계 강도 검출부, ② AGC 회로의 제어 전압을 검출하는 AGC 제어 전압 검출부, ③ 역확산 후의 신호 파워를 검출하는 파워 검출부, ④ 역확산 후의 SIR을 검출하는 SIR 검출부, ⑤ 수신 부호의 비트 에러를 검출하는 비트 에러 검출부를 이용할 수 있다. 이 때문에, 본 발명에 따르면, 적절한 수단을 이용하여 저소비 전력화 및 역확산 타이밍의 검출 정밀도의 향상이 가능해진다.
또한, 본 발명에 따르면, 제어의 초기 단계에서는 수신 전계 강도 또는 AGC 제어 전압에 기초하여 샘플링 속도를 제어하고, 이어서 역확산 신호 전력 또는 SIR에 기초하고, 또는 비트 에러 레이트에 기초하여 샘플링 속도를 제어하도록 했기 때문에, 초기 기동시 등 채널 추정이 아직 행해지지 않은 단계로부터 정합 필터의 샘플링 속도를 제어할 수 있고, 이 때문에 샘플링 속도의 최적화 및 제어의 수속 시간을 단축할 수 있고, 또한 소비 전력을 작게 할 수 있다.

Claims (8)

  1. 소정의 확산 부호열로 확산한 데이타를 포함하는 신호를 수신하고, 수신 신호를 소정 샘플링 속도로 샘플링하여 얻어지는 확산 데이타 열과 참조 부호열과의 상관치를 연산하며, 상기 상관치가 최대가 되는 타이밍을 역확산 개시 타이밍으로 하는 CDMA 수신기에 있어서,
    수신 상태를 검출하는 수신 상태 검출부,
    수신 상태의 양부(良否)에 따라 샘플링 속도를 결정하는 샘플링 제어부,
    상기 수신 신호를 상기 샘플링 속도로 샘플링하여 이루어지는 상기 확산 데이타 열과 상기 참조 부호열과의 상관치를 연산하는 상관기, 및
    상기 상관치가 최대가 되는 타이밍을 구하는 타이밍 검출부
    를 포함하는 것을 특징으로 하는 CDMA 수신기.
  2. 제1항에 있어서, 상기 샘플링 제어부는, 상기 수신 상태가 양호하면 상기 샘플링 속도가 낮아지도록 제어하는 것을 특징으로 하는 CDMA 수신기.
  3. 제2항에 있어서, 상기 수신 상태 검출부는 수신 전계 강도를 검출하는 수신 전계 강도 검출부를 구비하고, 상기 샘플링 제어부는 강전계인 경우에 상기 상관기의 오버 샘플수를 작게 하고, 약전계인 경우에 상기 오버 샘플수를 크게 하는 것을 특징으로 하는 CDMA 수신기.
  4. 제2항에 있어서, 상기 수신 상태 검출부는 AGC 회로의 제어 전압을 검출하는 AGC 제어 전압 검출부를 구비하고, 상기 샘플링 제어부는 AGC 제어 전압이 작은 경우에 상기 상관기의 오버 샘플수를 작게 하고, 큰 경우에 상기 오버 샘플수를 크게 하는 것을 특징으로 하는 CDMA 수신기.
  5. 제2항에 있어서, 상기 수신 상태 검출부는 역확산 후의 신호 파워를 검출하는 파워 검출부를 구비하고, 상기 샘플링 제어부는 상기 신호 파워가 큰 경우에 오버 샘플수를 작게 하고, 작은 경우에 상기 오버 샘플수를 크게 하는 것을 특징으로 하는 CDMA 수신기.
  6. 제2항에 있어서, 상기 수신 상태 검출부는 역확산 후의 SIR(신호 간섭비)을 검출하는 SIR 검출부를 구비하고, 상기 샘플링 제어부는 상기 SIR이 큰 경우에 상기 상관기의 오버 샘플수를 작게 하고, 작은 경우에 상기 오버 샘플수를 크게 하는 것을 특징으로 하는 CDMA 수신기.
  7. 제2항에 있어서, 상기 수신 상태 검출부는 수신 부호의 비트 에러 레이트를 검출하는 비트 에러 레이트 검출부를 구비하고, 상기 샘플링 제어부는 비트 에러 레이트가 작은 경우에 상기 상관기의 오버 샘플수를 작게 하고, 큰 경우에 상기 오버 샘플수를 크게 하는 것을 특징으로 하는 CDMA 수신기.
  8. 제1항에 있어서, 상기 샘플링 제어부는, 제어의 초기 단계에서는 수신 전계 강도 또는 AGC 제어 전압에 따라 샘플링 속도를 제어하고, 이어서 역확산 후의 신호 파워 또는 SIR에 따라, 또는 비트 에러 레이트에 따라 샘플링 속도를 제어하는 것을 특징으로 하는 CDMA 수신기.
KR19990031769A 1998-09-07 1999-08-03 Ｃｄｍａ 수신기 KR100547551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-252687 1998-09-07
JP25268798A JP3967472B2 (ja) 1998-09-07 1998-09-07 Ｃｄｍａ受信機

Publications (2)

Publication Number Publication Date
KR20000022685A true KR20000022685A (ko) 2000-04-25
KR100547551B1 KR100547551B1 (ko) 2006-01-31

Family

ID=17240853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990031769A KR100547551B1 (ko) 1998-09-07 1999-08-03 Ｃｄｍａ 수신기

Country Status (5)

Country Link
US (1) US6507603B1 (ko)
JP (1) JP3967472B2 (ko)
KR (1) KR100547551B1 (ko)
CN (1) CN1242583C (ko)
GB (1) GB2342019B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746460B1 (ko) * 2001-04-20 2007-08-03 주식회사 케이티 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251261B2 (ja) 1999-04-21 2002-01-28 エヌイーシーモバイリング株式会社 Ｃｄｍａ受信装置
JP3519338B2 (ja) * 2000-03-24 2004-04-12 松下電器産業株式会社 受信装置及び利得制御方法
JP3424748B2 (ja) * 2000-05-25 2003-07-07 日本電気株式会社 Ｃｄｍａ受信装置およびレート整合処理方法
EP1162755B1 (en) * 2000-06-06 2006-05-17 Lucent Technologies Inc. Code matched filter for a CDMA diversity radio receiver
JP4081526B2 (ja) * 2001-03-26 2008-04-30 クアルコム・インコーポレイテッド 信号をサンプリングおよび／または再構成するためのサンプリング方法、再構成方法および機器
CN1275417C (zh) * 2001-04-09 2006-09-13 松下电器产业株式会社 同步检测装置
JP4679768B2 (ja) * 2001-08-31 2011-04-27 三菱電機株式会社 軟判定復号装置及び軟判定復号方法
JP3479845B2 (ja) * 2001-11-21 2003-12-15 日本電気株式会社 Ｃｄｍａ受信装置と、その基地局、及びその受信信号を逆拡散するための受信タイミングの検出方法
GB2385498A (en) * 2002-02-13 2003-08-20 Pa Consulting Services Adjustable baseband processing of telecommunications signals
AU2003270499A1 (en) * 2002-09-11 2004-04-30 George Mason Intellectual Properties, Inc. Cellular network handoff decision mechanism
US7599629B2 (en) * 2003-06-06 2009-10-06 Scientific-Atlanta, Inc. Optical receiver having an open loop automatic gain control circuit
JP4097615B2 (ja) * 2004-03-23 2008-06-11 三洋電機株式会社 信号検出方法および装置ならびにそれを利用した送信装置および受信装置
JP4424145B2 (ja) * 2004-10-06 2010-03-03 日本電気株式会社 ソフトハンドオーバー制御方法、制御プログラム及び移動通信端末装置
EP1847030B1 (en) * 2005-01-31 2009-10-28 Nxp B.V. Method and apparatus for implementing matched filters in a wireless communication system
WO2007099512A1 (en) * 2006-03-03 2007-09-07 Nxp B.V. Method and apparatus for generating clock signals for quadrature sampling
JP4687510B2 (ja) * 2006-03-08 2011-05-25 日本電気株式会社 移動通信端末における信号処理システム及びその方法並びにそれを用いた移動通信端末
JP4182448B2 (ja) * 2006-07-27 2008-11-19 ソニー株式会社 受信装置、受信方法、プログラム、並びに、記録媒体
JP4304632B2 (ja) * 2006-10-12 2009-07-29 ソニー株式会社 受信装置、受信方法、プログラム、並びに、記録媒体
JP4985386B2 (ja) * 2007-12-25 2012-07-25 住友電気工業株式会社 受信装置
US8111783B2 (en) * 2008-06-17 2012-02-07 Cisco Technology, Inc. Capturing and using radio events
US20100061424A1 (en) * 2008-09-09 2010-03-11 International Business Machines Corporation Spread Spectrum Controller with Bit Error Rate Feedback
US8374297B2 (en) * 2008-09-15 2013-02-12 Intel Corporation Circuit, controller and methods for dynamic estimation and cancellation of phase and gain imbalances in quadrature signal paths of a receiver
US8737547B2 (en) * 2009-10-26 2014-05-27 Indian Institute Of Science Adaptive digital baseband receiver
KR101363385B1 (ko) * 2009-12-18 2014-02-14 한국전자통신연구원 위치추적 시스템의 수신기
US9230141B2 (en) * 2010-07-01 2016-01-05 Intelleflex Corporation RSSI estimate on variable length correlator output
JP2012235328A (ja) * 2011-05-02 2012-11-29 Renesas Electronics Corp 周波数補正回路、無線受信装置、及び周波数補正方法
US9214970B2 (en) * 2013-10-15 2015-12-15 Alcatel Lucent Method of receiving a signal in a wireless communication network and associated network elements
CN106537860A (zh) * 2014-04-25 2017-03-22 密执安州立大学董事会 具有近阈值数字基带的短程紫蜂兼容接收器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321721A (en) 1991-09-13 1994-06-14 Sony Corporation Spread spectrum communication system and transmitter-receiver
JP3106818B2 (ja) * 1993-11-29 2000-11-06 株式会社村田製作所 ディジタル無線受信方法および装置
JP3269959B2 (ja) * 1996-01-16 2002-04-02 株式会社日立国際電気 相関フィルタ及びｃｄｍａ受信装置
JP2751959B2 (ja) * 1996-07-15 1998-05-18 日本電気株式会社 Ｃｄｍａ受信装置の受信タイミング検出回路
JP3376224B2 (ja) * 1996-10-23 2003-02-10 株式会社エヌ・ティ・ティ・ドコモ Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機
JP3408944B2 (ja) 1997-04-24 2003-05-19 シャープ株式会社 スペクトル直接拡散通信システムにおける復調装置及び同システムにおける相関器
KR100258138B1 (ko) * 1997-10-08 2000-06-01 윤종용 가변샘플링율을이용한송수신장치및방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746460B1 (ko) * 2001-04-20 2007-08-03 주식회사 케이티 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법

Also Published As

Publication number Publication date
US6507603B1 (en) 2003-01-14
JP2000082975A (ja) 2000-03-21
CN1251485A (zh) 2000-04-26
GB9917828D0 (en) 1999-09-29
GB2342019B (en) 2003-06-04
KR100547551B1 (ko) 2006-01-31
GB2342019A (en) 2000-03-29
CN1242583C (zh) 2006-02-15
JP3967472B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100547551B1 (ko) Ｃｄｍａ 수신기
KR100858208B1 (ko) 무선 통신 시스템에서 수신 신호의 간섭을 정확하게추정하기 위한 시스템 및 방법
JP2937994B1 (ja) セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置
AU752866B2 (en) A subscriber unit and method for use in a wireless communication system
EP0693830B1 (en) Mobile station for CDMA mobile communication system and detection method of the same
KR100319995B1 (ko) 가변비트율부호분할다원접속송신전력제어시스템및이동전화시스템
US5844935A (en) CDMA Receiver
US7894508B2 (en) WCDMA terminal baseband processing module having cell searcher module
US6310856B1 (en) CDMA communications system having a searcher receiver and method therefor
JP3003006B2 (ja) 直交変調信号の信号復調およびダイバーシティ合成の方法および装置
JP2003198427A (ja) Ｃｄｍａ受信装置
CA2483561C (en) Simple and robust digital code tracking loop for wireless communication systems
EP1065802B1 (en) Transmission power control method and apparatus by measuring the Eb/No of a weighted signals&#39; combination
KR100407523B1 (ko) 이동 및/또는 고정 송수신 장치사이에서 무선 통신을 수행하는 통신 시스템, 특히 제 3 세대 이동 무선 시스템에서 얼리-레이트 트래킹을 수행하는 레이크 수신기에서 메모리 액세스를 제어하는 방법
JPH1198550A (ja) 基地局装置
EP0767995B1 (en) Method and apparatus for signal acquisition and channel estimation using multiple antennas
JP2000315975A (ja) 移動局装置
JP3277412B2 (ja) スペクトル拡散通信用受信方法及び装置
JP3600142B2 (ja) パターンの判別方法、パターンの判別装置、サーチャー装置、及び通信端末
US7039100B2 (en) Detection of correlation between detected transmissions from multiple base stations and a known code in a mobile telecommunications system
EP1392031B1 (en) Fading frequency estimation apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 14

EXPY Expiration of term