KR100746460B1 - 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법 - Google Patents

숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법 Download PDF

Info

Publication number
KR100746460B1
KR100746460B1 KR1020010021444A KR20010021444A KR100746460B1 KR 100746460 B1 KR100746460 B1 KR 100746460B1 KR 1020010021444 A KR1020010021444 A KR 1020010021444A KR 20010021444 A KR20010021444 A KR 20010021444A KR 100746460 B1 KR100746460 B1 KR 100746460B1
Authority
KR
South Korea
Prior art keywords
signal
index
time
data
pilot
Prior art date
Application number
KR1020010021444A
Other languages
English (en)
Other versions
KR20020086965A (ko
Inventor
김상명
이만종
이종식
Original Assignee
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티 filed Critical 주식회사 케이티
Priority to KR1020010021444A priority Critical patent/KR100746460B1/ko
Publication of KR20020086965A publication Critical patent/KR20020086965A/ko
Application granted granted Critical
Publication of KR100746460B1 publication Critical patent/KR100746460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 시각 및 주파수 동기 시스템에서 송신측으로부터 신호를 수신받아 수신된 신호를 검파하고, 그 신호를 가공하여 수신국의 정확한 시각 및 주파수 데이터를 출력하기 위한 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 시각 동기신호 복조 장치에 적용되는 시각 동기신호 복조 방법에 있어서, 수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하는 제 1 단계; 상기 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 제 2 단계; 상기 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index) 값을 추출하여 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하는 제 3 단계; 및 상기 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하는 제 4 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 시각 및 주파수 동기 시스템 등에 이용됨.
시각, 주파수, 동기, 정합필터, 역정합필터, 파일럿신호, 데이터신호, 복조

Description

숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법{Signal Demodulation Apparatus and Method of Timing Synchronization System using Short Code Matched Filter}
도 1 은 본 발명에 따른 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법에 대한 일실시예 설명도.
도 2 는 일반적인 시각 및 주파수 수신시스템의 동기 신호 검파를 위한 정합필터(matched filter)의 구성예시도.
도 3 은 일반적인 인버터(inverter)된 정합필터(matched filter)의 구성예시도.
도 4 는 일반적인 정합필터(matched filter)가 수신부에서 입력 샘플을 받아 I 채널과 Q 채널 데이터를 출력하는 과정에 대한 일실시예 설명도.
도 5 는 본 발명에 따른 인버터된 정합필터의 일실시예 설명도.
도 6 은 본 발명에 따른 시각 동기신호 복조를 위한 수신기에 사용되는 FPGA(Field-Programmable Gate Arrays) 블럭의 일실시예 구조도.
* 도면의 주요 부분에 대한 부호의 설명
110 : 데이터 샘플링부 120 : 정합 필터링부
130 : 결정부(decision) 140 : 락 디텍터부(lock detector)
150 : 데이터 트랙부(data track)
160 : 데이터 복조부(data demodulation)
본 발명은 숏 코드 정합필터(Short Code Matched Filter)에서 지연을 이용한 시각 동기신호 복조 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 더욱 상세하게는 송신측에서 송출하는 코드분할다중접속(CDMA : Code Division Multiple Access) 방식 시각 데이터 신호를 시각 및 주파수 수신시스템에서 추출하여 원래 데이터로 복조하기 위한 숏 코드 정합 필터(Short Code Matched Filter)를 이용한 시각 동기신호 복조 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
CDMA(Code Division Multiple Access) 방식과 같은 스펙트럼확산 변조된 신호는 일반적인 수신기로는 수신이 곤란한 광대역의 신호가 된다. 또한, 원래 그 신호를 수신하여야 할 수신기에 있어서도 원하는 신호를 적절히 복조하는 것은 어렵다. 또한, 신호를 올바르게 수신하여 복조기로 검파하여 재생된 기저대역 신호로부터 전송된 정보의 의미를 추정하기 위해서는, 우선 수신기의 수신 주파수가 송신되어진 신호에 알맞게 일치하고, 이어서 재생된 기저대역 신호의 어느 부분에서 어느 부분까지가 하나의 비트를 나타내는 데이터인가를 추정하여야만 한다.
그런데, 상기 재생된 기저대역 신호는 대개 잡음으로 인하여 상당히 왜곡되어 있으며, 오실로스코프 등으로 확인하더라도 쉽게 구별이 될 정도로 양호한 상태로 있는 것만은 아니다. 이러한 상황에서 신호와 신호의 단락이 어디에 있는가를 탐색하는 작업은 그다지 간단하다고 할 수 없다.
따라서 입력되는 신호에 대하여 시각 및 주파수의 신호 검파를 정확히 수행하여야 한다.
그러나 기존의 시각 및 주파수 동기 시스템의 수신기에서는 송신측에서 전송하는 데이터를 수집하고 변환하여 정확한 시각 및 주파수를 복구하는데 필요한 프로그램의 사이즈가 크고, 잡음의 영향을 받아 정확하게 데이터를 복조할 수 없는 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 시각 및 주파수 동기 시스템에서 송신측으로부터 신호를 수신받아 수신된 신호를 검파하고, 그 신호를 가공하여 수신국의 정확한 시각 및 주파수 데이터를 출력하기 위한 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
즉, 본 발명은, 다운 컨버터(down converter)로부터 입력되는 신호에 대하여 동기를 맞춰 검파하기 위한 숏 코드 정합필터(short code matched filter) 알고리즘을 만들어 구현하고, 정합필터(matched filter)의 적당한 수의 탭(tab)을 사용하여 프로그램의 사이즈를 줄이면서 시각 데이터를 효과적으로 수신할 수 있는 형식을 정의하고, 노이즈에 강하고 정확한 데이터 복조를 가능하게 하기 위한 숏 코드 정합필터(Short Code Matched Filter)에서의 지연을 이용한 시각 동기신호 복조 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 방법은, 시각 동기신호 복조 장치에 적용되는 시각 동기신호 복조 방법에 있어서, 수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하는 제 1 단계; 상기 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 제 2 단계; 상기 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index) 값을 추출하여 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하는 제 3 단계; 및 상기 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하는 제 4 단계를 포함한다.
한편, 본 발명은, 프로세서를 구비한 시각 동기신호 복조 장치에, 수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하는 제 1 기능; 상기 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 제 2 기능; 상기 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index)값을 추출하여 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하는 제 3 기능; 및 상기 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하는 제 4 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
한편, 상기 목적을 달성하기 위한 본 발명의 장치는, 시각 동기신호 복조 장치에 있어서, 수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하기 위한 데이터 샘플링 수단; 상기 데이터 샘플링 수단에서 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하기 위한 정합 필더링 수단; 상기 정합 필더링 수단에서 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index) 값을 추출하기 위한 결정 수단; 상기 결정 수단에서 추출된 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하기 위한 락 설정 수단; 및 상기 락 설정 수단에서 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하기 위한 수단을 포함한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법에 대한 일실시예 설명도이다.
도면에서, "110"은 데이터 샘플링부, "120"은 정합 필터링부, "130"은 결정부(decision), "140"은 락 디텍터부(lock detector), "150"은 데이터 트랙부(data track), 그리고 "160"은 데이터 복조부(data demodulation)를 각각 나타낸다.
데이터 샘플링부(110)는 수신기의 다운 컨버터(down converter)를 통해 들어오는 시각 및 주파수 데이터를 샘플링한다. 그리고 정합필터링부(120)에서는 PN(Pseudorandom Noise) 코드(code)를 이용한 정합필터(matched filter) 방식을 이용하여 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 신호 검파를 수행한다.
상기 정합 필터링부(120)에서 검파된 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호는 결정부(130)를 통과하면서 최대 에너지(maximum energy)와 인덱스(index) 값을 찾아낸다.
락 디텍터부(lock detector)(140)에서는 상기 최대 인덱스(maximum index)와 에너지(energy)에 락(lock)을 설정하고, 데이터 트랙부(data track)(150)에서는 상기 락 디텍터부(lock detector)(140)에서 락 설정된 최대 인덱스(maximum index)와 에너지(energy) 값을 찾아서 신호를 출력하게 된다.
상기 데이터 트랙부(150)에서 출력된 신호는 데이터 복조부(data demodulation)(160)에서 정확한 데이터(data)를 복구한다. 이때, 락이 설정된 인덱스의 8 스팬(span) 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조한다.
즉, 시각 및 주파수 신호 복조 방식은 데이터 샘플링(data sampling), 정합 필터링(matched filtering), 결정(decision), 락 디텍팅(lock detecting), 데이터 트랙킹(data tracking), 데이터 복조(data demodulation) 과정으로 이루어지는데, 정합 필터(matched filter)를 이용한 신호 복조 방식은 송신측에서 전송하는 시각 및 주파수 입력 샘플의 정확한 신호 검파를 수행하는 역할을 한다.
삭제
도 2 는 일반적인 시각 및 주파수 수신시스템의 동기 신호 검파를 위한 정합필터(matched filter)의 구성예시도이다.
도면에서, "210"은 쉬프트 레지스터(shift register), "220"은 배타적 논리 합기(exclusive OR), "230"은 뎃셈기를 각각 나타낸다.
상기 쉬프트 레지스터(210)는 정합필터(matched filter)의 하드웨어 구조 중 입력 샘플을 저장하기 위한 레지스터(register)를 의미하고,
Figure 112001009087436-pat00001
는 입력 샘플을 의미한다.
또한,
Figure 112007022380501-pat00002
은 PN(Pseudorandom Noise) 시퀀스를 나타내며, 배타적 논리합기(220)는 입력 샘플과 PN 시퀀스 간의 배타적 논리합(exclusive OR)을 수행한다. 그리고 상기 입력 샘플과 PN 시퀀스 간의 배타적 논리합(exclusive OR)을 수행한 값들은 뎃셈기(230)에서 모두 합산된다.
그리고 상기 구성과 하기 [수학식 1]의 정합필터(matched filter)의 일반적인 관계식을 이용하여 출력값 Sk를 구하게 된다.
Figure 112007022380501-pat00003
여기서,
Figure 112001009087436-pat00004
은 n-1번째 PN(Pseudorandom Noise) 시퀀스나 기준상수(coefficent)값을 나타내며
Figure 112001009087436-pat00005
은 k-1번째 입력 샘플을 나타낸다.
또한, 적분 구간은 0부터 n까지이며 이는 정합필터(matched filter)의 탭 수를 의미한다.
Figure 112001009087436-pat00006
는 정합필터(matched filter)의 k번째 출력값을 나타낸다.
본 발명에서는 정합필터(matched filter) 방식의 역확산 스펙트럼(despread spectrum) 동기 신호 검출을 위해 인버터(inverter)된 정합필터(matched filter)를 적용하여 신호를 수신하게 되며, 상기 인버터된 정합필터는 도 3 을 이용하여 상세히 설명한다.
도 3 은 일반적인 인버터(inverter)된 정합필터(matched filter)의 구성예시도이다.
도면에서, "310"은 배타적 논리합기, "320"은 덧셈기, 그리고 "330"은 쉬프트 레지스터(shift register)를 각각 나타낸다.
도 3 에 도시된 바와 같이, 인버터된 정합필터에서의
Figure 112007022380501-pat00007
는 입력 샘플을 의미하고,
Figure 112007022380501-pat00008
은 PN 시퀀스를 나타내며, 배타적 논리합기(310)에서는 입력 샘플과 PN 시퀀스 간의 배타적 논리합(exclusive OR)을 수행한다.
또한, 상기 쉬프트 레지스터(330)는 인버터된 정합필터(matched filter)의 하드웨어 구조 중 입력 샘플과 PN 시퀀스 간의 배타적 논리합(exclusive OR)을 수행한 값의 합을 저장하기 위한 레지스터(register)를 의미한다.
상기 인버터된 정합필터의 구조와 하기 [수학식 2]의 인버터된 정합필터의 일반적인 관계식을 이용하여 출력값
Figure 112001009087436-pat00009
를 구한다.
Figure 112007022380501-pat00010
여기서,
Figure 112001009087436-pat00011
은 n-1번째 PN(Pseudorandom Noise) 시퀀스나 기준상수(coefficent)값을 나타내며
Figure 112001009087436-pat00012
는 k번째 입력 샘플을 나타낸다.
따라서 도 2 의 [수학식 1]인 정합필터(matched filter)의 일반적인 관계식과 도 3 의 [수학식 2]인 역정합필터(inverted matched filter)의 일반적인 관계식의 결과는 같으므로, 정합필터(matched filter)를 사용하거나 역정합필터(inverted matched filter)를 사용하여 시각 및 주파수 입력 샘플의 정확한 신호 검파를 수행할 수 있다.
도 4 는 일반적인 정합필터(matched filter)가 수신부에서 입력 샘플을 받아 I 채널과 Q 채널 데이터를 출력하는 과정에 대한 일실시예 설명도이다.
먼저, 입력신호가 사인 파형과 코사인 파형을 갖는 데이터가 들어오게 된다. 여기서, 입력신호는
Figure 112007022380501-pat00013
이다.
상기 입력신호는 제 1곱셈기(401)에서 코사인 파형과 곱해지고, 상기 제 1곱셈기(401)에서 출력된 파형은 PN코드 발생기(411)에서 발생되는 파일럿 신호에 대한 PN코드와 데이터 신호에 대한 PN코드가 제 2곱셈기(405)와 제 3곱셈기(406)에서 곱해지고, 상기 제 2곱셈기(405)와 제 3곱셈기(406)에서 출력된 신호는 정합필터(409, 410)를 통과하여 정확한 동기 신호를 검출한 후, I 채널에 대한 I1과 I2신호를 출력한다. 여기서, I1 신호는 파일럿 신호에 대한 I 채널의 신호이고, I2 신호는 데이터 신호에 대한 I 채널의 신호이다.
즉, I1은 하기 [수학식 3]의 수식을 갖고, I2는 하기 [수학식 4]의 수식을 갖는다.
Figure 112007022380501-pat00014
Figure 112007022380501-pat00015
상기 I 채널의 신호를 검출하는 방식과 같이 입력신호에 대한 Q 채널의 신호를 검출하는 방식도 다음과 같다.
상기 제 1곱셈기(401)에서 곱해진 코사인 신호를 저역통과필터(402)를 거친 후 -90도 위상천이를 시키면 사인 신호가 되며, 상기 사인 신호를 제 4곱셈기(404)에서 상기 입력신호에 대하여 곱하게 된다. 여기서, 입력신호는 I 채널에 곱해진 입력신호와 동일하며
Figure 112007022380501-pat00016
이다.
상기 입력신호는 제 4곱셈기(404)에서 사인 파형과 곱해지고, 상기 제 4곱셈기(404)에서 출력된 파형은 PN코드 발생기(411)에서 발생되는 파일럿 신호에 대한 PN코드와 데이터 신호에 대한 PN코드가 제 5곱셈기(407)와 제 6곱셈기(408)에서 곱해지고, 상기 제 5곱셈기(407)와 제 6곱셈기(408)에서 출력된 신호는 정합필터(412, 413)를 통과하여 정확한 동기 신호를 검출한 후, Q 채널에 대한 Q1과 Q2신호를 출력한다. 여기서, Q1 신호는 파일럿 신호에 대한 Q 채널의 신호이고, Q2 신호는 데이터 신호에 대한 Q 채널의 신호이다.
즉, Q 채널에 대한 Q1과 Q2는 하기 [수학식 5] 및 [수학식 6]과 같은 수식을 갖는다.
Figure 112007022380501-pat00017
Figure 112007022380501-pat00018
상기 [수학식 3]~[수학식 6]에서 N은 칩(chip)의 수이고,
Figure 112001009087436-pat00019
는 칩 주기(chip duration)를 나타낸다. 또한,
Figure 112001009087436-pat00020
는 의사잡음(PN : Pseudo Noise)의 주기이고, r(t)는 수신된 신호이다.
도 5 는 본 발명에 따른 인버터된 정합필터의 일실시예 설명도로서, 인버터된 정합필터에 오버샘플링(over sampling)된 신호가 수신되었을 때 동기시키는 과정을 나타낸다.
도면에서, "510"은 배타적 논리합기, "520"은 덧셈기, "530"은 쉬프트 레지스터, 그리고 "540"은 8개의 쉬프트 레지스터를 각각 나타낸다.
데이터 샘플링부(110)는 수신기의 다운 컨버터(down converter)를 통해 들어오는 시각 및 주파수 데이터를 3비트(bit)로 샘플링한다. 그리고 15비트(bit) PN(Pseudorandom Noise) 코드(code)를 이용한 역정합 필터(inverted matched filter) 방식을 이용한 신호 검파를 수행하여 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호를 검출한다. 여기서, 아날로그 파형을 형성하기 위해 8 오버샘플링(oversampling)된 입력 신호의 동기를 맞추기 위해 역정합필터(inverted matched filter)에 지연(delay)을 주어 신호를 동기시킨다.
즉, 동기 신호 검출을 위한 역정합필터에는 입력 샘플이 8 오버샘플링(oversampling)된 값이 들어온다. 따라서 이를 동기시키기 위해 역정합필터(inverted matched filter)에서는 8 언더샘플링(undersampling)을 수행하여야 하며, 상기 8 언더샘플링을 위하여 8개의 쉬프트 레지스터를 사용한다.
즉, 인버터된 정합필터(inverted matched filter)의 형태에 각각의 덧셈기 사이에 8개의 쉬프트 레지스터(shift register)를 통과시키게 된다. 즉, 레지스터에서는 계산된 신호를 다음 탭(tab)으로 이동시켜 8 오버샘플링된 입력샘플에 대하여 지연시키는 역할을 수행한다.
도 6 은 본 발명에 따른 시각 동기신호 복조를 위한 수신기에 사용되는 FPGA(Field-Programmable Gate Arrays) 블럭의 일실시예 구조도이다.
도면에서, "601"은 입력 샘플러/제어기, "610"은 I 채널에 대하여 정합된 파일럿, "611"은 Q 채널에 대하여 정합된 파일럿, "620"은 I 채널에 대하여 정합된 데이터, "621"은 Q 채널에 대하여 정합된 데이터, "630"은 결정, 그리고 "640"은 클럭 생성기를 각각 나타낸다.
먼저, 수신기에 입력된 신호는 수신기의 다운 컨버터(down converter)를 통해 들어오는 시각 및 주파수 데이터를 3비트(bit)로 샘플링한다. 그리고 15비트(bit) PN(Pseudorandom Noise) 코드(code)를 이용한 역정합 필터(inverted matched filter) 방식을 이용한 신호 검파를 수행하여 I, Q 채널의 파일럿(pilot)(610, 611)과 데이터(data)(620, 621) 신호를 검출한다.
상기 검출된 I, Q 채널의 파일럿(pilot)(610, 611)과 데이터(data)(620, 621) 신호는 입력 샘플러/제어기(601)를 통하여 I 채널에 대하여 정합된 파일럿(611)과 정합된 데이터(620) 신호와 Q 채널에 대하여 정합된 파일럿(611)과 정합된 데이터(621) 신호로 구분되며, 각각의 신호는 클럭 생성기(640)에서 생성된 클럭에 맞추어 결정 성분(decision component)(630)을 통과하면서 최대 에너지(maximum energy)와 인덱스(index)값을 찾아낸다.
한편, 수신부에서 사용된 PN 코드는 15비트 숏 코드(short code)를 사용하였으며, 파일럿 PN은
Figure 112007022380501-pat00021
이고, 데이터 PN은
Figure 112007022380501-pat00022
을 사용한다.
칩 율(chip rate)은 0.511 Mcps이다. 또한, 데이터의 형태는 데이터 반복률 5인 511 비트(bit)이다. 여기에서, 500 비트(bit)는 데이터이고, 나머지 11 비트(bit)는 타임 마커(time marker) 기능을 하는 바커코드(barker code)로 구성된다.
즉, 입력 샘플러(Input Sampler Decimator)/제어기(601)에서는 입력 샘플이 2비트인 경우 밸런싱(balancing)을 위해 3비트로 확장한 다음 로직(logic)을 적용하게 된다.
상기 샘플러를 통과한 I 채널과 Q 채널의 파일럿과 데이터는 정합필터를 통과하여 I 채널과 Q 채널에 대하여 정합된 파일럿(610, 611)과 정합된 데이터(620, 621) 신호를 출력하게 된다.
상기 정합필터(matched filter)를 통과한 데이터 및 파일럿 신호(610, 611, 620, 621)는 결정(decision) 블럭(630)에서 파일럿 에너지가 최고인 점을 찾게 된다.
상기 파일럿 에너지는 하기 [수학식 7]과 같이 찾는다.
Figure 112001009087436-pat00023
상기 파일럿 에너지가 최대인 지점의
Figure 112001009087436-pat00024
으로 데이터를 복조하여 비트 스트림과 1pps클럭을 출력한다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 시각 및 주파수 동기 시스템의 수신부에서 사용되는 프로그램의 크기(size)를 줄이고, 시각 데이터를 효과적으로 수신할 수 있는 형식을 정의할 수 있으며, 잡음(noise)에 강하고 정확한 데이터를 복조할 수 있는 효과가 있다.

Claims (7)

  1. 시각 동기신호 복조 장치에 적용되는 시각 동기신호 복조 방법에 있어서,
    수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하는 제 1 단계;
    상기 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 제 2 단계;
    상기 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index) 값을 추출하여 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하는 제 3 단계; 및
    상기 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하는 제 4 단계
    를 포함하는 시각 동기신호 복조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계의 숏 코드 정합필터 방식은,
    아날로그 파형을 형성하기 위해 8 오버샘플링(oversampling)된 입력 신호의 동기를 맞추기 위하여 숏 코드(short code)를 이용한 역정합필터에서 지연을 주어 신호를 동기시키는 것을 특징으로 하는 시각 동기신호 복조 방법.
  3. 제 2 항에 있어서,
    상기 숏 코드를 이용한 역정합필터는,
    8 언더샘플링(undersampling)을 수행하기 위하여, 8개의 쉬프트 레지스터로 계산된 신호를 다음 탭(tab)으로 이동시키는 역할(delay)을 수행하는 것을 특징으로 하는 시각 동기신호 복조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소정의 비트는,
    3비트(bit)인 것을 특징으로 하는 시각 동기신호 복조 방법.
  5. 제 4 항에 있어서,
    상기 소정의 범위는,
    8 스팬(span)인 것을 특징으로 하는 시각 동기신호 복조 방법.
  6. 프로세서를 구비한 시각 동기신호 복조 장치에,
    수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하는 제 1 기능;
    상기 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하는 제 2 기능;
    상기 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index)값을 추출하여 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하는 제 3 기능; 및
    상기 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하는 제 4 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  7. 시각 동기신호 복조 장치에 있어서,
    수신기의 다운 컨버터(down converter)를 통해 입력되는 시각 및 주파수 데이터를 소정의 비트로 샘플링하기 위한 데이터 샘플링 수단;
    상기 데이터 샘플링 수단에서 샘플링된 신호를 숏 코드 정합필터 방식을 이용한 신호 검파를 수행하여, 동상(I) 및 직교(Q) 채널의 파일럿(pilot)과 데이터(data) 신호를 검출하기 위한 정합 필더링 수단;
    상기 정합 필더링 수단에서 검출된 I, Q 채널의 파일럿(pilot)과 데이터(data) 신호의 최대 에너지(maximum energy)와 인덱스(index) 값을 추출하기 위한 결정 수단;
    상기 결정 수단에서 추출된 최대 에너지(maximum energy)와 인덱스(index)에 락(lock)을 설정하기 위한 락 설정 수단; 및
    상기 락 설정 수단에서 락이 설정된 인덱스의 소정의 범위에서 최대 인덱스와 에너지를 갖는 신호를 복조하기 위한 수단
    을 포함하는 시각 동기신호 복조 장치.
KR1020010021444A 2001-04-20 2001-04-20 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법 KR100746460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010021444A KR100746460B1 (ko) 2001-04-20 2001-04-20 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010021444A KR100746460B1 (ko) 2001-04-20 2001-04-20 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20020086965A KR20020086965A (ko) 2002-11-21
KR100746460B1 true KR100746460B1 (ko) 2007-08-03

Family

ID=27701967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021444A KR100746460B1 (ko) 2001-04-20 2001-04-20 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100746460B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033400A1 (fr) * 1996-03-05 1997-09-12 Ntt Mobile Communications Network Inc. Procede de transmission de signaux, emetteur, recepteur, et procede de synchronisation de code a etalement de spectre pour systeme de communication mobile
KR19980033104A (ko) * 1996-10-23 1998-07-25 타카토리수나오 직접확산형 부호분할 다원접속 기지국간 비동기 셀룰러방식에있어서의 초기 동기방법 및 수신기
JP2000022590A (ja) * 1998-07-06 2000-01-21 Advantest Corp スペクトル拡散信号の同期獲得方法
KR20000022685A (ko) * 1998-09-07 2000-04-25 아끼구사 나오유끼 Ｃｄｍａ 수신기
JP2000252875A (ja) * 1999-03-01 2000-09-14 Matsushita Electric Ind Co Ltd 同期捕捉装置及び同期捕捉方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033400A1 (fr) * 1996-03-05 1997-09-12 Ntt Mobile Communications Network Inc. Procede de transmission de signaux, emetteur, recepteur, et procede de synchronisation de code a etalement de spectre pour systeme de communication mobile
KR19980033104A (ko) * 1996-10-23 1998-07-25 타카토리수나오 직접확산형 부호분할 다원접속 기지국간 비동기 셀룰러방식에있어서의 초기 동기방법 및 수신기
JP2000022590A (ja) * 1998-07-06 2000-01-21 Advantest Corp スペクトル拡散信号の同期獲得方法
KR20000022685A (ko) * 1998-09-07 2000-04-25 아끼구사 나오유끼 Ｃｄｍａ 수신기
JP2000252875A (ja) * 1999-03-01 2000-09-14 Matsushita Electric Ind Co Ltd 同期捕捉装置及び同期捕捉方法

Also Published As

Publication number Publication date
KR20020086965A (ko) 2002-11-21

Similar Documents

Publication Publication Date Title
US7623562B2 (en) Initial synchronization acquiring device and method for parallel processed DS-CDMA UWB system and DS-CDMA system's receiver using the same
JP2661534B2 (ja) スペクトラム拡散受信方法及び受信機
US7068715B2 (en) Ultra-wideband communications system and method using a delay hopped, continuous noise transmitted reference
CN110071738A (zh) 基于多伪码支路接收机的扩频信号解扩跟踪方法
CA2135730A1 (en) Ofdm synchronization demodulation circuit
CA2680519A1 (en) Digital broadcasting system and method of processing data
CN109088838B (zh) 一种高动态下直扩dpsk信号的伪码—多普勒快速捕获方法
EP0798903B1 (en) Synchronisation of the local oscillator and of the sampling clock in a multicarrier receiver
US8014483B2 (en) Method of acquiring initial synchronization in impulse wireless communication and receiver
JP3041171B2 (ja) Ｏｆｄｍ受信同期回路
JP3852533B2 (ja) 初期捕捉回路
EP1079579B1 (en) OFDM frame synchronisation
US7072428B2 (en) Method and apparatus for synchronization
US20080025431A1 (en) Transmitting apparatus and method, receiving apparatus and method
KR100390404B1 (ko) 차동 위상 편이 기반의 분산 표본 포착을 이용한 고속 셀탐색 방법 및 그를 위한 장치
JP2004150892A (ja) 時刻同期信号送信装置、時刻同期信号受信装置及び時刻同期信号搬送システム
KR100746460B1 (ko) 숏 코드 정합필터를 이용한 시각 동기신호 복조 장치 및 그 방법
JP2692434B2 (ja) スペクトル拡散復調装置
KR100946079B1 (ko) 타이밍 오프셋 회복 기능을 갖는 무선 수신 장치 및 이를이용한 타이밍 오프셋 회복 방법
US7251269B2 (en) Apparatus and method for fine synchronization when sampling spread-coded received signals
EP3905536A1 (en) Noise distribution shaping for cdma signals
JPH05344093A (ja) スペクトラム拡散通信用復調装置
JP2770965B2 (ja) スペクトラム拡散通信用受信装置
KR960000612B1 (ko) 직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로
JP4938769B2 (ja) 等間隔周波数拡散による多位置周波数操作信号の復調方法、該信号のための復調器、およびコンピュータで読み取り可能な媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee