KR960000612B1

KR960000612B1 - 직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로

Info

Publication number: KR960000612B1
Application number: KR1019930025955A
Authority: KR
Inventors: 정성헌
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1993-11-30
Filing date: 1993-11-30
Publication date: 1996-01-09
Also published as: KR950016116A

Abstract

내용 없음.

Description

직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로

제1도는 OQPSK직접 확산방식의 송신기.

제2도는 종래의 직접 대역 확산방식의 동기 추적회로도.

제3도는 본 발명에 따른 직접 대역 확산방식의 동기 추적회로도.

본 발명은 직접 대역 확산방식 수신기의 동기 추적회로에 관한 것으로, 특히 지연기를 이용한 동기 추적회로 및 방식에 관한 것이다.

직접 대역 확산방식(DS/SS) 수신기의 성능을 좌우하는 중요 기술 중의 하나는 동기를 찾고 이를 계속 추적하는 일이다. 이와 같은 동기 추적회로는 간단한 하드웨어 구조를 가지면서도 정확한 동기 추적을 하도록 구성되어야 한다.

제1도는 OQPSK(Offset Quadrature Phase Shift Keying)로 변조된 직접 대역 확산방식의 일반적 송신기 구성으로써, PN발생기(1)에서 나온 PN부호는 파일럿(p il ot)신호로서 국부발진기(f_IF)(5)에 동상(In-Phase)으로 제1믹서(7)에서 변조되고, 데이터단(2)의 데이터는 상기 PN발생기(1)에서 발생된 PN부호에 의해 제2믹서(3)에서 확산되며, 지연기(4)에서 n½Tc(1≤n≤PN-1)만큼 오프(offse)를 준 다음 국부발진기(f_IF)(5)의 출력으로부터 이상기(6)에서 90°위상 지연시킨 값과 제3믹서(8)에서 곱할 때 이상(Quadrature Phase)으로 변조된다. 상기 제1믹서(7)의 출력과 제3믹서( 8)의 출력을 덧셈기(9)에서 합해진 후 국부발진기(11)의 반송주파수를 제4믹서(10)에서 실어 안테나(12)로 전송된다.

이와 같이 전송된 신호는 수신기에서 수신하여 동기 검출 및 추적하여 원래 데이터로 복원한다. 제2도는 기존의 동기 검출 및 추적회로를 갖는 대역 확산방식의 수신기 구조이다.

안테나(13)에서 수신된 신호는 사용 주파수 대역 통과여파기(14)를 거친 후 반송주파수를 발생하는 국부발진기(f_IF)(16)에 의해 중간주파수로 떨어 뜨리고, 다시 대역통과필터(17)에서 통과 대역을 제한한 후 A/D변환기(18)에서 디지털 데이터로 변환한다. 그런 다음, PN발생기(38)에서 발생되는 (P,E,L : Punctual, Early, Late) PN부호에 의해 제1-3멀티플라이어(19),(20),(21)에서 각각 곱해진다. PN부호를 제1밀터플라이어(19)에서 곱해진 출력은 대역 통과여파기(22)와 자승기(23), 누산기(24)를 거쳐 문턱치로 발생회로(32)의 출력과 비교기(33)에서 비교되어진다. 상기 비교결과 신호는 동기검색기(35)에서 초기 동기를 검색하여 출력한다. 상기 초기 총기를 검색하는 동기검색회로(35)는 클럭 조정기(36)에서 조정신호를 보내고, 상기 클럭 조정기( 36)는 클럭발생기(37)를 조정함으로서 PN발생기(38)의 동기를 맞춰나간다. 한편, EPN부호와 LPN부호가 곱하여 처리되는 제2,3멀티플라이어(20 )과 (21)의 출력은 각각 대역통과여파기(25)(28), 자승기(26),(29), 누산기(27)(30 )을 거쳐 덧셈기(34)에서 더해진후 클럭 조정기(36)로 조정신호를 보내서 PN부호의 동기 유지를 하도록 한다. 그리고 데이터의 복조는 A/D변환기(18)의 출력과 PN발생기(38)의 L부호와 대역통과 여파기(22)의 출력을 뽑아 동기복조회로(31)를 거친 후 복원한다.

상기와 같은 수신기의 동기 추적회로(200)는 중간주파수에 대하여 대역폭이 좁은 대역통과필터(BPF)(22)(25)(28)을 필요로 한다. 그러나 이러한 조건을 충족하는 디지털 대역 통과여파기를 구현하려면 텝수가 매우 커지므로 구현하기가 어렵고, 구현되더라도 지연시간(delay time)이 문제가 된다. 또한 정확한 성능을 내는 자승기(23), (26),(29)도 구현하기기 용이하지 않다.

따라서, 본 발명의 목적은 대역 통과 여파기와 자승기를 사용하지 않고 간단히 지연기(delay 소자)와 곱셈기를 사용하여 종래 문제점을 개선한 동기 추적방식 및 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 직접 대역 확산방식의 동기추적 회로도로서, PN발생기 (62), 클럭발생기(61), 가산기(63), 클럭조정기(60), 곱셈기(45,46,47), 누산기( 54, 55,56)를 구비한 직접대역 확산수신기의 동기 추적회로에 있어서, 상기 곱셈기( 45,46,47)의 각 출력을 도시와 같이 입력하여 지연하는 지연기(48,49,50)와, 상기 지연기(48,49,50)의 출력과 상기 곱셈기(45,46,47)의 출력을 곱셈하여 상기 자기 상관함수를 구하여 상기 누산기(54,55,56)에 제공되어 상기 구한 상관함수에 따라 동기를 추적하는 곱셈기(51,52,53)로 구성되어 있다.

제3도는 제2도와 거의 유사한 구성으로 차이점은 제2도에서 대역통과필터(22 ,25,28)와 자승기(23,26,29)로 구성된 동기 검색회로(200)를 본 발명의 실시예인 제3도에서는 곱셈기(45,46,47)의 각 출력단으로부터 제1~3지연기(48,49,50)를 연결하고, 상기 곱셈기(45,46,47)의 각 출력과 상기 제1~3지연기(48,49,50)의 각 출력을 곱셈기(51,52,53)에서 곱하여 다음단의 누산기(54,55,56)에 제공토록 구성되어 있다.

따라서 본 발명의 구체적인 실시예를 제3도를 참조하여 상세히 설명하면, 제3도는 송신기에서 보낸 신호는 안테나(39)에서 수신되고 수신신호를 사용대역만 통과하도록 대역통과여파기(40)를 거치고, 상기 대역 통과여파기(40)의 출력을 국부발진기(4 2)의 반송주파수와 믹서(41)에서 믹싱하여 중간주파수로 떨어뜨린 후 다시 대역 통과여파기(43)에서 대역을 제한한 후에 A/D변환기(44)을 거쳐 디지털화한다. 상기 A/D변환기(44)에서 디지털화된 신호는 PN발생기(62)에서 생성되는 Punctu al, Early, Late PN부호와 곱셈기(45,46,47)에서 각각 곱해진다. 상기 곱셈기(45,4 6,47)의 출력신호는 지연기(48,49,50)에 의해 지연되고, 상기 지연기(48,49,50)에서 지연된 신호는 상기 지연되기 이전의 신호와 곱셈기(51,52,53)에서 곱해지는데, 상기 지연기(48,49,50)의 각 지연시간(D)는 다음과 같이 구해진다.

s=샘플수/1chip ………………………………………………………………(1)

D=d·Tc=d·s·Ts(1≤d≤PN-1) (2)

(Tc : Chip duration, Ts : 샘플링 시간)

상기 곱셈기(51)의 출력은 누산기(54)를 거쳐 비교기(58)에서 문턱치발생회로 (57)의 출력과 비교하여 동기검색기(59)에서 동기신호 유무를 판단한다. 상기 동기 검색기(59)에서 검출된 동기신호는 클럭조정기(60)에 입력되어 상기 가산기(63)의 출력을 조정신호로 작용한다. 상기 클럭조정기(60)는 클럭발생기(61)의 발생을 제어하여 PN발생기(62)의 PN부호(P,E,L) 생성을 조절한다.

한편, 상기 곱셈기(52,53)의 출력은 누산기(55,56)에서 각각 누산되어 가산기 (63)에서 차신호를 구하여 클럭조정기(60)의 제어신호로 사용토록 되어 있다. 따라서 상기 클럭조정기(60)는 클럭발생(61)를 제어하고, 상기 클럭발생기(61)는 PN부호의 동기를 유지하도록 클럭을 조절하며, 데이터는 동기복조기(64)에서 복조된다. 상기와 같이 지연기(48,49,50)을 이용한 동기 추적회로는 동기를 검색해 내고, 이를 계속적으로 추적·유지해 나가는 과정에서 필요한 자기 상관 함수를 구하게 되는데, 지연기(48 ,49,50)와 곱셈기(51,52,53)를 통해 자기 신호와 자기 신호를 지연한 신호를 곱하여 직접 구함으로서, 제2도 협대역 대역 통과필터(22,25,28) 및 자승기(23 ,26,29)와 같은 처리과정이 생략되어 시스템 구성을 간단하게 구성할 수 있다. 또한 이상(Quadrat ure Phase)쪽 신호를 자승하지 않고, 지연기(48,49,50)로 자기 상관 함수를 구하면, 대역이 확산된 채로 있기 때문에 DC성분이 적어 누산을 할 경우 0으로 수렴하게 된다. 따라서, PN부호만으로 되어있는 파일롯트 신호의 자기상관값만이 남게되어 이를 이용함으로써 동기 검색기능을 향상시키게 된다.

상술한 바와 같이 간단한 구성의 지연기와 곱셈기를 이용한 동기검색에 의해 동기 검색기능을 향상시키는 이점이 있다.

Claims

PN발생기(62), 클럭 발생기(61), 가산기(63), 클럭조정기(60), 곱셈기(45,4 6,47), 누산기(54,55,56)를 구비한 직접 대역확산수신기의 동기 추적회로에 있어서, 상기 곱셈기(45,46,47)의 출력을 지연하는 지연기(48,49,50)와, 상기 지연기(48,4 9,50)의 출력과 상기 곱셈기(45,46,47)의 출력을 곱셈하여 자기 상관함수를 구하여 상기 누산기(54,55,56)에 제공되어 상기 구한 상관함수에 따라 동기를 추적하는 곱셈기(51,52,53)로 구성됨을 특징으로 하는 직접 대역확산방식의 수신기에 있어서 동기추적회로.
직접 대역확산방식에 의한 수신기의 동기 추적방식에 있어서, 상기 수신데이터를 중간주파수로 다운한 후 디지털화하는 제1과정과, 상기 제1과정의 디지털화된 값을 현재(P), 이전(E), 이후(L)의 파이롯트신호의 상관값과 곱하여 지연하는 제2과정과, 상기 제2과정의 지연값과 이전 자기값을 곱하여 누산하는 제3과정과, 상기 제3과정의 값으로부터 차신호를 구하고 동기신호를 검출하여 상기 검출된 동기에 따라 상기 차신호로 클럭발생을 조정하여 동기를 계속 추적 유지하는 제4과정으로 이루어짐을 특징으로 하는 직접 대역확산방식의 수신기에 있어서 동기 추적방식.