JP3269959B2 - 相関フィルタ及びcdma受信装置 - Google Patents
相関フィルタ及びcdma受信装置Info
- Publication number
- JP3269959B2 JP3269959B2 JP523596A JP523596A JP3269959B2 JP 3269959 B2 JP3269959 B2 JP 3269959B2 JP 523596 A JP523596 A JP 523596A JP 523596 A JP523596 A JP 523596A JP 3269959 B2 JP3269959 B2 JP 3269959B2
- Authority
- JP
- Japan
- Prior art keywords
- weighting
- delay
- signal
- correlation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Description
【0001】
【発明の属する技術分野】本発明は、スペクトラム拡散
通信を用いた符号分割多重通信(CDMA)用の受信装
置に用いられる相関フィルタ及びCDMA受信装置に係
り、特に、消費電力の改善を図った相関フィルタ及びC
DMA受信装置に関する。
通信を用いた符号分割多重通信(CDMA)用の受信装
置に用いられる相関フィルタ及びCDMA受信装置に係
り、特に、消費電力の改善を図った相関フィルタ及びC
DMA受信装置に関する。
【0002】
【従来の技術】スペクトラム拡散通信を用いた符号分割
多重通信(CDMA)方式は、周波数分割多重(FDM
A)や時分割多重(TDMA)に比較して、スペクトラ
ム利用率が大きく向上する等の理由から、近年様々な実
用化技術が提案されている。
多重通信(CDMA)方式は、周波数分割多重(FDM
A)や時分割多重(TDMA)に比較して、スペクトラ
ム利用率が大きく向上する等の理由から、近年様々な実
用化技術が提案されている。
【0003】ところで、このCDMAにおける通信装
置、特に、受信装置においては、受信信号に対する逆拡
散処理のために、相関フィルタが用いられることがあ
る。例えば、図7には、従来の受信装置の概略構成が示
されているが、この受信装置は、受信信号に対して相関
フィルタ20により相関処理を施し、所定条件の相関が
得られた相関出力信号に対して、復号回路21により復
号処理を施すことで、復号された受信信号が得られるよ
うになっている。
置、特に、受信装置においては、受信信号に対する逆拡
散処理のために、相関フィルタが用いられることがあ
る。例えば、図7には、従来の受信装置の概略構成が示
されているが、この受信装置は、受信信号に対して相関
フィルタ20により相関処理を施し、所定条件の相関が
得られた相関出力信号に対して、復号回路21により復
号処理を施すことで、復号された受信信号が得られるよ
うになっている。
【0004】従来、この種の相関フィルタによる処理方
法には、中間周波数帯においてSAWデバイスを用いて
構成されたものを用いて相関処理を施す方法と、直交検
波後におけるベースバンド信号を処理するようにした相
関フィルタを用いる方法とがある。
法には、中間周波数帯においてSAWデバイスを用いて
構成されたものを用いて相関処理を施す方法と、直交検
波後におけるベースバンド信号を処理するようにした相
関フィルタを用いる方法とがある。
【0005】ここで、直交検波後におけるベースバンド
信号を処理するようにした相関フィルタについて説明す
る。図6には、この種の相関フィルタの概略構成が示さ
れており、この図を参照しつつ、その構成を説明する
と、この相関フィルタは、遅延回路22と、重み付け合
成回路23とを具備してなるものである。このような相
関フィルタは、例えば、図7に示されたように、復号回
路21の前段に設けられて、ベースバンド信号に対する
相関が得られるようになっているものである。
信号を処理するようにした相関フィルタについて説明す
る。図6には、この種の相関フィルタの概略構成が示さ
れており、この図を参照しつつ、その構成を説明する
と、この相関フィルタは、遅延回路22と、重み付け合
成回路23とを具備してなるものである。このような相
関フィルタは、例えば、図7に示されたように、復号回
路21の前段に設けられて、ベースバンド信号に対する
相関が得られるようになっているものである。
【0006】図6における遅延回路22は、入力信号に
対して遅延を施した信号を得るためのもので、入力信号
がディジタル信号の場合には、例えば、シフトレジスタ
により構成されるもので、入力信号がアナログ信号の場
合には、遅延線やアナログシフトレジスタにより構成さ
れるものである。
対して遅延を施した信号を得るためのもので、入力信号
がディジタル信号の場合には、例えば、シフトレジスタ
により構成されるもので、入力信号がアナログ信号の場
合には、遅延線やアナログシフトレジスタにより構成さ
れるものである。
【0007】アナログシフトレジスタの例としては、例
えば、図9に示されたように、同一構成を有する複数の
サンプルホールド回路24を縦列接続し、各サンプルホ
ールド回路24から、それぞれ遅延出力を得るように構
成されたものが公知・周知となっている。
えば、図9に示されたように、同一構成を有する複数の
サンプルホールド回路24を縦列接続し、各サンプルホ
ールド回路24から、それぞれ遅延出力を得るように構
成されたものが公知・周知となっている。
【0008】サンプルホールド回路24の構成例として
は、例えば、図10に示されたように、クロック(C
K)に同期して開閉するスイッチ25a,25bと、こ
のスイッチ25a,25bを介して縦続接続されるバッ
ファ回路26a〜26cと、バッファ回路26b,26
cの各入力端に接続されたコンデンサ27a,27bと
を具備してなるものが公知・周知となっている。
は、例えば、図10に示されたように、クロック(C
K)に同期して開閉するスイッチ25a,25bと、こ
のスイッチ25a,25bを介して縦続接続されるバッ
ファ回路26a〜26cと、バッファ回路26b,26
cの各入力端に接続されたコンデンサ27a,27bと
を具備してなるものが公知・周知となっている。
【0009】かかる構成のサンプルホールド回路の動作
を、図11に示されたタイミング図を参照しつつ簡単に
説明すると、まず、スイッチ25a,25bは、クロッ
クのLow レベルからHighレベルへの立ち上がりにおいて
閉じた状態となり、HighレベルからLow レベルへの立ち
下がりにおいて、開いた状態となるものである。
を、図11に示されたタイミング図を参照しつつ簡単に
説明すると、まず、スイッチ25a,25bは、クロッ
クのLow レベルからHighレベルへの立ち上がりにおいて
閉じた状態となり、HighレベルからLow レベルへの立ち
下がりにおいて、開いた状態となるものである。
【0010】バッファ回路26aに入力される信号Sin
が、図11(b)に示されたように、時間の経過と共
に、その信号レベルの暫増と暫減とを繰り返すようなも
のである場合、バッファ回路26bの出力点(図11に
おいてA点)には、いわゆる積分出力が得られる結果、
その信号変化は図11(c)に示されたようになる。
が、図11(b)に示されたように、時間の経過と共
に、その信号レベルの暫増と暫減とを繰り返すようなも
のである場合、バッファ回路26bの出力点(図11に
おいてA点)には、いわゆる積分出力が得られる結果、
その信号変化は図11(c)に示されたようになる。
【0011】そして、バッファ回路26bの出力信号
は、スイッチ25bによりスイッチングされて、コンデ
ンサ27bに蓄積され、バッファ回路26cを介して出
力される結果、その出力信号Soutは、図11(d)に示
されたような階段状のサンプリング信号となる。
は、スイッチ25bによりスイッチングされて、コンデ
ンサ27bに蓄積され、バッファ回路26cを介して出
力される結果、その出力信号Soutは、図11(d)に示
されたような階段状のサンプリング信号となる。
【0012】なお、バッファ回路26a〜26cのより
具体構成例としては、例えば、図12に示されたような
演算増幅器28を用いて構成されるいわゆるボルテージ
フォロア回路を用いたものが公知・周知となっている。
さらには、バッファ回路26a〜26cのより具体構成
例としては、例えば、図13に示されたように、演算増
幅器28の反転入力端子にインピーダンス素子29aを
介して信号入力を行うようにすると共に、反転入力端子
と出力端子との間に帰還用のインピーダンス素子29b
を接続して、いわゆる反転増幅回路を構成したものも公
知・周知となっている。
具体構成例としては、例えば、図12に示されたような
演算増幅器28を用いて構成されるいわゆるボルテージ
フォロア回路を用いたものが公知・周知となっている。
さらには、バッファ回路26a〜26cのより具体構成
例としては、例えば、図13に示されたように、演算増
幅器28の反転入力端子にインピーダンス素子29aを
介して信号入力を行うようにすると共に、反転入力端子
と出力端子との間に帰還用のインピーダンス素子29b
を接続して、いわゆる反転増幅回路を構成したものも公
知・周知となっている。
【0013】また、重み付け合成回路23(図6参照)
の構成例としては、例えば、図14に示されたように、
遅延回路22(図6参照)からのタップ出力TP1 〜TPn
に対応して設けられ、タップ出力TP1 〜TPn と重み付け
係数W1 〜Wn との乗算を行う複数の重み付け回路30
と、各重み付け回路30からの出力信号を合成して出力
する合成回路31とを具備してなるものが公知・周知と
なっている。
の構成例としては、例えば、図14に示されたように、
遅延回路22(図6参照)からのタップ出力TP1 〜TPn
に対応して設けられ、タップ出力TP1 〜TPn と重み付け
係数W1 〜Wn との乗算を行う複数の重み付け回路30
と、各重み付け回路30からの出力信号を合成して出力
する合成回路31とを具備してなるものが公知・周知と
なっている。
【0014】ここで、重み付け回路23は、より具体的
には、ディジタル信号を用いる場合には、いわゆるディ
ジタル乗算器が好適であり、アナログ信号を用いる場合
には、例えば、図15に示されたような演算増幅器28
を中心にして構成されるものが好適なものとして公知・
周知となっている。
には、ディジタル信号を用いる場合には、いわゆるディ
ジタル乗算器が好適であり、アナログ信号を用いる場合
には、例えば、図15に示されたような演算増幅器28
を中心にして構成されるものが好適なものとして公知・
周知となっている。
【0015】すなわち、図15に示された重み付け回路
の構成例は、2進数で表現される重み付け係数のビット
数に対応して設けられた複数のインピーダンス素子32
aと、同様に重み付け係数を表す2進数のビット数に対
応して設けられた複数のスイッチ33とが、入力端子と
演算増幅器28の反転入力端子との間において、それぞ
れ直列に接続されると共に、インピーダンス素子32a
とスイッチ33との複数の直列回路部分が、互いに並列
接続となるように設けられている。
の構成例は、2進数で表現される重み付け係数のビット
数に対応して設けられた複数のインピーダンス素子32
aと、同様に重み付け係数を表す2進数のビット数に対
応して設けられた複数のスイッチ33とが、入力端子と
演算増幅器28の反転入力端子との間において、それぞ
れ直列に接続されると共に、インピーダンス素子32a
とスイッチ33との複数の直列回路部分が、互いに並列
接続となるように設けられている。
【0016】さらに、演算増幅器28の非反転入力端子
は、アースに接続される一方、反転入力端子と出力端子
との間には、帰還用のインピーダンス素子32bが接続
されて、反転増幅が行われるような構成となっているも
のである。上記構成において、複数のスイッチ33のオ
ン・オフは、重み付け係数の2進数表示に対応するよう
に設定されるもので、例えば、図15において紙面の最
も上部に位置するスイッチ33が、重み付け係数を2進
数表示した場合の最上位ビットに対応するものとする
と、各インピーダンス素子32aの値は、最上位ビット
に位置するスイッチ33に接続されるものから順に、大
きくなるように設定されている。換言すれば、最上位ビ
ットに位置するスイッチ33に接続されたインピーダン
ス素子32aの値が、最小となるように設定されてい
る。
は、アースに接続される一方、反転入力端子と出力端子
との間には、帰還用のインピーダンス素子32bが接続
されて、反転増幅が行われるような構成となっているも
のである。上記構成において、複数のスイッチ33のオ
ン・オフは、重み付け係数の2進数表示に対応するよう
に設定されるもので、例えば、図15において紙面の最
も上部に位置するスイッチ33が、重み付け係数を2進
数表示した場合の最上位ビットに対応するものとする
と、各インピーダンス素子32aの値は、最上位ビット
に位置するスイッチ33に接続されるものから順に、大
きくなるように設定されている。換言すれば、最上位ビ
ットに位置するスイッチ33に接続されたインピーダン
ス素子32aの値が、最小となるように設定されてい
る。
【0017】そして、重み付け係数に応じた各スイッチ
33のオン・オフにより、演算増幅器28の反転入力端
子におけるインピーダンスの値が変化するようになって
いる。ここで、回路全体の利得Gは、インピーダンス素
子32a及び帰還用のインピーダンス素子32bとして
コンデンサを用いた場合には、下記するようなものとな
る。 G= Ci/Cf
33のオン・オフにより、演算増幅器28の反転入力端
子におけるインピーダンスの値が変化するようになって
いる。ここで、回路全体の利得Gは、インピーダンス素
子32a及び帰還用のインピーダンス素子32bとして
コンデンサを用いた場合には、下記するようなものとな
る。 G= Ci/Cf
【0018】但し、Ci (i= 1〜n)は、各インピーダン
ス素子32aとしてのコンデンサの容量であり、Cf
は、帰還用のインピーダンス素子32bとしてのコンデ
ンサの容量である。結局、入力信号TPinは、各スイッ
チ33のオン・オフに応じたインピーダンス素子32a
の和を重み付けされ、増幅の後、重み付け出力信号Eou
t として出力されるようになっている。
ス素子32aとしてのコンデンサの容量であり、Cf
は、帰還用のインピーダンス素子32bとしてのコンデ
ンサの容量である。結局、入力信号TPinは、各スイッ
チ33のオン・オフに応じたインピーダンス素子32a
の和を重み付けされ、増幅の後、重み付け出力信号Eou
t として出力されるようになっている。
【0019】また、合成回路31(図14参照)のより
具体例としては、ディジタル信号を用いる場合には、い
わゆるディジタル加算器が好適であり、アナログ信号を
用いる場合には、例えば、図16に示されたような公知
・周知のアナログ加算回路が好適である。この図16の
アナログ加算回路は、演算増幅器28を用いて構成され
た反転増幅器を基本としてなるもので、演算増幅器28
の反転入力端子に複数のインピーダンス素子34を介し
て複数の信号Sin1〜Sinnが入力されることで、各入力
信号を加算し、かつ、その反転したものに相当する出力
信号Sout が得られるようになっているものである。
具体例としては、ディジタル信号を用いる場合には、い
わゆるディジタル加算器が好適であり、アナログ信号を
用いる場合には、例えば、図16に示されたような公知
・周知のアナログ加算回路が好適である。この図16の
アナログ加算回路は、演算増幅器28を用いて構成され
た反転増幅器を基本としてなるもので、演算増幅器28
の反転入力端子に複数のインピーダンス素子34を介し
て複数の信号Sin1〜Sinnが入力されることで、各入力
信号を加算し、かつ、その反転したものに相当する出力
信号Sout が得られるようになっているものである。
【0020】
【発明が解決しようとする課題】上述のような構成を有
する相関フィルタ20(図7参照)には、受信信号が常
時入力され、受信信号が所定の相関を有するものである
場合に、図8に示されたように、出力レベルが大きく、
出力時間幅の小さな、いわゆるインパルス信号に近い相
関出力信号(図8において符号イ、ロ参照)が出力され
るようになっている。なお、理論的には、相関出力信号
は、図8において、符号イ、ロで示されたように所定の
位置で一つであるが、実際には、相関ピークの分散が生
ずるために、その近傍に本来の相関出力信号よりもその
レベルの小さな信号が出現することになる(図8参
照)。
する相関フィルタ20(図7参照)には、受信信号が常
時入力され、受信信号が所定の相関を有するものである
場合に、図8に示されたように、出力レベルが大きく、
出力時間幅の小さな、いわゆるインパルス信号に近い相
関出力信号(図8において符号イ、ロ参照)が出力され
るようになっている。なお、理論的には、相関出力信号
は、図8において、符号イ、ロで示されたように所定の
位置で一つであるが、実際には、相関ピークの分散が生
ずるために、その近傍に本来の相関出力信号よりもその
レベルの小さな信号が出現することになる(図8参
照)。
【0021】そして、このようにして得られた相関出力
信号が復号回路21(図7参照)において、復号されて
所望の受信信号が得られるようになっている。ところ
で、復号回路21(図7参照)において復号に必要な信
号は、図8の例で言えば、いわゆる相関ピークの得られ
た符号イ,ロの部分だけであり、その他の部分は、本来
不必要なものである。
信号が復号回路21(図7参照)において、復号されて
所望の受信信号が得られるようになっている。ところ
で、復号回路21(図7参照)において復号に必要な信
号は、図8の例で言えば、いわゆる相関ピークの得られ
た符号イ,ロの部分だけであり、その他の部分は、本来
不必要なものである。
【0022】相関フィルタが常に動作状態に置かれなけ
ればならないのは、初期同期引き込み時や、干渉レベル
測定時等の特別な場合に限定されるのが殆どである。し
かしながら、従来の相関フィルタ及び復号回路共に、常
時動作状態とされていたために、無駄な電力消費を生じ
ていたという問題点があった。
ればならないのは、初期同期引き込み時や、干渉レベル
測定時等の特別な場合に限定されるのが殆どである。し
かしながら、従来の相関フィルタ及び復号回路共に、常
時動作状態とされていたために、無駄な電力消費を生じ
ていたという問題点があった。
【0023】特に、相関フィルタは、直交検波後におけ
るベースバンド信号を処理するようなものにおいては、
上述したように比較的多数の回路部品を用いるため、消
費電力も他の回路に比して大きく、特に、電池を電源と
する携帯無線機においては、無視できない大きさであ
り、携帯無線機において実際には、このような相関フィ
ルタの使用が不可能であった。
るベースバンド信号を処理するようなものにおいては、
上述したように比較的多数の回路部品を用いるため、消
費電力も他の回路に比して大きく、特に、電池を電源と
する携帯無線機においては、無視できない大きさであ
り、携帯無線機において実際には、このような相関フィ
ルタの使用が不可能であった。
【0024】一方、先に述べたようなSAWデバイスを
用いた相関フィルタは、TV用SAWフィルタや他の半
導体デバイスに比較して、その素子面積が遥かに大きく
なる傾向にあり、小型化が容易でないため、特に、近年
種々の実用化装置が提案されているCDMA方式を用い
た携帯無線機には、不向きであるという問題点があっ
た。
用いた相関フィルタは、TV用SAWフィルタや他の半
導体デバイスに比較して、その素子面積が遥かに大きく
なる傾向にあり、小型化が容易でないため、特に、近年
種々の実用化装置が提案されているCDMA方式を用い
た携帯無線機には、不向きであるという問題点があっ
た。
【0025】本発明は上記実情に鑑みて為されたもの
で、CDMA方式による携帯無線機において使用可能
な、消費電力を低減した相関フィルタ及びCDMA受信
装置を提供することを目的とする。
で、CDMA方式による携帯無線機において使用可能
な、消費電力を低減した相関フィルタ及びCDMA受信
装置を提供することを目的とする。
【0026】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、受信装置に用いら
れ、受信信号を入力信号として遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記重み付け合成手段から受信時における受信
信号の入力信号に対して相関の得られた出力信号が出力
されない時は、前記重み付け合成手段への電源供給を停
止して前記重み付け合成手段の演算を停止させる動作制
御手段を設けたことを特徴としており、重み付け合成手
段によりいわゆる相関ピークのある出力信号が得られる
のは、比較的短い時間であって、相関フィルタの後段に
接続される復号回路において必要な信号は、この相関の
ある信号のみであることに鑑みてなされたもので、動作
制御手段は、重み付け合成手段により相関のある信号が
得られない時には、重み付け合成手段への電源供給を停
止して重み付け合成手段における演算動作を停止させ、
消費電力を低減できる。
決するための請求項1記載の発明は、受信装置に用いら
れ、受信信号を入力信号として遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記重み付け合成手段から受信時における受信
信号の入力信号に対して相関の得られた出力信号が出力
されない時は、前記重み付け合成手段への電源供給を停
止して前記重み付け合成手段の演算を停止させる動作制
御手段を設けたことを特徴としており、重み付け合成手
段によりいわゆる相関ピークのある出力信号が得られる
のは、比較的短い時間であって、相関フィルタの後段に
接続される復号回路において必要な信号は、この相関の
ある信号のみであることに鑑みてなされたもので、動作
制御手段は、重み付け合成手段により相関のある信号が
得られない時には、重み付け合成手段への電源供給を停
止して重み付け合成手段における演算動作を停止させ、
消費電力を低減できる。
【0027】
【0028】上記従来例の問題点を解決するための請求
項2記載の発明は、入力信号に遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記遅延手段の各出力信号を重み付け合成手段
から相関の得られた出力信号が出力される間、前記重み
付け合成手段へ入力する一方、他の区間においては、前
記遅延手段の各出力信号に代わって所定値を、前記重み
付け合成手段へ出力する切替手段を設けたことを特徴と
しており、重み付け合成手段によりいわゆる相関ピーク
のある出力信号が得られるのは、比較的短い時間であっ
て、相関フィルタの後段に接続される復号回路において
必要な信号は、この相関のある信号のみであることに鑑
みてなされたもので、切替手段が所定値を重み付け合成
手段に出力する間、重み付け合成手段からの出力信号
は、相関のないものとなり、そのため、この重み付け合
成手段における演算処理に要する消費電力は、相関の得
られる場合に比して減少するので、消費電力を低減でき
る。
項2記載の発明は、入力信号に遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記遅延手段の各出力信号を重み付け合成手段
から相関の得られた出力信号が出力される間、前記重み
付け合成手段へ入力する一方、他の区間においては、前
記遅延手段の各出力信号に代わって所定値を、前記重み
付け合成手段へ出力する切替手段を設けたことを特徴と
しており、重み付け合成手段によりいわゆる相関ピーク
のある出力信号が得られるのは、比較的短い時間であっ
て、相関フィルタの後段に接続される復号回路において
必要な信号は、この相関のある信号のみであることに鑑
みてなされたもので、切替手段が所定値を重み付け合成
手段に出力する間、重み付け合成手段からの出力信号
は、相関のないものとなり、そのため、この重み付け合
成手段における演算処理に要する消費電力は、相関の得
られる場合に比して減少するので、消費電力を低減でき
る。
【0029】上記従来例の問題点を解決するための請求
項3記載の発明は、入力信号に遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記重み付け合成手段から相関の得られた出力
信号が出力される間、外部から入力される重み付け係数
を前記重み付け合成手段へ入力する一方、他の区間にお
いては、外部から入力される重み付け係数に代わって所
定値を前記重み付け合成手段へ出力する切替手段を設け
たことを特徴としており、重み付け合成手段によりいわ
ゆる相関ピークのある出力信号が得られるのは、比較的
短い時間であって、相関フィルタの後段に接続される復
号回路において必要な信号は、この相関のある信号のみ
であることに鑑みてなされたもので、切替手段が所定
値、例えば、零を重み付け合成手段に出力する間、重み
付け合成手段からの出力信号は、相関のないものとな
り、そのため、この重み付け合成手段における演算処理
に要する消費電力は、相関の得られる場合に比して減少
するので、消費電力を低減できる。
項3記載の発明は、入力信号に遅延処理を施し、遅延時
間の異なる複数の遅延信号を出力する遅延手段と、前記
遅延手段からの複数の遅延信号の各々に、所定の重み付
けを行い、この重み付けがなされた各遅延信号の合成を
行う重み付け合成手段とを具備してなる相関フィルタに
おいて、前記重み付け合成手段から相関の得られた出力
信号が出力される間、外部から入力される重み付け係数
を前記重み付け合成手段へ入力する一方、他の区間にお
いては、外部から入力される重み付け係数に代わって所
定値を前記重み付け合成手段へ出力する切替手段を設け
たことを特徴としており、重み付け合成手段によりいわ
ゆる相関ピークのある出力信号が得られるのは、比較的
短い時間であって、相関フィルタの後段に接続される復
号回路において必要な信号は、この相関のある信号のみ
であることに鑑みてなされたもので、切替手段が所定
値、例えば、零を重み付け合成手段に出力する間、重み
付け合成手段からの出力信号は、相関のないものとな
り、そのため、この重み付け合成手段における演算処理
に要する消費電力は、相関の得られる場合に比して減少
するので、消費電力を低減できる。
【0030】上記従来例の問題点を解決するための請求
項4記載の発明は、CDMA受信装置において、請求項
1記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの動作制御手段により、前記
重み付け合成手段が動作すると同一タイミングで動作す
るよう制御される復号手段であることを特徴としてお
り、重み付け合成手段によりいわゆる相関ピークのある
出力信号が得られるのは、比較的短い時間であって、相
関フィルタの後段に接続される復号回路において必要な
信号は、この相関のある信号のみであることに鑑みてな
されたもので、復号手段は、請求項1記載の相関フィル
タの動作制御手段により、重み付け合成手段が動作する
と同一タイミングで動作するよう制御されるものである
ので、重み付け合成手段と共に消費電力を低減できる。
項4記載の発明は、CDMA受信装置において、請求項
1記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの動作制御手段により、前記
重み付け合成手段が動作すると同一タイミングで動作す
るよう制御される復号手段であることを特徴としてお
り、重み付け合成手段によりいわゆる相関ピークのある
出力信号が得られるのは、比較的短い時間であって、相
関フィルタの後段に接続される復号回路において必要な
信号は、この相関のある信号のみであることに鑑みてな
されたもので、復号手段は、請求項1記載の相関フィル
タの動作制御手段により、重み付け合成手段が動作する
と同一タイミングで動作するよう制御されるものである
ので、重み付け合成手段と共に消費電力を低減できる。
【0031】
【0032】上記従来例の問題点を解決するための請求
項5記載の発明は、CDMA受信装置において、請求項
2記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの切替手段において発生され
る制御信号に基づいて、前記重み付け合成手段が動作す
ると同一タイミングで動作するよう制御される復号手段
であることを特徴としており、重み付け合成手段により
いわゆる相関ピークのある出力信号が得られるのは、比
較的短い時間であって、相関フィルタの後段に接続され
る復号回路において必要な信号は、この相関のある信号
のみであることに鑑みてなされたもので、復号手段は、
請求項2記載の相関フィルタの切替手段により、重み付
け合成手段が動作すると同一タイミングで動作するよう
制御されるものであるので、重み付け合成手段と共に消
費電力を低減できる。
項5記載の発明は、CDMA受信装置において、請求項
2記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの切替手段において発生され
る制御信号に基づいて、前記重み付け合成手段が動作す
ると同一タイミングで動作するよう制御される復号手段
であることを特徴としており、重み付け合成手段により
いわゆる相関ピークのある出力信号が得られるのは、比
較的短い時間であって、相関フィルタの後段に接続され
る復号回路において必要な信号は、この相関のある信号
のみであることに鑑みてなされたもので、復号手段は、
請求項2記載の相関フィルタの切替手段により、重み付
け合成手段が動作すると同一タイミングで動作するよう
制御されるものであるので、重み付け合成手段と共に消
費電力を低減できる。
【0033】上記従来例の問題点を解決するための請求
項6記載の発明は、CDMA受信装置において、請求項
3記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの切替手段において発生され
る制御信号に基づいて、前記重み付け合成手段が動作す
ると同一タイミングで動作するよう制御される復号手段
であることを特徴としており、重み付け合成手段により
いわゆる相関ピークのある出力信号が得られるのは、比
較的短い時間であって、相関フィルタの後段に接続され
る復号回路において必要な信号は、この相関のある信号
のみであることに鑑みてなされたもので、復号手段は、
請求項3記載の相関フィルタの切替手段により、重み付
け合成手段が動作すると同一タイミングで動作するよう
制御されるものであるので、重み付け合成手段と共に消
費電力を低減できる。
項6記載の発明は、CDMA受信装置において、請求項
3記載の相関フィルタと、前記相関フィルタの出力信号
から受信データを再生する復号手段とを有し、前記復号
手段が、前記相関フィルタの切替手段において発生され
る制御信号に基づいて、前記重み付け合成手段が動作す
ると同一タイミングで動作するよう制御される復号手段
であることを特徴としており、重み付け合成手段により
いわゆる相関ピークのある出力信号が得られるのは、比
較的短い時間であって、相関フィルタの後段に接続され
る復号回路において必要な信号は、この相関のある信号
のみであることに鑑みてなされたもので、復号手段は、
請求項3記載の相関フィルタの切替手段により、重み付
け合成手段が動作すると同一タイミングで動作するよう
制御されるものであるので、重み付け合成手段と共に消
費電力を低減できる。
【0034】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1〜図6を参照しつつ説明する。尚、以下に説明
する部材、配置等は本発明を限定するものではなく、本
発明の趣旨の範囲内で種々改変することができるもので
ある。
て、図1〜図6を参照しつつ説明する。尚、以下に説明
する部材、配置等は本発明を限定するものではなく、本
発明の趣旨の範囲内で種々改変することができるもので
ある。
【0035】まず、本発明の実施の形態に係る相関フィ
ルタの第1の例について、図1を参照しつつ説明する。
この相関フィルタは、図1に示されたように、遅延回路
1と、重み付け合成回路2と、タイミング制御回路3
と、スイッチ素子4とを具備してなるもので、遅延回路
1及び重み付け合成回路2は、基本的に従来の相関フィ
ルタを構成するものと変わるところはないものである。
ルタの第1の例について、図1を参照しつつ説明する。
この相関フィルタは、図1に示されたように、遅延回路
1と、重み付け合成回路2と、タイミング制御回路3
と、スイッチ素子4とを具備してなるもので、遅延回路
1及び重み付け合成回路2は、基本的に従来の相関フィ
ルタを構成するものと変わるところはないものである。
【0036】タイミング制御回路3は、重み付け合成回
路2から得られる相関出力信号を基に、スイッチ素子4
の動作を制御するもので、スイッチ素子4は、このタイ
ミング制御回路3からの制御信号により、所定の時間間
隔において、閉じた状態となり、電源5から重み付け合
成回路2へ電源電圧が供給されるようにするためのもの
である。
路2から得られる相関出力信号を基に、スイッチ素子4
の動作を制御するもので、スイッチ素子4は、このタイ
ミング制御回路3からの制御信号により、所定の時間間
隔において、閉じた状態となり、電源5から重み付け合
成回路2へ電源電圧が供給されるようにするためのもの
である。
【0037】すなわち、上記構成において、遅延回路1
に入力された信号は、遅延処理が施され、遅延時間の異
なる複数のタップ出力信号TP1 〜TPn とし出力され
て、重み付け合成回路2に入力される点は、従来と全く
同様である。
に入力された信号は、遅延処理が施され、遅延時間の異
なる複数のタップ出力信号TP1 〜TPn とし出力され
て、重み付け合成回路2に入力される点は、従来と全く
同様である。
【0038】また、重み付け合成回路2は、電源供給が
従来と同様に常時行われるものとすれば、遅延回路1か
ら入力された複数のタップ出力信号TP1 〜TPn につ
いて、図5(b)に示されたように相関出力信号を得る
ものである点についても、従来と全く同様である。
従来と同様に常時行われるものとすれば、遅延回路1か
ら入力された複数のタップ出力信号TP1 〜TPn につ
いて、図5(b)に示されたように相関出力信号を得る
ものである点についても、従来と全く同様である。
【0039】一方、この発明の実施の形態において、タ
イミング制御回路3は、重み付け合成回路2からの出力
信号に基づいて、特に、いわゆる相関ピークが集中して
得られる区間にHighレベルとなるような、すなわち、例
えば図5(a)に示されたようないわゆる制御信号を出
力するようになっているものである。
イミング制御回路3は、重み付け合成回路2からの出力
信号に基づいて、特に、いわゆる相関ピークが集中して
得られる区間にHighレベルとなるような、すなわち、例
えば図5(a)に示されたようないわゆる制御信号を出
力するようになっているものである。
【0040】そして、スイッチ素子4は、重み付け合成
回路2の図示されない電源部と、この相関フィルタ全体
の電源5との間に直列接続されたており、タイミング制
御回路3からの制御信号(図5(a)参照)がHighレベ
ル状態の間のみ、閉じた状態となるので、重み付け合成
回路2は、この間のみ電源供給を受けて動作するように
なっている。
回路2の図示されない電源部と、この相関フィルタ全体
の電源5との間に直列接続されたており、タイミング制
御回路3からの制御信号(図5(a)参照)がHighレベ
ル状態の間のみ、閉じた状態となるので、重み付け合成
回路2は、この間のみ電源供給を受けて動作するように
なっている。
【0041】尚、上述のような制御信号を出力するタイ
ミングは、予め定まっている訳ではないため、タイミン
グ制御回路3からは、例えば、所定時間間隔でスイッチ
素子4を閉じた状態にする制御信号が出力され、重み付
け合成回路2を動作状態として、その出力信号を得て、
その変化から相関ピークが出現し始める時期か否かが判
断されて、上述したように図5(a)に示されたような
制御信号が出力されるようになっている。
ミングは、予め定まっている訳ではないため、タイミン
グ制御回路3からは、例えば、所定時間間隔でスイッチ
素子4を閉じた状態にする制御信号が出力され、重み付
け合成回路2を動作状態として、その出力信号を得て、
その変化から相関ピークが出現し始める時期か否かが判
断されて、上述したように図5(a)に示されたような
制御信号が出力されるようになっている。
【0042】したがって、制御信号によりスイッチ素子
4が閉じた状態とされる以外の時間においては、重み付
け合成回路2における電力消費は生じないこととなり、
省電力が達成されることとなるものである(図5(c)
参照)。
4が閉じた状態とされる以外の時間においては、重み付
け合成回路2における電力消費は生じないこととなり、
省電力が達成されることとなるものである(図5(c)
参照)。
【0043】例えば、スイッチ素子4のオン・オフの時
間の比が1:9、このオン・オフによる重み付け合成回
路2及び他の回路を含めた回路全体の電力消費の比を1
0:1とした場合、その平均電力は、下記する数式によ
り算出される割合となる。 (10×1+9×1)/10×10=0.19
間の比が1:9、このオン・オフによる重み付け合成回
路2及び他の回路を含めた回路全体の電力消費の比を1
0:1とした場合、その平均電力は、下記する数式によ
り算出される割合となる。 (10×1+9×1)/10×10=0.19
【0044】すなわち、上記値は、常時電力消費が生ず
る従来の場合の19%に抑えられることを意味する。な
お、図5(d)には、平均電力(図5(d)の一点鎖線
部分)と、重み付け合成回路2から相関のとれた相関出
力信号が出力され、図示されない復号回路において復号
される際における消費電力(図5(d)の実線部分)と
の時間に対する変化が模式的に示されている。
る従来の場合の19%に抑えられることを意味する。な
お、図5(d)には、平均電力(図5(d)の一点鎖線
部分)と、重み付け合成回路2から相関のとれた相関出
力信号が出力され、図示されない復号回路において復号
される際における消費電力(図5(d)の実線部分)と
の時間に対する変化が模式的に示されている。
【0045】上述の第1の例においては、遅延回路1に
より、請求項1及び2記載の遅延手段が、重み付け合成
回路2により請求項1及び2記載の重み付け合成手段
が、タイミング制御回路3及びスイッチ素子4により、
請求項1及び2記載の動作制御手段が、それぞれ実現さ
れるようになっている。
より、請求項1及び2記載の遅延手段が、重み付け合成
回路2により請求項1及び2記載の重み付け合成手段
が、タイミング制御回路3及びスイッチ素子4により、
請求項1及び2記載の動作制御手段が、それぞれ実現さ
れるようになっている。
【0046】次に、図2を参照しつつ、相関フィルタの
第2の例についてついて説明する。尚、図1に示された
構成要素と同一のものについては、同一の符号を付し
て、その詳細な説明は省略するものとする。第2の例に
おける相関フィルタでは、遅延回路1と、重み付け合成
回路2との間に、切替回路6が設けられており、この切
替回路6は、タイミング制御回路3の制御信号に応じて
動作するようになっている。
第2の例についてついて説明する。尚、図1に示された
構成要素と同一のものについては、同一の符号を付し
て、その詳細な説明は省略するものとする。第2の例に
おける相関フィルタでは、遅延回路1と、重み付け合成
回路2との間に、切替回路6が設けられており、この切
替回路6は、タイミング制御回路3の制御信号に応じて
動作するようになっている。
【0047】すなわち、切替回路6は、タイミング制御
回路3から図1で説明したのと同様に、入力信号の相関
が得られる区間、Highレベルとなる制御信号が入力され
ると、この区間のみ、遅延回路1のタップ出力信号TP
1〜TPnを重み付け合成回路2へ入力する一方、上記区
間以外の範囲においては、所定の値を重み付け合成回路
2へ出力するようになっているものである。
回路3から図1で説明したのと同様に、入力信号の相関
が得られる区間、Highレベルとなる制御信号が入力され
ると、この区間のみ、遅延回路1のタップ出力信号TP
1〜TPnを重み付け合成回路2へ入力する一方、上記区
間以外の範囲においては、所定の値を重み付け合成回路
2へ出力するようになっているものである。
【0048】そして、この切替回路6から出力される所
定の値は、重み付け合成回路2からの相関出力信号が相
関のない状態となるような固定値となっている。したが
って、この固定値が入力されている間、重み付け合成回
路2の消費電力は、いわゆる相関ピークが出現する場合
に比較して、小さく、かつ、約一定の状態となる。
定の値は、重み付け合成回路2からの相関出力信号が相
関のない状態となるような固定値となっている。したが
って、この固定値が入力されている間、重み付け合成回
路2の消費電力は、いわゆる相関ピークが出現する場合
に比較して、小さく、かつ、約一定の状態となる。
【0049】このような切替回路6は、例えば、ディジ
タル信号を扱う場合には、AND回路やOR回路等のい
わゆるゲート素子で構成することができるものであり、
アナログ信号を扱う場合には、アナログスイッチ等によ
り、遅延回路1からの出力信号と、上述したような固定
値とを切り替えるように構成することで実現できるもの
である。このような構成においては、特に、CMOS等
を用いたディジタル回路における消費電力の低減効果が
大となる。
タル信号を扱う場合には、AND回路やOR回路等のい
わゆるゲート素子で構成することができるものであり、
アナログ信号を扱う場合には、アナログスイッチ等によ
り、遅延回路1からの出力信号と、上述したような固定
値とを切り替えるように構成することで実現できるもの
である。このような構成においては、特に、CMOS等
を用いたディジタル回路における消費電力の低減効果が
大となる。
【0050】尚、上述の第2の例においては、遅延回路
1により、請求項1及び3記載の遅延手段が、重み付け
合成回路2により請求項1及び3記載の重み付け合成手
段が、タイミング制御回路3及び切替回路6により、請
求項1記載の動作制御手段及び請求項3記載の切替手段
が、それぞれ実現されている。
1により、請求項1及び3記載の遅延手段が、重み付け
合成回路2により請求項1及び3記載の重み付け合成手
段が、タイミング制御回路3及び切替回路6により、請
求項1記載の動作制御手段及び請求項3記載の切替手段
が、それぞれ実現されている。
【0051】次に、相関フィルタの第3の実施例につい
て、図3を参照しつつ説明する。尚、図1及び図2に示
された構成要素と同一のものについては、同一符号を付
して、その詳細な説明は省略するものとする。第3の例
における相関フィルタは、従来と同一構成を具備してな
る遅延回路1と、重み付け合成回路2とを有すると共
に、さらに、重み付け合成回路2における重み付け係数
の切り替えを行う(詳細は後述)切替回路7と、この切
替回路7の動作タイミングを制御するタイミング制御回
路3とを具備してなるものである。
て、図3を参照しつつ説明する。尚、図1及び図2に示
された構成要素と同一のものについては、同一符号を付
して、その詳細な説明は省略するものとする。第3の例
における相関フィルタは、従来と同一構成を具備してな
る遅延回路1と、重み付け合成回路2とを有すると共
に、さらに、重み付け合成回路2における重み付け係数
の切り替えを行う(詳細は後述)切替回路7と、この切
替回路7の動作タイミングを制御するタイミング制御回
路3とを具備してなるものである。
【0052】切替回路7は、入力信号の相関が得られる
区間は、外部から入力される重み付け係数W1 〜Wn を
そのまま重み付け合成回路2へ出力する一方、入力信号
の相関が得られない区間は、重み付け係数として零を重
み付け合成回路2へ出力するようになっているものであ
る。タイミング制御回路3は、重み付け合成回路2の相
関出力信号に基づいて、入力信号の相関が得られる区間
に、例えば、図5(a)に示されたような制御信号を出
力するようになっているもので、図1及び図2に示され
たものと基本的に変わるところがないものである。
区間は、外部から入力される重み付け係数W1 〜Wn を
そのまま重み付け合成回路2へ出力する一方、入力信号
の相関が得られない区間は、重み付け係数として零を重
み付け合成回路2へ出力するようになっているものであ
る。タイミング制御回路3は、重み付け合成回路2の相
関出力信号に基づいて、入力信号の相関が得られる区間
に、例えば、図5(a)に示されたような制御信号を出
力するようになっているもので、図1及び図2に示され
たものと基本的に変わるところがないものである。
【0053】したがって、切替回路7は、タイミング制
御回路3から、例えば、図5(a)に示されたように、
入力信号の相関が得られる区間にHighレベルとなるよう
な制御信号が入力された場合に、外部から入力された重
み付け係数W1 〜Wn を重み付け合成回路2へそのまま
出力する一方、それ以外の区間においては、外部から入
力された重み付け係数W1 〜Wn に代わって、各係数の
値として零を重み付け合成回路2へ出力する。
御回路3から、例えば、図5(a)に示されたように、
入力信号の相関が得られる区間にHighレベルとなるよう
な制御信号が入力された場合に、外部から入力された重
み付け係数W1 〜Wn を重み付け合成回路2へそのまま
出力する一方、それ以外の区間においては、外部から入
力された重み付け係数W1 〜Wn に代わって、各係数の
値として零を重み付け合成回路2へ出力する。
【0054】このため、重み付け合成回路2において
は、切替回路7から零が入力されている間は、相関は零
となり、そのため、相関が得られる場合に比較して消費
電力は少なくなる。尚、遅延回路1からの入力信号は、
切替回路7からの信号に関わらず変化するために、切替
回路7からの入力信号が零であっても、重み付け合成回
路2における重み付けの演算処理は行われるために、消
費電力の低減の割合は、先に、図2に示された例に比較
して少ないが、重み付けの演算処理の後の各演算処理結
果の合成は行われないために、その分に対応する消費電
力の低減は確実に得られるものである。特に、CMOS
等を用いたディジタル回路により、重み付け合成回路が
構成される場合には、上述のような消費電力軽減の効果
が顕著である。
は、切替回路7から零が入力されている間は、相関は零
となり、そのため、相関が得られる場合に比較して消費
電力は少なくなる。尚、遅延回路1からの入力信号は、
切替回路7からの信号に関わらず変化するために、切替
回路7からの入力信号が零であっても、重み付け合成回
路2における重み付けの演算処理は行われるために、消
費電力の低減の割合は、先に、図2に示された例に比較
して少ないが、重み付けの演算処理の後の各演算処理結
果の合成は行われないために、その分に対応する消費電
力の低減は確実に得られるものである。特に、CMOS
等を用いたディジタル回路により、重み付け合成回路が
構成される場合には、上述のような消費電力軽減の効果
が顕著である。
【0055】尚、上述の第3の例においては、遅延回路
1により、請求項1及び4記載の遅延手段が、重み付け
合成回路2により請求項1及び4記載の重み付け合成手
段が、タイミング制御回路3及び切替回路7により、請
求項1記載の動作制御手段及び請求項4記載の切替手段
が、それぞれ実現されている。
1により、請求項1及び4記載の遅延手段が、重み付け
合成回路2により請求項1及び4記載の重み付け合成手
段が、タイミング制御回路3及び切替回路7により、請
求項1記載の動作制御手段及び請求項4記載の切替手段
が、それぞれ実現されている。
【0056】次に、図4を参照しつつ本発明の実施の形
態におけるCDMA受信装置の構成例について説明す
る。このCDMA受信装置は、相関フィルタ8と、復号
回路9とを具備してなるもので、相関フィルタ8は、図
1〜図3で示された構成を有するものである。なお、図
4において相関フィルタ8は、図1〜図3に示された構
成に全て共通する3つの回路(遅延回路1、重み付け合
成回路2及びタイミング制御回路3)のみが表記してあ
る。
態におけるCDMA受信装置の構成例について説明す
る。このCDMA受信装置は、相関フィルタ8と、復号
回路9とを具備してなるもので、相関フィルタ8は、図
1〜図3で示された構成を有するものである。なお、図
4において相関フィルタ8は、図1〜図3に示された構
成に全て共通する3つの回路(遅延回路1、重み付け合
成回路2及びタイミング制御回路3)のみが表記してあ
る。
【0057】相関フィルタ8に用いられるタイミング制
御回路3から出力される制御信号は、相関フィルタ8の
内部のみならず、復号回路9へも供給されて、復号回路
9の動作が制御されるようにもなっている。したがっ
て、相関フィルタ8から所定の区間に相関出力信号が出
力されると、復号回路9は、その区間のみ動作状態とな
り、復号処理を行い、復号信号が得られるようになって
いる。このため、相関フィルタ8における消費電力の低
減と共に、復号回路9における消費電力の低減も図られ
ることとなるものである。
御回路3から出力される制御信号は、相関フィルタ8の
内部のみならず、復号回路9へも供給されて、復号回路
9の動作が制御されるようにもなっている。したがっ
て、相関フィルタ8から所定の区間に相関出力信号が出
力されると、復号回路9は、その区間のみ動作状態とな
り、復号処理を行い、復号信号が得られるようになって
いる。このため、相関フィルタ8における消費電力の低
減と共に、復号回路9における消費電力の低減も図られ
ることとなるものである。
【0058】
【発明の効果】請求項1記載の発明によれば、電力消費
の大きな重み付け合成手段における消費電力の低減が図
られるように構成することにより、重み付け合成手段に
おける演算動作が本来的に不要な期間は、重み付け合成
手段への電源供給を停止し、その演算動作を停止するこ
ととなるため、消費電力の低減が図られることとなり、
そのため、従来と異なり、携帯機においても使用可能な
相関フィルタが提供されることとなるものである。
の大きな重み付け合成手段における消費電力の低減が図
られるように構成することにより、重み付け合成手段に
おける演算動作が本来的に不要な期間は、重み付け合成
手段への電源供給を停止し、その演算動作を停止するこ
ととなるため、消費電力の低減が図られることとなり、
そのため、従来と異なり、携帯機においても使用可能な
相関フィルタが提供されることとなるものである。
【0059】
【0060】請求項2記載の発明によれば、電力消費の
大きな重み付け合成手段における消費電力の低減が図ら
れるように構成することにより、重み付け合成手段にお
ける演算処理を必要としない区間、重み付け合成手段へ
対する遅延手段からの入力信号に代わって一定の値が入
力されることとなるので、重み付け合成手段における演
算処理に要する電力消費が少なくて済み、そのため、消
費電力の低減を図ることができるものであり、特に、携
帯機においても使用可能な相関フィルタを提供すること
ができるものである。
大きな重み付け合成手段における消費電力の低減が図ら
れるように構成することにより、重み付け合成手段にお
ける演算処理を必要としない区間、重み付け合成手段へ
対する遅延手段からの入力信号に代わって一定の値が入
力されることとなるので、重み付け合成手段における演
算処理に要する電力消費が少なくて済み、そのため、消
費電力の低減を図ることができるものであり、特に、携
帯機においても使用可能な相関フィルタを提供すること
ができるものである。
【0061】請求項3記載の発明によれば、電力消費の
大きな重み付け合成手段における消費電力の低減が図ら
れるように構成することにより、重み付け合成手段へ対
する外部からの重み付け係数に代わって一定の値が入力
されることとなるので、重み付け合成手段における演算
処理に要する電力消費が少なくて済み、そのため、消費
電力の低減を図ることができるものであり、特に、携帯
機においても使用可能な相関フィルタを提供することが
できるものである。
大きな重み付け合成手段における消費電力の低減が図ら
れるように構成することにより、重み付け合成手段へ対
する外部からの重み付け係数に代わって一定の値が入力
されることとなるので、重み付け合成手段における演算
処理に要する電力消費が少なくて済み、そのため、消費
電力の低減を図ることができるものであり、特に、携帯
機においても使用可能な相関フィルタを提供することが
できるものである。
【0062】請求項4〜請求項6記載の発明によれば、
上述したような相関フィルタにおける消費電力の低減が
図られると共に、復号手段が相関フィルタから相関のあ
る信号が得られる間動作するよう制御されるため、常時
動作状態となる従来に比してさらに消費電力の低減が図
られることとなるもので、特に、携帯機に適したCDM
A受信装置を提供することができるものである。
上述したような相関フィルタにおける消費電力の低減が
図られると共に、復号手段が相関フィルタから相関のあ
る信号が得られる間動作するよう制御されるため、常時
動作状態となる従来に比してさらに消費電力の低減が図
られることとなるもので、特に、携帯機に適したCDM
A受信装置を提供することができるものである。
【図1】本発明の実施の形態における相関フィルタの第
1の例を示す構成図である。
1の例を示す構成図である。
【図2】本発明の実施の形態における相関フィルタの第
2の例を示す構成図である。
2の例を示す構成図である。
【図3】本発明の実施の形態における相関フィルタの第
3の例を示す構成図である。
3の例を示す構成図である。
【図4】本発明の実施の形態におけるCDMA受信機の
例を示す構成図である。
例を示す構成図である。
【図5】本発明の実施の形態における相関フィルタの動
作を説明するためのタイミング図である。
作を説明するためのタイミング図である。
【図6】従来の相関フィルタの一構成例を示す構成図で
ある。
ある。
【図7】従来のCDMA受信機の構成例を示す構成図で
ある。
ある。
【図8】従来の相関フィルタの出力信号の様子を模式的
に示す模式図である。
に示す模式図である。
【図9】遅延回路の構成例を示す構成図である。
【図10】サンプルホールド回路の構成例を示す構成図
である。
である。
【図11】図10に示されたサンプルホールド回路の動
作を説明するためのタイミング図である。
作を説明するためのタイミング図である。
【図12】バッファ回路の構成例を示す構成図である。
【図13】バッファ回路の他の構成例を示す構成図であ
る。
る。
【図14】重み付け合成回路の構成例を示す構成図であ
る。
る。
【図15】重み付け回路の構成例を示す構成図である。
【図16】合成回路の構成例を示す構成図である。
1…遅延回路、 2…重み付け合成回路、 3…タイミ
ング制御回路、 4…スイッチ素子、 6,7…切替回
路、 8…相関フィルタ、 9…復号回路
ング制御回路、 4…スイッチ素子、 6,7…切替回
路、 8…相関フィルタ、 9…復号回路
フロントページの続き (56)参考文献 特開 平8−307428(JP,A) 特開 平6−181424(JP,A) 特開 平7−95126(JP,A) 特開 平9−116465(JP,A) 特開 平9−83486(JP,A) 特開 平6−252887(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04B 1/69 - 1/713 H04J 13/00 - 13/06
Claims (6)
- 【請求項1】 受信装置に用いられ、受信信号を入力信
号として遅延処理を施し、遅延時間の異なる複数の遅延
信号を出力する遅延手段と、前記遅延手段からの複数の
遅延信号の各々に、所定の重み付けを行い、この重み付
けがなされた各遅延信号の合成を行う重み付け合成手段
とを具備してなる相関フィルタにおいて、 前記重み付け合成手段から受信時における受信信号の入
力信号に対して相関の得られた出力信号が出力されない
時は、前記重み付け合成手段への電源供給を停止して前
記重み付け合成手段の演算を停止させる動作制御手段を
設けたことを特徴とする相関フィルタ。 - 【請求項2】 入力信号に遅延処理を施し、遅延時間の
異なる複数の遅延信号を出力する遅延手段と、前記遅延
手段からの複数の遅延信号の各々に、所定の重み付けを
行い、この重み付けがなされた各遅延信号の合成を行う
重み付け合成手段とを具備してなる相関フィルタにおい
て、 前記遅延手段の各出力信号を重み付け合成手段から相関
の得られた出力信号が出力される間、前記重み付け合成
手段へ入力する一方、他の区間においては、前記遅延手
段の各出力信号に代わって所定値を、前記重み付け合成
手段へ出力する切替手段を設けたことを特徴とする相関
フィルタ。 - 【請求項3】 入力信号に遅延処理を施し、遅延時間の
異なる複数の遅延信号を出力する遅延手段と、前記遅延
手段からの複数の遅延信号の各々に、所定の重み付けを
行い、この重み付けがなされた各遅延信号の合成を行う
重み付け合成手段とを具備してなる相関フィルタにおい
て、 前記重み付け合成手段から相関の得られた出力信号が出
力される間、外部から入力される重み付け係数を前記重
み付け合成手段へ入力する一方、他の区間においては、
外部から入力される重み付け係数に代わって所定値を前
記重み付け合成手段へ出力する切替手段を設けたことを
特徴とする相関フィルタ。 - 【請求項4】 請求項1記載の相関フィルタと、前記相
関フィルタの出力信号から受信データを再生する復号手
段とを有し、前記復号手段が、前記相関フィルタの動作
制御手段により、前記重み付け合成手段が動作すると同
一タイミングで動作するよう制御される復号手段である
ことを特徴とするCDMA受信装置。 - 【請求項5】 請求項2記載の相関フィルタと、前記相
関フィルタの出力信号から受信データを再生する復号手
段とを有し、前記復号手段が、前記相関フィルタの切替
手段において発生される制御信号に基づいて、前記重み
付け合成手段が動作すると同一タイミングで動作するよ
う制御される復号手段であることを特徴とするCDMA
受信装置。 - 【請求項6】 請求項3記載の相関フィルタと、前記相
関フィルタの出力信号から受信データを再生する復号手
段とを有し、前記復号手段が、前記相関フィルタの切替
手段において発生される制御信号に基づいて、前記重み
付け合成手段が動作すると同一タイミングで動作するよ
う制御される復号手段であることを特徴とするCDMA
受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP523596A JP3269959B2 (ja) | 1996-01-16 | 1996-01-16 | 相関フィルタ及びcdma受信装置 |
US08/783,093 US6148044A (en) | 1996-01-16 | 1997-01-14 | Correlating filter and CDMA receiver |
EP19970100621 EP0785621B1 (en) | 1996-01-16 | 1997-01-16 | Correlating filter and CDMA receiver |
DE69712807T DE69712807T2 (de) | 1996-01-16 | 1997-01-16 | Korrelationsfilter und CDMA-Empfänger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP523596A JP3269959B2 (ja) | 1996-01-16 | 1996-01-16 | 相関フィルタ及びcdma受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09200177A JPH09200177A (ja) | 1997-07-31 |
JP3269959B2 true JP3269959B2 (ja) | 2002-04-02 |
Family
ID=11605540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP523596A Expired - Fee Related JP3269959B2 (ja) | 1996-01-16 | 1996-01-16 | 相関フィルタ及びcdma受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6148044A (ja) |
EP (1) | EP0785621B1 (ja) |
JP (1) | JP3269959B2 (ja) |
DE (1) | DE69712807T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3967472B2 (ja) * | 1998-09-07 | 2007-08-29 | 富士通株式会社 | Cdma受信機 |
US6693953B2 (en) * | 1998-09-30 | 2004-02-17 | Skyworks Solutions, Inc. | Adaptive wireless communication receiver |
JP3199039B2 (ja) | 1998-11-02 | 2001-08-13 | 日本電気株式会社 | 消費電力低減回路及びこれを用いた無線通信装置並びに無線通信装置における消費電力低減方法 |
JP3367475B2 (ja) | 1999-07-06 | 2003-01-14 | 日本電気株式会社 | 無線通信機および無線通信機の消費電力制御方法 |
JP2003533091A (ja) * | 2000-05-01 | 2003-11-05 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 整合フィルタ及び移動無線通信システム用受信機 |
US6674397B2 (en) * | 2002-05-13 | 2004-01-06 | Honeywell International Inc. | Methods and apparatus for minimum computation phase demodulation |
JP2006339967A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electronics Co Ltd | 無線受信機 |
US7693237B2 (en) * | 2007-02-14 | 2010-04-06 | Wilinx Corporation | Systems and methods for synchronizing wireless communication systems |
US9160575B1 (en) * | 2014-09-24 | 2015-10-13 | Realtek Semiconductor Corporation | Discrete-time linear equalizer and method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4217586A (en) * | 1977-05-16 | 1980-08-12 | General Electric Company | Channel estimating reference signal processor for communication system adaptive antennas |
JPH02261226A (ja) * | 1989-03-31 | 1990-10-24 | Mitsubishi Electric Corp | 移動電話機 |
JP2888782B2 (ja) * | 1995-09-08 | 1999-05-10 | エヌ・ティ・ティ移動通信網株式会社 | 通信のためのフィルタ回路 |
US5151919A (en) * | 1990-12-17 | 1992-09-29 | Ericsson-Ge Mobile Communications Holding Inc. | Cdma subtractive demodulation |
JPH06181424A (ja) * | 1992-12-14 | 1994-06-28 | Kawasaki Steel Corp | ディジタルフィルタシステム |
JPH06252887A (ja) * | 1993-03-01 | 1994-09-09 | Toyo Commun Equip Co Ltd | スペクトラム拡散信号復調装置 |
JPH0795126A (ja) * | 1993-09-22 | 1995-04-07 | Sony Corp | 受信装置 |
EP1075089B1 (en) * | 1993-10-14 | 2003-01-02 | NTT DoCoMo, Inc. | Correlation detector and communication apparatus |
US5574747A (en) * | 1995-01-04 | 1996-11-12 | Interdigital Technology Corporation | Spread spectrum adaptive power control system and method |
JP2700000B2 (ja) * | 1995-05-10 | 1998-01-19 | 日本電気株式会社 | 無線lanシステムの無線送受信機 |
JPH09116465A (ja) * | 1995-10-16 | 1997-05-02 | Kokusai Electric Co Ltd | スペクトル拡散通信用相関器 |
-
1996
- 1996-01-16 JP JP523596A patent/JP3269959B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-14 US US08/783,093 patent/US6148044A/en not_active Expired - Lifetime
- 1997-01-16 EP EP19970100621 patent/EP0785621B1/en not_active Expired - Lifetime
- 1997-01-16 DE DE69712807T patent/DE69712807T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09200177A (ja) | 1997-07-31 |
EP0785621A1 (en) | 1997-07-23 |
EP0785621B1 (en) | 2002-05-29 |
DE69712807D1 (de) | 2002-07-04 |
DE69712807T2 (de) | 2003-01-16 |
US6148044A (en) | 2000-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6366765B1 (en) | Receiver | |
US6373907B1 (en) | Wireless terminal device | |
US20070093225A1 (en) | Semiconductor integrated circuit device and wireless communication system | |
JP3269959B2 (ja) | 相関フィルタ及びcdma受信装置 | |
JPH11122107A (ja) | 入力利得が選択可能なa/dコンバータ回路 | |
WO2004079924A3 (en) | Tuner for radio frequency receivers and associated method | |
JP3328593B2 (ja) | マッチドフィルタおよび信号受信装置 | |
US7251268B2 (en) | Rake receiver | |
CN1359562A (zh) | 将平均直流偏移预先载入信道滤波器的无线电接收机和方法 | |
AU3935400A (en) | Receiver and gain control method of the same | |
JP2000078057A (ja) | Cdma受信装置のサーチ装置 | |
US6345077B1 (en) | Correlation detecting method and matched filter unit | |
US6263012B1 (en) | Receiver apparatus for CDMA communication system | |
JPH11298375A (ja) | 逆拡散回路 | |
US7139341B2 (en) | Receiver circuit for a communications terminal and method for processing signals in a receiver circuit | |
JP3503409B2 (ja) | スペクトル拡散受信機 | |
JP2001339455A (ja) | 受信装置及び無線通信装置 | |
JP2000295120A (ja) | 干渉波レベル検出回路およびそれを用いた狭帯域干渉波制限装置およびそれを用いた通信装置 | |
US20030026329A1 (en) | Digital matched filter performing despread processing by correlation value calculation and mobile wireless terminal including the same | |
JP2000269855A (ja) | マッチドフィルタ | |
JP2004193723A (ja) | 中間周波処理装置 | |
US20040148322A1 (en) | Radio reveiver | |
JP2001267969A (ja) | マッチドフィルタとこのマッチドフィルタを備えたディジタル信号受信装置 | |
RU2337495C1 (ru) | Цифровой радиоприемник | |
JP2000101475A (ja) | スライディングコリレータ及びマッチドフィルタ及びcdma受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |