KR20000019451A - 자기정렬콘택 공정에서의 식각베리어층 형성방법 - Google Patents

자기정렬콘택 공정에서의 식각베리어층 형성방법 Download PDF

Info

Publication number
KR20000019451A
KR20000019451A KR1019980037564A KR19980037564A KR20000019451A KR 20000019451 A KR20000019451 A KR 20000019451A KR 1019980037564 A KR1019980037564 A KR 1019980037564A KR 19980037564 A KR19980037564 A KR 19980037564A KR 20000019451 A KR20000019451 A KR 20000019451A
Authority
KR
South Korea
Prior art keywords
barrier layer
film
etching
silicon nitride
thin film
Prior art date
Application number
KR1019980037564A
Other languages
English (en)
Other versions
KR100510061B1 (ko
Inventor
구자춘
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0037564A priority Critical patent/KR100510061B1/ko
Publication of KR20000019451A publication Critical patent/KR20000019451A/ko
Application granted granted Critical
Publication of KR100510061B1 publication Critical patent/KR100510061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 자기정렬콘택 공정에서 식각베리어층을 형성함에 있어, PECVD의 증착 온도를 450℃ 이상의 고온으로 높여서 반응 기체의 분해를 플라즈마에 의한 것보다 열적인 분해 및 결합을 활발하게 하여 막내의 수소 함유량을 최소화한 실리콘질화막을 형성한다. 또한, 상기 실리콘질화막 증착시 플라즈마 내에 여기된 입자들이 랜덤하게 움직이도록 제어하여 상기 기판상의 타포로지 상부지역에서 상대적으로 질화되는 강도를 증가시켜, 이후의 콘택식각시 콘택식각의 용이함을 가져오도록 한다. 또한, 상기 실리콘질화막의 증착 초기에 N2O 가스를 첨가하여 응력 감소를 위한 실리콘산화질화막을 일정두께 증착하고 나서 상기 실리콘질화막을 형성한다. 한편, 실리콘산화질화막을 450℃ 이상의 고온 PECVD로 증착한 후, 고온 및 고압 N2/NH3플라즈마 처리 공정을 진행하는 것에 의해 식각베리어층을 형성할 수 있는데, 이때 역시 플라즈마 내에 여기된 입자들이 랜덤하게 움직이도록 제어하여 상기 기판상의 타포로지 상부지역에서 상대적으로 질화되는 강도를 증가시켜 콘택 식각 공정 마진을 증가시킨다.

Description

자기정렬콘택 공정에서의 식각베리어층 형성방법
본 발명은 반도체 소자 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자 제조 공정중 자기정렬콘택(self align contact : SAC) 공정에서의 식각베리어층 형성방법에 관한 것이다.
저압 화학기상증착(LPCVD)에 의한 실리콘질화막(이하 "LPCVD 질화막"이라 칭함)은 타포로지(topology)상에 증착되는 스텝커버리지(step coverage)가 90% 이상으로 높으며, 막내의 수소 함유량도 5% 이하로 낮기 때문에 게이트 근처의 절연막으로 많이 사용된다. 특히, SAC 공정에 질화막을 식각베리어 혹은 스페이서로 많이 사용한다. 그러나, LPCVD에 의한 질화막은 CVD 공정 특성상 응력 조절이 어려워 층간산화막과 같은 상부, 하부 박막과의 열팽창계수 차이에 의해서 심한 응력에 의해 후속되는 750℃ 이상의 고온 열공정을 거치면 막의 균열 현상이 발생한다.
또한, 질화막을 베리어로 사용한 SAC 공정에서 사용하는 LPCVD 질화막의 물성은 콘택의 도입부나 측벽부, 바닥 부분에 남아있는 질화막을 식각할 때 과도한 시간동안 건식 식각 공정을 수행해야 하기 때문에 플라즈마에 의한 소자 데미지(damage) 문제가 존재하게 된다.
한편, 질화막을 증착하는 다른 방법으로서 플라즈마 화학기상증착(PECVD)을 이용한 질화막(이하 "PECVD 질화막"이라 칭함) 형성방법이 있는데, 여기서 증착 온도는 300 내지 450℃이며, 이 방법은 일정 두께의 박막을 증착하는 단계별로 증착 조건을 달리하여 산화막과의 접합부 응력 조절을 할 수 있지만, 저압 CVD 질화막에 비해서 막 내 수소 함량이 많고 스텝커버리지가 50내지 60% 정도로 나쁜 경향이 있어서, 트랜지스터의 게이트 특성을 나쁘게 한다.
본 발명은 자기정렬콘택 공정에서 수소 함량이 적은 실리콘질화막을 식각베리어층으로서 형성하는 방법을 제공함을 그 목적으로 한다.
본 발명의 다른 목적은 자기정렬콘택 공정에서 기판 타포로지 상부지역에서 콘택식각시 식각 속도가 낮아 식각베리어 특성이 우수하고 콘택 바닥면에서는 콘택식각시 식각 속도가 상대적으로 빨라 콘택식각의 용이함을 가져다주는 식각베리어층 형성방법을 제공하는데 있다.
본 발명의 또다른 목적은 자기정렬콘택 공정에서 층간산화막과의 접합부에서 적은 응력을 갖는 식각베리어층 형성방법을 제공하는데 있다.
도1a 내지 도 1c는 본 발명의 일실시예에 따른 질화막을 버퍼로 사용하는 SAC 공정의 예를 도시한 도면.
도2는 종래의 PECVD 질화막과 본 발명의 고온 PECVD 질화막의 FTIR 결과를 도시한 도면.
도3은 비트선과 비트선 사이의 콘택이 형성되는 다닥부분에 플라즈마가 미치지 못하도록 되어 있는 구조를 도시한 도면.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 자기정력 콘택 공정에서의 식각베리어층 형성 공정도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 기판 2 : 필드 산화막
3 : 게이트 산화막 10 : 비트선 스페이서
12 : 고온 PECVD 질화막
상기 목적을 달성하기 위한 본 발명은, 자기정렬콘택 공정에서의 식각베리어층 형성 방법에 있어서, 상기 식각베리어층이 증착될 기판의 온도를 약 450℃ 내지 600℃로하여 플라즈마화학기상증착으로 실리콘질화계열의 박막을 형성하는 단계; 상기 실리콘질화계열의 박막을 질소를 포함하는 가스분위기에서 플라즈마 처리하는 단계를 포함하여 이루어진다.
종래의 SAC 공정에서 사용되는 LPCVD 질화막의 단점 및 종래의 PECVD 질화막의 단점을 해결하는 방법이 다음과 같다. PECVD의 증착 온도를 450℃ 이상의 고온으로 높여서 반응 기체의 분해를 플라즈마에 의한 것보다 열적인 분해 및 결합을 활발하게 한다. 이에 의해 막내의 Si-H 결합과 N-H 결합, 즉 수소 함유량을 최소화한다. 또한, 상기 실리콘질화막 증착시 플라즈마 내에 여기된 입자들이 랜덤하게 움직이도록 제어하여 상기 기판상의 타포로지 상부지역에서 상대적으로 질화되는 강도를 증가시켜, 이후의 콘택식각시 콘택식각의 용이함을 가져오도록 한다. 또한, 상기 실리콘질화막의 증착 초기에 N2O 가스를 첨가하여 응력 감소를 위한 실리콘산화질화막을 10Å 내지 300Å의 두께로 증착하고 나서 상기 실리콘질화막을 형성할 수 있다.
한편, SAC 공정에서는 식각베리어로서의 특성이 우수해야 하기 때문에 층간산화막 식각시 베리어로서 질화막을 주로 사용하고 물리적 식각보다 화학적으로 식각하는 조건으로 공정을 진행한다. 이때 층간산화막 식각시 베리어 역할은 저하되지만 질화막보다 산화막에 가까운 실리콘산화질화막을 고온 PECVD 법으로 수소 함량이 최소화되도록 실제 타포로지가 있는 소자에 증착한 후, 고온 및 고압 N2/NH3플라즈마 처리 공정을 진행한다. 이러한 N2/NH3플라즈마 처리 공정을 통해서 선택적으로 산화질화막이 덮혀있는 워드 또는 비트선 상단 부분 및 모서리 부분이 질화되어 나중에 층간산화막 식각시 질화된 모서리 부분에서의 식각 속도를 저하시키고, 콘택이 열릴 산화질화막 성분의 바닥 부분에서의 식각 속도는 빠르게 된다. 이에 의해 SAC 공정의 콘택 식각 공정에서 산화막 식각(층간산화막)후 질화막을 식각하는 2단계 공정을 산화막 식각만하는 1단계 공정으로 줄일 수 있게 된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 도 1c는 본 발명의 일실시예에 따른 SAC 공정도로서, 고온 PECVD에 의한 실리콘질화막을 식각베리어로 사용하는 예를 도시한 도면이다.
먼저, 도1a는 층간산화막(11) 상에 비트라인 또는 워드라인을 위하여 예컨대 폴리실리콘막과 같은 도전층(22)과 마스크용 산화막(23)을 적층한 후 패터닝한 상태에서 패턴의 측벽에 스페이서산화막(24)을 형성한 상태이다. 도전층(22) 상부 및 측벽의 스페이서는 경우에 따라서 질화막으로 대치할 수도 있다.
이어서, 식각베리어층을 형성하게 되는데, 도1a 위에 스텝커버리지가 높은 LPCVD 질화막을 바로 증착하게 되면, BPSG등과 같은 층간산화막(11)과 LPCVD 질화막이 바로 접촉하게 되어 후속되는 고온 열공정에 의한 크랙이 발생하게 되므로 PECVD 질화막이 이러한 접합부 응력 조절에 유리하다. 그러나 워드라인 또는 비트라인 근처에 PECVD 질화막을 형성하게 되면 수소 함량이 약 20% 정도로 후속되는 열공정에 의해서 수소 성분이 게이트 산화막까지 확산되어 전자 트랩핑(trapping)등 트랜지스터 특성을 열화시키게 된다. 그러므로, 본 발명에서는 이러한 질화막내 수소 함유량을 최소화하기 위해서 종래의 PECVD 증착 공정 조건에서, 웨이퍼가 놓이는 기판의 온도를 450℃ 이상 높이고, 질소나 헬륨, 아르곤과 같은 불활성 기체에 대한 SiH4와 NH3기체의 유량을 최소화하여 도1b와 같이 200 내지 1000Å 두께의 실리콘질화막(15a)을 고온 PECVD 방법으로 증착한다.
도2는 종래 PECVD 질화막과 본 발명의 고온 PECVD 질화막의 FTIR 결과를 도시한 도면이다. 종래 PECVD 질화막은 약 850cm-1근처의 Si-N 피크 이외에 약 2180 cm-1의 Si-H 결합과 약 3340cm-1의 N-H 결합 피크가 두드러지며, 고온 PECVD 질화막의 경우에는 Si-H 피크는 없고, 작은 N-H 피크만이 보인다. 이를 정량적으로 환산하면, 수소 함량이 약 10% 정도로 상당히 낮다.
이러한 PECVD 질화막의 증착 조건은 다음과 같다. PECVD 장비는 캐패시티브-커플드(capacitive-coupled) PECVD 장비이고, RF(13.56MHz) 전력은 410W, 압력은 6.0Torr, 기판 온도는 480℃ 이다. 또한 양극 사이의 거리는 500mils이고, 반응 기체로는 SiH4로서 45sccm, NH3은 30sccm, N2는 3500sccm, He는 1000sccm의 혼합기체를 사용하였다.
또한 질화막 증착 초기 몇 초 동안, 질화막 반응 기체에 산화 기체인 N2O 기체를 소량 혼입하여 하부의 층간산화막(11) 접합부에 실리콘산화질화막을 형성시켜 응력을 조절할 수도 있다.
한편, 플라즈마를 이용한 증착 방법은 막내 불순물 조절뿐 아니라 타포로지 상에서의 스텝커버리지 조절도 용이하다. 자기정렬콘택 공정에서 식각베리어의 역할은 워드라인 또는 비트라인의 상단 및 모서리 부분에서의 베리어 역할이 중요한데, 도1a에서 도전층(12) 옆의 스페이서산화막(14)이 얇은 경우에도 도1c와 같이 고온 PECVD에 의한 실리콘질화막(15b)의 단차를 최소로 낮추게 되면, 증착 두께뿐 아니라 질화막의 식각 특성도 차이가 난다. 즉, 증착하는 동안 계속 플라즈마에 직접 노출된 도전층(12) 상단부 및 상단 모서리 부분은 Si-N 결합이 단단하고, 콘택 바닥 부분은 산화막 식각 공정에서도 빠르게 식각되는 약한 결합을 가진 질화막이 형성된다. 후속 상부층간산화막 증착후 콘택 식각 공정시 가장 취약한 부분은 도전층(12)의 상단 및 모서리 부분인데, 이 부위는 Si-N 결합이 단단하여 식각베리어 역할을 잘 하며, 콘택이 형성될 바닥 부분은 산화막 식각 플라즈마에 대하여 베리어 역할을 충분히 하지 못하여 이 부분의 식각 속도가 빠르기 때문에, 산화막 식각 플라즈마 단일 공정으로 선택적 콘택 식각을 할 수 있게 된다.
이러한 낮은 스텝커버리지를 갖는 실리콘질화막(15b)의 증착 방법은 다음과 같다. 도 3을 참조하면, 종래의 질화막 증착 공정에서 여기나 이온화가 잘 되지 않는 질소 기체나 헬륨 등과 같은 비반응성 기체를 보다 다량으로 혼입하면서 반응실 내의 기체의 압력을 보다 높여서(예를 들면 5 내지 50 Torr) 기체간 충돌 주파수를 증가시켜 플라즈마내의 여기된 입자들의 랜덤한 이동을 증가시키고, 동시에 기판 바이어스를 증가시키므로서 도전층(12) 위에서는 플라즈마에 의한 가열을 유도하여 Si-N 결합을 촉진시키고 도전층과 도전층 사이의 콘택이 형성될 바닥 부분에서는 에너지를 갖는 플라즈마가 미치지 못한다. 이에 의해 도전층(12) 상단부 및 상단 모서리 부분은 Si-N 결합이 단단하고, 콘택 바닥 부분은 산화막 식각 공정에서도 빠르게 식각되는 약한 결합을 가진 질화막이 형성된다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 자기정력 콘택 공정에서의 식각베리어층 형성 방법에 관한 것이다.
먼저, 도 4a는 도 1a의 상태에서 고온 PECVD에 의한 실리콘질화막 대신에 실리콘산화질화막(16)을 고온 PECVD 법으로 일정 두께 증착한 상태이다. 450℃ 이상의 고온 조건은 질화막의 경우와 마찬가지로 박막이 증착되는 표면에서의 열적 반응성을 높여 막내의 수소 등과 같은 불순물을 제거하기 위함이다. 또한 헬륨, 아르곤 등과 같은 불활성 기체를 반응기체에 혼입하여, 증착 속도를 낮추고 웨이퍼 내 막 균일도를 향상시킨다.
이어서, 도 4b와 같이, 인-시투 혹은 엑스-시투로 고압 N2/NH3플라즈마 처리를 하되, 앞서 제시하는 방법과 유사하게 도전층(12) 상단부와 상단 모서리 부분을 선택적으로 Si-N 결합이 강한 질화처리(16a)를 하여 후속 층간산화막 식각 공정에서 도전층 상단부 및 모서리 부분은 식각 속도가 낮은 베리어로 작용하게 한다. 또한 콘택이 형성될 바닥 부분에서는 산화막 식각시 상대적으로 식각 속도가 큰 산화질화막 특성을 가지게 된다.
N2/NH3플라즈마 처리 조건은 캐패시티브-커플드 PECVD 장비에서 RF(13.56MHz) 전력이 50 내지 3000W, 반응실 압력은 3 내지 100 Torr, 양전극 사이는 200 내지 1000mils, 플라즈마 처리 기체로는 NH3가 0 내지 3000sccm, N2가 2000 내지 20000sccm, He가 2000 내지 20000sccm으로 하며, 기판 온도는 일반적으로 전공정에서 산화질화막 증착온도와 동일한 고온으로 맞추며 450 내지 600℃의 영역에서 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명을 실시하므로 다음과 같은 효과를 얻을 수 있다. 즉, 디자인 룰(design rule)이 작아지면서 콘택 마스크의 오정렬에 대한 여유도가 작아짐에 따라서 SAC 공정을 필수적으로 사용해야 하는바, 이때의 식각베리어층으로서 질화막을 형성함에 있어 본 발명을 적용할 경우 막내의 수소 함유량을 줄일 수 있어 트랜지스터의 오동작을 방지할 수 있으며, 도전층 상부 및 상부 모서리 지역에서는 식각베리어 특성이 우수하고 콘택 바닥면에서는 상대적으로 베리어 특성이 약한 식각베리어층을 형성할 수 있어, 콘택 식각시 식각 단계를 줄일 수 있다.
또한, 본 발명의 방법은 응력 완충용 박막 및 고온 질화막 증착공정, 고온 산화질화막 증착 및 질화 플라즈마 처리 공정 등을 하나의 PECVD 장비에서 수행할 수 있어서 장비 투자면에서 경제적이며 현재까지 공정 여유도가 없어서 아직까지 생산기술로 채택되지 않은 질화막을 베리어 혹은 스페이서로 이용한 SAC 공정을 도입하여 공정 안정성 및 여유도가 향상되게 된다.

Claims (4)

  1. 자기정렬콘택 공정에서의 식각베리어층 형성 방법에 있어서,
    상기 식각베리어층이 증착될 기판의 온도를 약 450℃ 내지 600℃로하여 플라즈마화학기상증착으로 실리콘질화계열의 박막을 형성하는 단계;
    상기 실리콘질화계열의 박막을 질소를 포함하는 가스분위기에서 플라즈마 처리하는 단계
    를 포함하여 이루어진 자기정렬콘택 공정에서의 식각베리어층 형성 방법.
  2. 제1항에 있어서,
    상기 실리콘질화계열의 박막은 실리콘질화막 또는 실리콘산화질화막 임을 특징으로 하는 자기정렬콘택 공정에서의 식각베리어층 형성 방법.
  3. 제1항에 있어서,
    상기 실리콘질화계열의 박막의 증착 초기에, N2O 가스를 첨가하여 응력 감소를 위한 실리콘산화질화막을 10Å 내지 300Å의 두께로 증착하고 계속해서 상기 실리콘산화질화막 상에 실리콘질화막을 형성하는 자기정렬콘택 공정에서의 식각베리어층 형성 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 실리콘질화막 증착시 불활성 기체를 다량으로 주입하고 반응실 내의 압력을 높여 플라즈마 내에 여기된 입자들이 랜덤하게 움직이도록 하므로써 상기 기판상의 타포로지 상부지역에서 상대적으로 질화되는 강도를 증가시키는 자기정렬콘택 공정에서의 식각베리어층 형성 방법.
KR10-1998-0037564A 1998-09-11 1998-09-11 자기정렬콘택 공정에서의 식각베리어층 형성방법 KR100510061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0037564A KR100510061B1 (ko) 1998-09-11 1998-09-11 자기정렬콘택 공정에서의 식각베리어층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0037564A KR100510061B1 (ko) 1998-09-11 1998-09-11 자기정렬콘택 공정에서의 식각베리어층 형성방법

Publications (2)

Publication Number Publication Date
KR20000019451A true KR20000019451A (ko) 2000-04-15
KR100510061B1 KR100510061B1 (ko) 2005-11-16

Family

ID=19550329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0037564A KR100510061B1 (ko) 1998-09-11 1998-09-11 자기정렬콘택 공정에서의 식각베리어층 형성방법

Country Status (1)

Country Link
KR (1) KR100510061B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386658B1 (ko) * 1996-11-12 2003-10-04 주식회사 하이닉스반도체 반도체 소자 및 제조방법

Also Published As

Publication number Publication date
KR100510061B1 (ko) 2005-11-16

Similar Documents

Publication Publication Date Title
US7772643B2 (en) Methods of fabricating semiconductor device having a metal gate pattern
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US6962876B2 (en) Method for forming a low-k dielectric layer for a semiconductor device
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20070093013A1 (en) Method for fabricating a gate dielectric of a field effect transistor
US6911382B2 (en) Method of forming a contact in a semiconductor device utilizing a plasma treatment
US5322806A (en) Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing
KR100510061B1 (ko) 자기정렬콘택 공정에서의 식각베리어층 형성방법
JP2914282B2 (ja) 半導体装置の製造方法
KR100596775B1 (ko) 반도체 소자의 제조방법
US20040259369A1 (en) Method of forming gate electrode in semiconductor device
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
Arienzo et al. Silicon Nitride in Semiconductor Device Technology
KR20010083569A (ko) 반도체소자의 텅스텐 게이트전극 형성방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR100380270B1 (ko) 반도체 소자의 게이트 제조방법
KR20020010816A (ko) 반도체소자의 콘택 형성 방법
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
KR100701679B1 (ko) 에스램 소자의 트랜지스터 제조방법
KR100579848B1 (ko) 반도체 소자의 제조 방법
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
KR20020045266A (ko) 커패시터의 유전체막 형성 방법
KR20010008583A (ko) 반도체소자의 금속 게이트전극 형성방법
KR20000041423A (ko) 산화막과 질화막 사이의 균열 발생을 방지할 수 있는 반도체 소자 제조 방법
KR20000045885A (ko) 텅스텐 폴리사이드 게이트전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee