KR20000011949A - 표시패널구동방법및방전식표시장치 - Google Patents

표시패널구동방법및방전식표시장치 Download PDF

Info

Publication number
KR20000011949A
KR20000011949A KR1019990030159A KR19990030159A KR20000011949A KR 20000011949 A KR20000011949 A KR 20000011949A KR 1019990030159 A KR1019990030159 A KR 1019990030159A KR 19990030159 A KR19990030159 A KR 19990030159A KR 20000011949 A KR20000011949 A KR 20000011949A
Authority
KR
South Korea
Prior art keywords
reset
pulse
electrode
discharge
display panel
Prior art date
Application number
KR1019990030159A
Other languages
English (en)
Other versions
KR100517259B1 (ko
Inventor
마스다다께오
사사끼다까시
이시가끼마사지
오오따까히로시
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000011949A publication Critical patent/KR20000011949A/ko
Application granted granted Critical
Publication of KR100517259B1 publication Critical patent/KR100517259B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 명세서 및 도면에서는, 서브 필드를 이용하여 표시 패널에 화상 표시하는 표시 기술로서, 리셋트 동작을 행하는 서브 필드 기간에서, 셀의 전극에 1 서브 필드당 여러개의 리셋트 펄스를 인가하여 상기 리셋트 동작을 행한 후, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한 기술, 및 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀에 화상 표시를 위한 표시 방전을 행하게 하는 표시 기술로서, 셀의 전극에 대해 리셋트 동작을 위한 리셋트 펄스를 인가 후, 보조 펄스를 인가하여 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하고나서, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한 기술을 개시한다.

Description

표시 패널 구동 방법 및 방전식 표시 장치{A METHOD OF DRIVING A DISPLAY PANEL AND DISCHAGING TYPE DISPLAY APPRATUS}
본 발명은, 예를 들면 퍼스널 컴퓨터나 워크스테이션 등의 디스플레이 장치나, 평면형의 벽걸이 텔레비젼 수신 장치나, 또한 광고나 정보의 표시 장치 등에 이용되는 방전식의 표시 기술, 예를 들면 플라즈마 디스플레이 패널 등의 표시 기술에 관한 것이다.
예를 들면, 플라즈마 디스플레이 장치에서는, 종래의 CRT 방식등의 두께형 구조의 디스플레이 대신에, 박형 구조의 디스플레이를 실현하는 것으로, 특히 대형의 디스플레이에 적합한 것으로서 기대되고 있다.
예를 들면 플라즈마 디스플레이 장치에서는, 일반적으로 1필드(1매의 화면)를 휘도별로 복수의 서브 필드로 분할하고, 각 화소(표시 셀)마다 방전에 의해 자외선을 발생시켜 형광체를 여기하고 발광시킨다. 또, 이 방전은 유지 방전(서스테인 방전)이라고 하고, 서브 필드마다 이 방전 횟수를 바꿈으로써 중간조의 표시를 행한다. 또, 이러한 플라즈마 디스플레이 장치에서는, 1필드(1매의 화면)의 화상을 표시하기 위해서는, 각 서브 필드의 최초의 리셋트 기간에서, 우선 그 방전 영역(표시 셀) 내에 축적한 하전 입자를 소거(제어)하기 위해, 표시 화면 전면(전 셀)에 리셋트 펄스를 인가하고, 기록 방전 및 자기 소거 방전을 일으키도록 이루어져 있다. 리셋트 기간 후, 화면 상에서 발광 표시하는 셀의 선택(어드레스)을, 상기 서스테인 방전 전의 어드레스 기간이라 칭하는 기간을 이용하여, 즉 표시 화면 상에 배치된, 예를 들면 Y 전극으로 이루어지는 스캔용의 전극에 스캔 펄스를, 그리고 어드레스용의 전극에 어드레스 펄스를 인가함으로써 행한다.
이와 같이, 플라즈마 디스플레이 패널에서는, Y 전극으로 이루어지는 어드레스용의 전극에 스캔 펄스를 인가함으로써 화면 상의 표시하는 셀의 선택이 행해지고, 그 후 이들에 의해 선택된 셀에서 상기 서스테인 방전이 행해짐으로써 화상 표시된다.
그런데, 종래에는 각 서브 필드의 처음에는, 통상 그 직전의 서브 필드에서 서스테인 방전이 행해졌는지의 여부에 상관없이, 방전 영역(표시 셀) 내에 축적된 하전 입자를 소거하기 위해 전면에서 기록 방전 및 소거 방전을 행하였다. 그러나, 이 방전에 의한 발광은 발광 신호의 유무에 상관없이 전체 셀에서 일어나기 때문에, 특히 흑레벨에서의 휘도가 상승하게 되어, 콘트라스트를 열화시켜 버린다. 그래서, 예를 들면 특개평8-278766호 공보에는, 직전의 서브 필드에서 서스테인 방전이 행해진 셀만을 전하(벽전하)를 소거하는 조작을 행하는 기술이 기재되어 있다. 이 기술은, 직전의 서브 필드에서 상기 서스테인 방전이 행해진 셀에만 선택적으로 기록 방전 및 자기 소거 방전을 행하게 함으로써, 콘트라스트의 열화를 방지하는 것이다. 또, 이러한 기술이라도 상기 1필드(1매의 화면)를 구성하는 복수의 서브 필드 내의 최초의 서브 필드의 리셋트 기간에서는, 역시 셀 내에 축적된 전하를 소거하기 위해 전면에서 기록 방전 및 소거 방전을 행하고 있다.
그러나, 상기 관련 기술에서는, 특히 플라즈마 디스플레이 패널의 고정밀화의 요구에 의한 셀 구조의 미세화에 따라, 상하, 좌우의 인접 표시 셀간의 간격이 협소화되어 있고, 이에 따라 각 셀의 방전시에 발생하는 전하에 따른 상하, 좌우 인접 셀에의 영향(소위 크로스토크)이 커지고, 그 때문에 각 셀이 정상적인 동작을 행하기 어렵고, 즉 오방전에 의한 불필요한 발광이나, 필요한 셀의 불점등을 생기게 하는 문제점이 있었다.
또, 상기 특개평8-278766호 공보에서는 상기 서스테인 방전이 행해진 셀만 선택적으로 기록 방전 및 자기 소거 방전을 행하게 하는 것을 개시하고 있지만, 그러나 이 종래 기술에서는 전하를 완전히 소거하고 있어, 다음 방전을 안정화시키기 위해 자기 소거 방전에 의해 발생한 전하를 이용하는 것에 대해서는 고려되어 있지 않았다.
발명자 등은 여러가지 시험등에 의해, 상기 발생 전하에 의한 상하 인접 표시 셀간에의 영향은, 특히 상기 전면 리셋트 방전시의 방전 지연량의 불균일(변동)이 클수록 커지는 경향을 나타내는 것, 및 이 방전 지연량이 큰 경우에는, 이 리셋트 방전에 계속되는 어드레스 기간에서 정상적인 어드레스 방전이 행해지지 않게 되기 때문에, 표시되는 화질의 열화를 야기하는 것을 확인했다. 또한, 좌우 인접 표시 셀간의 영향은, 특히 상기 어드레스 방전일 때의 크로스토크에 따른 오방전인 것, 및 이 오방전에 의해 표시되는 화질의 열화를 야기하는 것을 확인했다.
본 발명은, 본 발명자등의 과제 인식, 즉 전면 리셋트 방전시의 방전 지연량의 불균일에 의한 화질의 열화라는 인식에 기초하여 이루어진 것으로, 보다 구체적으로는 이 전면 리셋트 방전시의 방전 지연량의 불균일을 억제함으로써, 상하 인접 셀에의 영향인 크로스토크를 저감시켜 안정적인 어드레스 방전을 실현하고, 또한 고정밀의 화면에서의 고화질의 화상을 제공하는 것을 가능하게 하는 표시 기술을 제공하는 것을 목적으로 한다. 또한, 본 발명은 본 발명자등의 과제 인식, 즉 어드레스 방전 시의 크로스토크에서의 오방전에 의한 화질의 열화라는 인식에 기초하여 이루어진 것으로, 보다 구체적으로는 리셋트 방전 후에 어드레스 방전 시의 인가 전압과는 극성이 다른 전하를 축적하는 전압을 인가함으로써, 좌우 인접 셀에서의 크로스토크에 따른 오방전을 저감시켜 안정적인 어드레스 방전을 실현하고, 또한 고정밀 화면, 고화질 화상을 얻을 수 있는 표시 기술을 제공하는 것을 목적으로 하는 것이다.
또한, 본 발명은 상기 스캔 펄스의 인가에 의한 셀의 오방전을 방지하고, 또한 콘트라스트의 열화를 방지할 수 있는 표시 기술을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에서는,
(1) 리셋트 동작 후에 표시 방전시키는 셀의 선택을 행하고 표시 패널에 화상 표시하는 방전식 표시 장치에서, 최초의 리셋트 펄스 인가 후에 셀의 선택 전의 기간에, 상기 선택을 위한 예비 처리를 행하는 펄스를 셀의 전극에 인가하는 구성으로 한다.
(2) 서브 필드를 이용하여 표시 패널에 화상 표시하는 표시 패널 구동 방법으로서, 리셋트 동작을 행하는 서브 필드 기간에서, 셀의 전극에 1서브 필드당 여러개의 리셋트 펄스를 인가하여 상기 리셋트 동작을 행한 후, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한다.
(3) 상기 (2)에서, 상기 복수의 리셋트 펄스가 동일한 전극에 인가되도록 한다.
(4) 상기 (3)에서, 2개의 리셋트 펄스가 인가되고, 2개째의 리셋트 펄스가 하나째인 리셋트 펄스의 종료 후 1㎲∼수십㎲의 시간 내에 인가되도록 한다.
(5) 상기 (2)에서, 상기 복수의 리셋트 펄스가 다른 전극에 인가되도록 한다.
(6) 상기 (2)에서, 상기 복수의 리셋트 펄스 중 최초의 리셋트 펄스의 인가 종료와 다음 리셋트 펄스의 인가 개시가 대략 일치하도록 한다.
(7) 서브 필드를 이용하여 표시 패널에 화상 표시하는 방전식 표시 장치로서, 리셋트 동작을 행하는 서브 필드 기간에서, 표시 패널의 셀의 전극에 대해 상기 리셋트 동작을 위해 1 서브 필드당 여러개의 리셋트 펄스를 인가하도록 구성한다.
(8) 상기 (7)에서, 상기 복수의 리셋트 펄스는 동일한 전극에 인가되도록 한다.
(9) 상기 (7)에서, 상기 복수의 리셋트 펄스는 2개의 리셋트 펄스이고, 2개째인 리셋트 펄스가 하나째인 리셋트 펄스의 종료 후 1㎲∼수십㎲의 시간 내에 인가되도록 한다.
(10) 상기 (7)에서, 상기 복수의 리셋트 펄스는 다른 전극에 인가되도록 한다.
(11) 상기 (7)에서, 상기 복수의 리셋트 펄스 중 최초의 리셋트 펄스의 인가 종료와 다음 리셋트 펄스의 인가 개시가 대략 일치하도록 한다.
(12) 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀에 화상 표시를 위한 표시 방전을 행하게 하는 표시 패널 구동 방법에서, 셀의 전극에 대해 리셋트 동작을 위한 리셋트 펄스를 인가 후, 보조 펄스를 인가하여 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하고나서, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한다.
(13) 상기 (12)에서, 상기 보조 펄스는 상기 리셋트 펄스 종료 후 1∼3㎲의 시간 내에 인가되도록 한다.
(14) 상기 (13)에서, 상기 보조 펄스는 직전의 표시 방전 횟수에 대응하여 인가되도록 한다.
(15) 상기 (12)에서, 상기 보조 펄스는 펄스 폭이 5∼30㎲이도록 한다.
(16) 상기 (12)에서, 상기 보조 펄스는 상기 리셋트 펄스를 인가하는 전극과 동일 전극에 인가되도록 한다.
(17) 상기 (12)에서, 상기 보조 펄스는 상기 스캔 펄스를 인가하는 전극과 동일 전극에 인가되도록 한다.
(18) 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀에서의 표시 방전에 의해 화상 표시하는 방전식 표시 장치에서, 셀의 전극에 대해 리셋트 동작용 리셋트 펄스 인가 후, 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하는 보조 펄스를 인가하도록 한다.
(19) 상기 (18)에서, 상기 보조 펄스는 상기 리셋트 펄스 종료 후 1∼3㎲의 시간 내에 인가되도록 한다.
(20) 상기 (18)에서, 상기 보조 펄스는 직전의 표시 방전 횟수에 대응한 시점에서 인가되도록 한다.
(21) 상기 (18)에서, 상기 보조 펄스는 펄스 폭이 5∼30㎲이도록 한다.
(22) 상기 (18)에서, 상기 보조 펄스는 상기 리셋트 펄스를 인가하는 전극과 동일 전극에 인가되도록 한다.
(23) 상기 (18)에서, 상기 보조 펄스는 상기 스캔 펄스를 인가하는 전극과 동일 전극에 인가되도록 한다.
(24) 서브 필드에 의한 표시 방식의 구성을 구비하고, 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀을 표시 방전시켜 화상 표시하는 방전식 표시 장치에서, 리셋트 동작을 행하는 서브 필드 기간에서 셀의 전극에 대해 상기 리셋트 동작을 위해 1 서브 필드당 여러개의 리셋트 펄스를 인가하고, 또한 리셋트 펄스 인가후, 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하는 보조 펄스를 인가하도록 구성한다.
도 1은 본 발명의 일실시 형태로서 플라즈마 디스플레이 패널의 구동 방법을 설명하는 도면.
도 2는 본 발명의 일실시 형태인 플라즈마 디스플레이 패널의 구체적 구조를 도시한 도면.
도 3은 상기 도 2의 구성에서의 A 방향의 부분 확대 단면도.
도 4는 상기 도 2의 구성에서의 B 방향의 부분 확대 단면도.
도 5는 플라즈마 디스플레이 패널의 복수의 전극군 및 회로를 도시한 도면.
도 6은 플라즈마 디스플레이 패널의 필드 구동 방식을 설명하는 도면.
도 7은 플라즈마 디스플레이 패널의 구동 펄스 파형을 나타낸 도면.
도 8은 본 발명의 다른 실시 형태를 나타낸 도면.
도 9는 본 발명의 또 다른 실시 형태를 나타낸 도면.
도 10은 본 발명의 일실시 형태인 플라즈마 디스플레이 패널의 구동 방법을 설명하는 도면.
도 11은 본 발명의 일실시 형태인 플라즈마 디스플레이 패널인 경우의 구동 방법을 설명하는 도면.
도 12는 플라즈마 디스플레이 패널의 셀 내에서의 하전 입자의 움직임을 나타내는 도면.
도 13은 플라즈마 디스플레이 패널의 셀 내에서의 하전 입자의 움직임을 나타낸 도면.
도 14는 플라즈마 디스플레이 패널의 셀내에서의 하전 입자의 움직임을 나타내는 도면.
도 15는 플라즈마 디스플레이 패널의 전극 구동용 파형을 나타내는 도면.
도 16은 플라즈마 디스플레이 패널의 전극 구동용 파형을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
21 : 전면 유리 기판
22 : X 전극
23 : Y 전극
24 : X 버스 전극
25 : Y 버스 전극
26, 30 : 유전체층
27 : 보호층
28 : 배면 유리 기판
29 : 어드레스 A 전극
32 : 형광체
33 : 표시 셀
34 : X 구동 회로
35 : Y 구동 회로
36 : A 구동 회로
40 : 필드
41∼48 : 서브 필드
41a : 전면 리셋트 기간
42a∼48a : 선택 리셋트 기간
41b∼48b : 어드레스 기간
41c∼48c : 서스테인 방전(주전원) 기간
P1 : 전면 리셋트 펄스
P2, P2' : 보조 펄스
P4 : 서스테인 펄스
P6 : 스캔 펄스
P7 : 서스테인 펄스
이하, 본 발명의 실시 형태를, 도면을 이용하여 설명한다.
도 2는, 본 발명의 제1 실시 형태인 플라즈마 디스플레이 패널의 구조예의 도면이다. 도면에서, 전면 유리 기판(21)의 하면에는 투명한 X 전극(22)과 투명한 Y 전극(23)이 상호 평행하게 설치된다. 또한, 이들 X 전극(22)과 Y 전극(23)에는, 각각 X 버스 전극(24)과 Y 버스 전극(25)이 적층되어 형성되어 있다. 또한, 그 하면에는 유전체층(26)과, 또한 그 하면에는 예를 들면 산화 망간(MgO)등으로 이루어지는 보호층(27)이 설치되어 있다.
한편, 상기 전면 유리 기판에 대향하여 배치된 배면 유리 기판(28)의 상면에는, 상기 전면 유리 기판(21)의 X 전극(22)과 Y 전극(23)과 직각 방향으로 교차하도록, 소위 어드레스 A 전극(29)이 설치된다. 또, 이 어드레스 A 전극(29) 상에도 유전체층(30)이 피복되어 설치되어 있고, 또한 그 상면에는 패널의 격벽(31)을 형성하는 부재가 상기 어드레스 A 전극(29)과 평행하게 배치되어 있다. 또, 상기 어드레스 A전극(29) 상의 유전체층(30) 상에는 상기 격벽(31)을 형성하는 한쌍의 부재 사이에, 각각 형광체(32)(빨강(R), 초록(G), 파랑(B)의 3색)가 교대로 도포되어 있다.
이어서, 첨부의 도 3은 상기 도 2에 도시된 플라즈마 디스플레이 패널의, 특히 그 중 하나의 표시 셀을, 도면의 화살표 A 방향으로부터 본 경우의 일부 확대 단면도이다. 어드레스 A 전극(29)은, 한쌍의 격벽(31, 31)의 중간에 위치하고 있고, 또한 전면(前面) 유리 기판(21)과 배면 유리 기판(28) 사이에 형성되는 공간(33)에는, 예를 들면 Ne, Xe 등의 소위 방전 가스가 충전되어 방전 공간이 형성되어 있다.
또한, 첨부의 도 4는 상기 도 2의 플라즈마 디스플레이 패널을, 도면의 화살표 B방향으로부터 본 경우의 일부 확대 단면도이고, 3개의 표시 셀(33, 33··)이 도시되어 있다. 또, 각 표시 셀은, 도면 중의 점선으로 나타내는 위치에서 대략 그 경계를 구획짓고 있고, 또한 이 도면으로부터도 명확히 알 수 있듯이, 각 표시 셀에는 전면 유리 기판(21)의 X 전극(22)과 Y 전극(23)이 교대로 순차 배치되어 있다. 또, AC형의 플라즈마 디스플레이 패널에서는 이들 X 전극(22)과 Y 전극(23)의 근방의 유전체 상에, 구체적으로는 X 전극(22)과 Y 전극(23) 상의 유전체층(26)의 하면에 설치된 보호층(27) 상에 전하를 나누어 모으고, 이 전하를 이용하여 방전을 행하기 위한 전계를 형성하고 있다.
도 5는, 상기 전면 유리 기판(21) 상에 형성된 X 전극(22) 및 Y 전극(23)과 상기 배면 유리 기판(28) 상에 형성된 어드레스 A 전극(29)의 배선과, 그리고 이들 각 전극에 접속된 회로로 이루어지는 회로 구성을 나타내는 모식도이다. 또, X 구동 회로(34)는, 상기 복수의 X 전극(22)에 일시에 인가하는 구동 펄스를 발생시키고 있고(단, 이 X 전극(22)은 공통 접속은 되어 있지 않고, 홀수번과 짝수번으로 2조로 분할되어 따로따로 구동되는 경우도 있음), 한편 Y 구동 회로(35)는, 상기 복수의 Y 전극(22)의 각 전극마다 그 구동 펄스를 발생하여 인가한다. 또한, A 구동 회로(36)는 상기 어드레스 A 전극(29)의 각 전극마다 그 구동 펄스를 발생시켜 인가하고 있다.
도 6에는, 상기의 그 구성을 설명한 AC 형의 플라즈마 디스플레이 패널에서의 구동 방법인 필드 구동 방법을 나타낸다. 도면에서, 부호 40은 1필드 기간을 나타내고 있고, 횡축에는 시간 t(1필드 기간의 시간)을, 그리고 종축(하측)에는 상기 셀의 행번호 (y)를 나타내고 있다. 또, 이 도시된 예에서는 1필드가 제1∼제8 서브 필드, 즉 8개의 서브 필드(41∼48)로 분할되어 있는 예를 나타낸다.
도 6에서, 제1 서브 필드(41)의 1최초에는, 전체 셀에서 기록 방전 및 전하의 소거를 위한 자기 소거 방전과, 전하의 분리를 행하기 위한 전면 리셋트 기간(41a)이 설정되어 있다. 이어서, 제2∼제8 서브 필드(42∼48) 최초에는, 각각 그 직전의 서브 필드에서 서스테인 방전이 행해진 셀만 선택적으로 기록 및 소거를 위한 방전과, 역시 전하 분리를 행하기 위한 선택 리셋트 기간(42a∼48a)이 설정되어 있다.
또한, 제1∼제8 서브 필드(41∼48)에서는, 각각 상기 전면 리셋트 기간(41a) 또는 상기 선택 리셋트 기간(42a∼48a)에 이어서, 어드레스 기간(41b∼48b)이 설정되고, 또한 이것들에 이어서, 각각 서스테인 방전(유지 방전) 기간(41c∼48c)이 설정되어 있다. 또, 이 서스테인 방전 기간(41c∼48c)에는 각각 방전 횟수가 할당되어 있고, 이들 방전 횟수의 조합에 의해, 소위 중간조의 표시를 행하는 것을 가능하게 하고 있다. 또한, 상기 방전 횟수의 다소와 서브 필드의 순서는 임의이고, 본 실시 형태에서는 이 서브 필드를 방전 횟수가 많은 순서로 나열한 예를 그 일례로서 나타내고 있다.
도 7은, 상기 도 6에 도시한, 특히 상기 제1 서브 필드(41)에서의, 각 전극의 구동 신호의 파형을 나타내는 타임차트이다.
도 7의 (a)에 도시된 신호 파형은 상기 제1 서브 필드(41)의 전면 리셋트 기간(41a)에서, X 전극(22)에 인가되는 구동 신호 파형의 일부를 나타내고 있다. 또한, 도 7의 (b)에 도시된 신호 파형은, 이 때 상호 인접하는 Y 전극(23)의 일부(예를 들면, 본 예에서는, 제1행째의 Y1 전극(23))에 인가되는 구동 신호 파형의 일부를 나타내고 있다. 도 7의 (c)에 도시한 신호 파형은 상기 어드레스 A 전극(29)의 하나에 인가되는 구동 신호 파형의 일부를, 그리고 도 7의 (d)에 도시한 신호 파형은, 상기 펄스 신호의 인가에 의해 셀 내에 발생하는 방전에 의한 발광을 나타내고 있다.
여기서, 상기 제1 서브 필드(41)의 전면 리셋트 기간(41a)에서, X 전극(22)에 인가되는 신호 파형은, 상기 도 7의 (a)에 도시된 바와 같이 전체 표시 셀에 자기 소거 방전을 일으키게 하기 위한 전면 리셋트 펄스 P1, P2를 구비하고 있다. 또, 이 전면 리셋트 펄스 P1, P2는 도면에서도 알 수 있듯이, 본 발명에 따르면, 2개의 리셋트 펄스 P1, P2로 형성되어 있고, 이에 따라 리셋트 펄스가 연속하여 적어도 2회 X 전극(22)에 인가된다. 또, 이 전면 리셋트 펄스 P1, P2는 각 표시 셀 내에서의 전하의 유무에 상관없이, 전표시 셀에서 확실하게 방전을 일으키게 하기 위한 것으로, 그 진폭(전압) 및/또는 펄스폭에 대해서는, 나중에 상세히 설명하겠다. 또한, 이 X 전극(22)에 인가되는 신호 파형은, 계속되는 어드레스 기간(41b)에서는 X스캔 펄스 P3을, 그리고 그 후의 서스테인 방전 기간(41c)에서는 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P4를 구비하고 있다.
또한, Y1 전극(23)에 인가되는 신호 파형은, 상기 도 7의 (b)에 도시된 바와 같이 리셋트 기간(41a)에 이어지는 어드레스 기간(41b)에서, 발광하는 표시 셀을 선택하기 위해 마이너스 극성의 스캔 펄스 P6을 구비함과 동시에, 그 후의 서스테인 방전 기간(41c)에서는 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P7을 구비하고 있다.
또한, 상기 어드레스 A 전극(29)에 인가되는 신호 파형이 상기 도 7(c)에 도시되어 있고, 이 파형은 서스테인 방전 기간(41c)에서, 상기 X 전극(22) 및 Y1 전극(23)에 인가되는 서스테인 펄스 P4 및 P7에 대응하는 전면 펄스 P11을 구비하고 있다. 또한, 표시 셀을 선택하기 위한 스캔 펄스 P6에 맞춰 어드레스 펄스 P10이 인가된다. 그리고, 도 7의 (d)에는 상기 각종 구동 펄스에 의해 방전 공간(표시 셀) 내에서 발생하는 방전에 의한 발광 동작을 나타내고 있다.
여기서, 도 1의 (a)과 (b)에는, 상기 도 7에도 도시된 제1 서브 필드(41)에서의 각 신호 파형 중, 특히 그 전면 리셋트 기간(41a)에서 X 전극(22)에 인가되는 신호파형(도 1의 (a)), Y 전극(23)에 인가되는 신호 파형(도 1의 (b))이 도시되어 있다. 또한, 이 도 1의 (c)와 (d)에는, 상하로 인접하는 표시 셀, 즉 E 셀과 F 셀에서의 방전과 그것에 따른 발광 상황의 상세한 내용이 나타나 있다.
특히, 도 1의 (a)에 도시된 바와 같이 전면 리셋트 기간(41a)에서, 상기 X 전극(22)에 인가되는 전면 리셋트 펄스는, 상술된 바와 같이 2개의 리셋트 펄스 P1, P2로 형성되어 있다. 이러한 2개의 리셋트 펄스 P1, P2로 이루어지는 전면 리셋트 펄스에 따르면, 도 1의 (c)과 (d)에 도시된 바와 같이 상호 상하로 인접하는 셀, 예를 들면 E 셀과 F 셀에서, 최초의 리셋트 펄스 P1에 의해 생기는 방전 및 그에 따른 발광은, 각각 방전 공간인 셀 내의 전하의 상태에 따라 발생하는 방전에 지연이 생긴다. 그리고, 이 방전 지연의 불균일(변동)이 커지면, 인접하는 표시 셀간에 있어서의 전하에 따른 영향(크로스토크)이 커지고, 이에 따라 그 후의 어드레스 기간에서 정상적인 어드레스 방전이 저해된다.
그래서, 본 발명에서는 상기 도 1의 (a)에 도시된 바와 같이 최초의 리셋트 펄스 P1에 이어서, 제2 리셋트 펄스 P2가 X 전극(22)에 인가된다. 즉, 본 발명에서는, 우선 최초의 리셋트 펄스 P1에 의해 플라즈마 디스플레이 패널의 전체 셀에 방전을 생기게 하지만, 상기 도 1의 (c)와 (d)에 도시된 바와 같이 상하로 인접하는, 예를 들면 E셀에서는 비교적 적은 지연 시간에 방전 D11이 발생하고, 또한 F 셀에서는 이것보다도 큰 지연 시간에 방전 D21이 발생한다. 또한, 이들 방전 D11, D21 후, 상기 리셋트 펄스 P1의 종료(하강)로부터 소정의 시간을 경과한 후에, 다시 소위 자기 소거 방전 D12, D22가 발생한다. 또, 도면의 파형으로부터 분명히 알 수 있듯이, 상기 리셋트 펄스 P1의 상승에서 발생하는 방전 D11, D21은, 각각의 방전 공간인 셀에서의 상황에 따라 그 시기가 다르지만, 그 후의 자기 소거 방전 D12, D22에서는 거의 동일 시기에 방전이 발생한다.
그래서, 또한 제2 리셋트 펄스 P2를 인가하여 다시 셀 내에서 방전함으로써 도면에서와 같이 상기 제2 리셋트 펄스 P2에 의한 기록 방전 D13, D23을, 전셀 내에서 거의 동시에 발생하고, 즉 방전 지연의 불균일(변동)을 작게 하고, 또한 상하에 인접하는 표시 셀간에 있어서의 전하에 의한 영향(크로스토크)을 작게 하고, 그 후의 어드레스 기간에서의 정상적인 어드레스 방전을 확실하게 확보하는 것이다. 또, 도면 내의 부호 D14, D24는, 상기 제2 리셋트 펄스 P2에 의해 생기는 자기 소거 방전에 의한 발광을 나타내고 있다. 이와 같이, 본 발명에서는 우선 최초의 리셋트 펄스에 의해 각 표시 셀 내에서의 공간 전하를 생성시키고, 벽전하의 상황을 동일하게 하여, 제2 리셋트 펄스의 방전의 타이밍을 일치시키고자 하는 것이다.
또, 상기한 최초의 리셋트 펄스 P1의 펄스폭 t1과, 그 후에 인가하는 제2 리셋트 펄스 P2의 펄스폭 t2는, 특히 전자와 후자는 거의 동일한 값으로 설정하면 되지만, 특히 전자(前者)에 의한 방전 지연의 변동을 고려하고, 전자의 펄스 폭을 후자의 것보다도 큰 값으로 설정하는(t1≥t2) 것이 더욱 바람직하다. 또한, 이들 리셋트 펄스 P1, P2의 펄스 폭 t1, t2는, 이 펄스의 인가에 의해 생기는 기록 방전에 의해, 그 후에 발생하는 자기 소거 방전을 위한 벽전하를 전극 사이에 부착할 정도로 설정되고, 또한 그 진폭은 통상 X, Y 전극사이의 방전 개시 전압 이상이 되는, 수백 볼트로 설정된다.
또한, 이들 2개의 리셋트 펄스 P1, P2 사이의 간격 d는, 너무 가까운 경우에는, 상기 최초의 리셋트 펄스 P1에 의한 자기 소거 방전 D12, D22와의 간섭을 생기게 하기 때문에, 적어도 1㎲ 정도의 간격 d를 갖게 하는 것이 바람직하다. 또한, 이들 2개의 리셋트 펄스 P1, P2사이의 간격 d는, 상기 제2 리셋트 펄스 P2에 의해 발생하는 기록 방전 D13, D23이 거의 동시에 발생할 정도이면 되고, 예를 들면 각 셀의 구조나 방전 가스등에 따라서도 다르지만, 수십 ㎲정도까지의 범위로 설정이 가능할 것이다.
또, 상기의 실시 형태에서는, 전체 셀에서의 리셋트 펄스에 의한 방전 타이밍을 일치시키기 위해, 동일 전극, 즉 상기 X 전극(22)에 리셋트 펄스를 2회 인가하도록 하고 있지만, 본 발명은 이것에 한정되지 않는다. 즉, 예를 들면 도 8의 (a) 및 도 8의 (b)에도 도시한 바와 같이, 상기 X 전극(22)에 리셋트 펄스 P2를 인가하기 전에, 상기 리셋트 펄스 P1에 대응하는 리셋트 펄스 P1'을 Y 전극(23)에 인가하는 것도 가능하다. 또, 이 도 8에 도시한 다른 실시 형태에서도, 그 동작, 또는 그 작용 및 효과는 상기 실시 형태와 같으므로, 여기서는 그 상세한 설명은 생략한다. 또, 도 8의 (c)에는 상기된 리셋트 펄스 P1', P2에 의해 셀 내에서 발생하는 방전과 그것에 따른 발광이 나타나 있다.
또한, 도 9에는 본 발명의 또 다른 실시 형태를 나타낸다. 이 형태에서는, 상기 도 8에 도시한 실시 형태와 마찬가지로, 상기 X 전극(22)에 인가하는 리셋트 펄스 P1을 대신하여, 이것에 대응하는 리셋트 펄스 P1'을 Y 전극(23)에 인가하는 것이고(도 9의 (a) 및 (b)를 참조), 또한 도 9로부터도 분명히 알 수 있듯이, 최초의 리셋트 펄스 P1'의 종료(하강)를 제2 리셋트 펄스 P2의 개시(상승)와 거의 일치시키는 것이다. 또, 이와 같이 최초의 리셋트 펄스 P1'의 하강 시간과 제2 리셋트 펄스 P2의 상승 시간을 대략 일치시킴으로써, 도 9의 (c)에도 도시된 바와 같이 상기 리셋트 펄스의 인가에 의해 생기는 방전 및 그것에 수반하는 발광의 횟수를 감소시키는(1회 감소함) 것이 가능해진다. 이에 따르면, 이 리셋트 기간에서의 방전에 의한 발광은 전체 셀에서 일어나기 때문에, 특히 흑색 레벨에서의 휘도가 상승하는 것을 방지할 수 있어, 콘트라스트 열화의 방지 대책으로서 유리하다.
이어서, 다른 실시 형태에 대해 도 10∼도 15를 이용하여 설명한다. 도 10은 상기 도6에 도시한 상기 제1 서브 필드(41)에서의 각 전극의 구동 전압 파형을 나타낸다.
우선, 도 10의 (a)에 도시한 신호 파형은, 상기 제1 서브 필드(41)에서 X 전극(22)에 인가되는 구동 전압 파형의 일부를 나타내고 있다. 또한, 도 10의 (b)에 도시한 신호 파형은, 상호 인접하는 Y 전극(23)의 일부(예를 들면, 이 예에서는 제1행째의 Y1 전극(23))에 인가되는 구동 전압 파형의 일부를 나타내고 있다. 또한, 도 10의 (c)에 도시한 신호 파형은, 상기 어드레스 A 전극(29)의 하나에 인가되는 구동 전압 파형의 일부를, 그리고 도 10(d)에 도시한 신호 파형은 상기 펄스 전압의 인가에 의해 셀 내에 발생하는 방전에 의한 발광을 나타내고 있다.
여기서, 예를 들면 도 7에서의 서브 필드(41)에서, X 전극(22)에 인가되는 전압 파형은, 상기 도 10의 (a)에 도시한 바와 같이 그 전면 리셋트 기간(41a)에서는, 전체 셀에 자기 소거 방전을 일으키게 하기 위한 전면 리셋트 펄스 P21을 구비함과 동시에, 그 방전 종료 후에 본 발명에 따라 새롭게 X 전극(22)에 인가되는 보조 펄스 P22를 구비하고 있다. 또, 전면 리셋트 펄스 P21은 각 셀 내에서의 전하의 유무에 관계없이, 전체 셀에서 확실하게 방전을 일으키게 하기 위해, 나중에 설명하는 선택 리셋트 펄스 P36에 비교하고, 그 진폭(전압) 및/또는펄스폭에서 보다 큰 값으로 설정되어 있다. 또한, 이 보조 펄스 P22는, 도면에서도 알 수 있듯이 상기 전면 리셋트 펄스 P21의 하강으로부터 소정의 시간 t11을 거친 후에, 소정의 기간(펄스 폭)t22만큼 상승시키는 펄스 신호로 되어 있다. 또한, 이 X 전극(22)에 인가되는 전압 파형은, 계속되는 어드레스 기간(41b)에서는 X 스캔 펄스 P23을, 그리고 그 후의 서스테인 방전 기간(41c)에서는 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P24를 구비하고 있다.
또한, Y1 전극(23)에 인가되는 전압 파형은, 상기 도 10의 (b)에 도시한 바와 같이 리셋트 기간(41a)에 계속되는 어드레스 기간(41b)에서, 어드레스를 위한 마이너스 극성의 스캔 펄스 P26을 구비함과 동시에, 그 후의 서스테인 방전 기간(41c)에서는 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P27을 구비하고 있다.
또한, 상기 어드레스 A 전극(29)에 인가되는 전압 파형이 상기 도 10의 (c)에 도시되어 있고, 이 파형은 서스테인 방전 기간(41c)에서, 상기 X 전극(22) 및 Y1 전극(23)에 인가되는 서스테인 펄스 P24 및 P27에 대응하는 전면 펄스 P31을 구비하고 있다. 또한, 셀을 선택하는 경우에는, 스캔 펄스 P26에 맞춰, 도면에 파선으로 나타내는 어드레스 펄스 P30이 인가된다.
또한, 도 11은 제2 서브 필드(42) 이후의 서브 필드(43∼48)에서 각 전극에 인가되는 구동 전압 파형을 나타내고, 특히 제2 서브 필드(42)에서의 각 전극의 구동 전압 파형으로 대표된다.
우선, 도 11(a)에 도시된 신호 파형은, 상기 제2 서브 필드(42)에서 X 전극(22)에 인가되는 구동 전압 파형의 일부를 나타내고 있다. 또한, 도 11의 (b)에 도시한 신호 파형은 역시 상기 도 10에서와 마찬가지로, X 전극(22)에 인접하는 Y 전극(23)의 일부(예를 들면, 제1행째의 Y1 전극(23))에 인가되는 구동 전압 파형의 일부를, 또한 도 11(c)에 도시한 신호 파형은 상기 어드레스 A 전극(29)의 하나에 인가되는 구동 전압 파형의 일부를, 그리고 도 11(d)에 도시되는 신호 파형은 상기 펄스 전압의 인가에 의해 셀 내에 발생하는 방전에 의한 발광을 각각 나타내고 있다.
또, 여기서는, 예를 들면 상기 도 7에서의 제2 서브 필드(42)에서 X 전극(22)에 인가되는 전압 파형은, 상기 전면 리셋트 펄스 P21과는 달리, 도 11(a)에 도시된 바와 같이 그 직전의 서브 필드의 서스테인 방전의 유무에 따라 있을 경우에 방전하는 선택 리셋트 펄스 P36을 구비함과 동시에, 그 소멸 후에는, 역시 본 발명에 따라 X 전극(22)에 인가되는 보조 펄스 P22를 구비하고 있다. 또, 이 선택 리셋트 펄스 P36은, 상술한 바와 같이 직전(直前)의 서브 필드에서 서스테인 방전이 행해진 셀만 전하(벽전하)를 소거하기 위해 선택적으로 방전시키는 것으로, 그로 인한 상기 전체 셀에서 확실하게 방전을 일으키게 하기 위한 전체 셀 리셋트 펄스 P21에 비교하여, 그 진폭(전압) 및/또는 펄스폭에서 보다 적게 설정되어 있다. 또한, 상기 선택 리셋트 펄스 P36에 이어지는 보조 펄스 P22는, 상기된 바와 같이 선택 리셋트 펄스 P36의 하강으로부터 소정의 시간 t11을 경과한 후에, 소정의 기간(펄스 폭) t12만큼 상승하는 펄스 전압으로 이루어져 있다. 또한, 이 X 전극(22)에 인가되는 전압 파형에서는 계속되는 어드레스 기간(41b)에서는 X 스캔 펄스 P23을, 그리고 그 후의 서스테인 방전 기간(41c)에서는 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P24를 구비하는 것도 상기한 바와 같다.
또한, 상기 제2 서브 필드(42)(및, 그 이후의 서브 필드 43∼48)에서도, Y1 전극(23)에 인가되는 전압 파형, 및 어드레스 A 전극(29)에 인가되는 전압 파형은 상기와 같과, 즉 Y1 전극(23)에 인가되는 전압 파형은, 상기 도 11(b)에 도시된 바와 같이 선택 리셋트 기간(42a)으로 이어지는 어드레스 기간(42b)에서, 마이너스 극성의 어드레스 펄스 P26을 구비함과 동시에, 그 후의 서스테인 방전 기간(42c)에서는, 소정의 전압과 폭을 구비한 소정수의 서스테인 펄스 P27을 구비하고 있다. 또한, 상기 어드레스 A 전극(29)에 인가되는 전압 파형은, 상기 도 11(c)에 도시된 바와 같이 서스테인 방전 기간(42c)에서, 상기 X 전극(22) 및 Y1 전극(23)에 인가되는 서스테인 펄스 P24 및 P 27에 대응하는 전면 펄스 P31을 구비하고 있다.
이어서, 도 10의 (a)∼(c) 및 도 11의 (a)∼(c)에 의해 설명한 각종 펄스 구동 전압에 따른, 본 발명의 실시예의 플라즈마 디스플레이 패널의 구동 방법, 특히 그 셀(화소)의 방전에 대해, 이하에 상기 도 10의 (d), 도 11의 (d), 도 12∼도 15를 이용하여 설명한다. 또, 도 12∼도 14에는 전하의 움직임을 나타냈지만, 이들 도면에서는 도면에 도시한 3개의 영역(셀) 중 중앙의 셀에 대해 전하의 움직임을 나타내고 있다.
우선, 상기 도 10(a)에 도시된 바와 같이, 상기 도 7에서의 서브 필드(41)에서의 전체 리셋트 기간(41a)에서는, 셀의 X 전극(22)에 전면 리셋트 펄스 P21이 인가됨에 따라, 그 상승 및 하강 부분에서 도 10(d)에 도시된 바와 같이 전면 리셋트(전면 기록) 방전 D32 및 자기 소거 방전 D33이 발생한다. 또, 이 때의 전하의 움직임을 도 12, 도 13에 도시한다.
도 12에 도시된 바와 같이, 상기 서브 필드(41)의 전면 리셋트 기간(41a)에서, X 전극(22)에 전면 리셋트 펄스 P21이 인가되면, 이 전면 리셋트 펄스 P21에 의한 전압의 상승에 의해 전면 리셋트 방전 D32가 발생한다. 또, 이 전면 리셋트 방전의 발생에 따라 발생한 전하는, 상기 전면 리셋트 펄스 P21의 인가에 의해 Y 전극(23) 근방의 유전체층(26) 상에는 전하가, 구체적으로는 도면에 부호 19로 나타낸 바와 같이, 상기 Y 전극(23)의 하측의 보호층(27) 상에는 플러스 전하가 모이고, 다른쪽인 X 전극(22) 근방의 유전체층(26) 상부(즉, 상기 X 전극(22) 하측의 보호층(27) 상부)에는 마이너스 전하(20)가 모인다.
또한, 상기 도 10의 (d)에도 나타나 있는 바와 같이, 상기 전면 리셋트 펄스 P21의 종료(하강) 시에는 자기 소거 방전 D33이 발생하지만, 이 자기 소거 방전이 발생한 후의 전하의 상태가 도 13에 도시되어 있다. 도면으로 명확히 알 수 있는 바와 같이, 이 때 상기 유전체층(26) 상부 (보다 구체적으로는, 보호층(27) 상부)의 전하는 이 방전 기간 중에 자기 방전에 의해 중화(中和) 소거되지만, 이 방전 후에는 셀의 어떤 전극에도 전압이 인가되지 않기 때문에, 방전에 의해 발생한 전하(플러스의 전하(19) 및 마이너스의 전하(20))가 방전 공간 내를 떠돌고, 그리고 서로 끌어당기면서 중화 소거하게 된다.
그래서, 본 발명에서는 상기 도 10의 (a)에도 도시한 바와 같이, 상기 전면 리셋트 펄스 P21의 종료(하강) 후에, 또한 X 전극(22)에 방전을 일으키지 않을 정도의 전압의 보조 펄스 P22를 인가한다. 즉, 이 보조 펄스 P22의 X 전극(22)에의 인가에 따라, 상기 전면 리셋트 펄스 P21의 종료(하강) 후의 셀 내에서 방전 공간 내를 떠돌고 있는 전하 중, 마이너스의 전하(20)의 일부는, 도 14에 도시된 바와 같이 X 전극(22) 근방의 유전체층(26) 상(X 전극(22)하의 보호층(27) 상)에 모이고, 플러스의 전하(19)의 일부는 Y 전극(23) 근방의 유전체층(26) 상부(Y 전극(23)하의 보호층(27) 상부)에 모이고, 또한 그 일부는 배면 유리 기판(28) 상에 형성된 어드레스 A 전극(29)의 배선 근방의 유전체층(30) 상(즉, 어드레스 A 전극(29) 상의 형광체(32) 상)에 모이게 된다.
그 결과, 상기 X 전극(22) 근방의 유전체층(26) 상(X 전극(22) 하의 보호층(27) 상)에 모인 마이너스의 전하(20)는, 도 15에 파선으로 나타낸 바와 같이 전면 리셋트 기간 후의 어드레스 기간에서 X 전극(22)에 인가되는 X 스캔 펄스 P23을 실제의 인가 전압치 V3보다도 적은 값 V4로 저하시키게 된다.
한편, 상기 Y 전극(23) 근방의 유전체층(26) 상(X 전극(22)하의 보호층(27) 상)에 모인 플러스의 전하(19)는, 도 15에 파선으로 나타낸 바와 같이, 전면 리셋트 기간 후의 어드레스 기간에서 Y1 전극(23)에 인가되는 마이너스 극성의 스캔 펄스 P26을 실제의 인가 전압치 V1보다도 적은 값 V2로 하강시키게 된다.
즉, 상기 어드레스 기간에, 이것에 이어지는 서스테인 방전 기간에서 주방전을 발생시키는 표시 셀을 선택하기 위해 인가되는 마이너스 극성의 스캔 펄스 P26이 상기 Y1 전극(23)에 인가된 경우, 상기 전하에 의한 인가 전압의 저하 효과에 따라, 이러한 어드레스용의 스캔 펄스(26)에 의한 표시 셀의 오방전의 발생을 방지하는 것이 가능해진다. 또, 상기 도 10의 (d)에서는 참고를 위해, 본 발명에 따른 보조 펄스 P22가 인가되지 않은 경우에, 상기 마이너스 극성의 스캔 펄스 P26이 Y1 전극(23)에 인가됐을 때에 생기는 오방전에 따른 발광이 파선 D34로 나타나 있다.
또한, 그로 인한 보조 펄스 P22는, 도 13, 도 14에 의해 설명한 바와 같이 상기 전면 리셋트 펄스 P21 종료(하강)시의 자기 소거 방전 D33이 발생한 후의 전하를 이용하기 때문에, 이 발생한 전하가 그 후에 소멸하기 이전에 인가할 필요가 있다. 또, 이 자기 소거 방전 후의 전하는, 통상 전면 리셋트 펄스 P21의 종료(하강)로부터 1∼3㎲에서 1자릿수 내지 2자릿수 감소하기 때문에, 상기 전면 리셋트 펄스 P21의 하강의 경과 시간, 즉 t11은 1∼3㎲의 범위 내에서 설정될 필요가 있고, 또한 수십㎲의 시간에 벽전하로서 유효하게 이용할 수 있는 만큼의 전하는 남지 않으므로, 그 펄스 폭 t22는 5∼30㎲ 정도로 설정되는 것이 바람직하다. 또, 상기 t11을 1㎲ 이상으로 설정하는 이유는, 이 이하의 시간 간격에서는 자기 방전의 방전 지연에 의해 간섭을 생기게 하는 것에 따른다. 또한, 펄스폭 t22는, 어느 정도의 시간에 전하를 모으는 것이기 때문에 대략 5㎲ 이상의 시간폭을 필요로 한다. 그러나, 이 펄스 폭 t22에 대해서는, 셀 구조에 따라 필요 시간폭이 다르기 때문에, 이 값에 한정되지 않는다.
또한, 상기에서는 도 7에 있어서의 서브 필드(41)에서의 전면 리셋트 기간(41a)에서의 본 발명의 동작을 설명했지만, 그 후의 제2 서브 필드(42)∼제8 서브 필드(48)에서도 역시 상기와 같다. 그러나, 그 경우 상기 보조 펄스 P22의 인가는, 전면 리셋트 펄스 P21을 대신하여, 선택 리셋트 펄스 P36의 X 전극(22)에의 인가의 종료(하강) 후에 인가된다. 또한, 이 제2 이후의 서브 필드(42∼48)에서의 상기 보조 펄스 P22의 기능은 상기와 동일하기 때문에, 그 설명은 생략한다. 또, 상기 제2 서브 필드(42)에서의 보조 펄스 P22의 기능이, 상기 도 11의 (d)에 도시되어 있고, 여기에서도 참고를 위해 본 발명의 보조 펄스 P22가 인가되지 않은 경우의, 상기 마이너스 극성의 스캔 펄스 P26이 Y1 전극(23)에 인가된 경우에 생기는 오방전에 의한 발광이, 역시 파선 D34로 나타내고 있다.
또한, 상기 전면 리셋트 펄스 P21 또는 선택 리셋트 펄스 P36과, 이것에 이어지는 본 발명이 되는 보조 펄스 P22와의 사이의 시간 간격 t11은, 상기와 같이 1∼3㎲의 범위 내에서 일정하게 설정되는 것으로 하고 있지만, 그러나 이 시간 t11은, 또한 그 직전의 서브 필드에서의 서스테인 펄스의 수에 따라 변화시키는 것도 가능하다. 또, 이것은 직전의 서브 필드에서의 서스테인 방전이 적은 경우에는, 표시 셀 내의 전하가 적기 때문에, 상기 보조 펄스 P22에 의해 효과적으로 전하를 모으기 위해, 그 인가 시기(즉, t11)를 전면 리셋트 펄스 P21 또는 선택 리셋트 펄스 P36에 가까이 한다(즉, 대략 1㎲에 가깝게 함). 이것과는 반대로, 직전의 서브 필드에서의 서스테인 방전이 많은 경우에는, 셀내의 전하가 많기 때문에, 인가 시기(즉, t11)를 가까이 할 필요가 없고, 오히려 모으는 전하량을 제어하기 위해 이 인가 시기 t11을 2 또는 3㎲에 근접하게 된다.
또, 상기된 실시 형태에서는, 스캔 펄스 P36에 따른 오방전을 방지하기 위해, 표시 셀을 구성하는 전극 중, X 전극(22)에 상기 보조 펄스 P22를 인가하는 기술을 나타냈지만, 그러나 본 발명은 이것에 한정되지 않는다. 즉, 상기 설명과 마찬가지로 어드레스 기간에서 발광 셀의 선택을 위해 Y 전극(23)으로 인가되는 상기 스캔 펄스 P26에 따른 오방전을 방지하기 위해서는, 이 Y 전극(23)에의 스캔 펄스 P26의 인가 전압을 저감시키는 것이기 때문에, 이것은 예를 들면 첨부된 도 16에도 도시된 바와 같이, 역시 상기 전면 리셋트 펄스 P21 또는 선택 리셋트 펄스 P36의 인가 후에, Y 전극(23)에 도시된 바와 같은 마이너스 극성의 보조 펄스 P22'를 인가함으로써 실현 가능하다.
또, 이 경우에도 역시 상기 도 14로부터도 분명히 알 수 있듯이, 이 마이너스 극성의 보조 펄스 P22'를 Y 전극(23)에 인가함에 따라, 상기 전면 리셋트 펄스 P21 또는 선택 리셋트 펄스 P36에 의해 발생하는 자기 방전 D33 또는 D38에서 발생하는 전하(플러스의 전하)를 Y 전극(23) 근방의 유전체층(26)의 하부(구체적으로는, Y 전극(23)하의 보호층(27)의 하면)로 모으게 되고, 이에 따라 Y 전극(23)에 인가되는 스캔 펄스 P26의 전압을 저하하게 된다. 또한, 이 Y 전극(23)에 인가하는 보조 펄스 P22'를 인가하기 위한 시간 간격 t11이나 그 펄스 폭 t22에 대해서는, 역시 상기된 설명과 마찬가지로 1∼3㎲와 5∼30㎲의 범위 내에서 설정되는 것이 바람직하고, 또한 특히 시간 t11에 대해서는, 직전의 서브 필드에서의 서스테인 펄스의 수에 따라 변화시키는 것도 가능하다.
상기 실시예에서는, 리셋트 펄스를 복수개 이용하는 구성과, 보조 펄스를 이용하는 구성을 별개로 설치하는 구성으로 했지만, 이들 양쪽 모두를 구비한 구성, 즉 복수의 리셋트 펄스를 인가한 후, 보조 펄스를 인가하는 구성이라도 좋다.
본 발명은, 그 정신 또는 주요한 특징으로부터 일탈하지 않고, 상기 실시예의 다른 형태에서도 실시하는 것이 가능하다. 따라서, 상기 실시예는 모든 점에서 본 발명의 단순한 한 예에 지나지 않고, 한정적으로 해석해서는 안된다. 본 발명의 범위는, 특허 청구의 범위에 따라 나타내고 있다. 또한, 이 특허 청구 범위의 균등 범위에 속하는 변형이나 변경은, 전부 본 발명의 범위 내의 것이다.
이상의 상세한 설명으로부터도 알 수 있듯이, 본 발명에 따르면 전면 리셋트 방전시의 방전 지연량의 불균일(변동)을 저감시킴으로써, 화상의 고정밀화, 셀 구조의 미세화에 따르는 상하 인접 표시 셀 간의 크로스토크에 기인하는 셀의 오동작 방지, 스캔 펄스에 의한 셀 오방전에 의한 발광 셀의 오동작 방지 등이 가능해진다.

Claims (24)

  1. 리셋트 동작 후에 표시 방전시키는 셀의 선택을 행하여 표시 패널에 화상 표시하는 방전식 표시 장치에 있어서,
    최초의 리셋트 펄스 인가 후이며 셀의 선택 전인 기간에, 상기 선택을 위한 예비 처리를 행하는 펄스를 셀의 전극에 인가하도록 한 것을 특징으로 하는 방전식 표시 장치.
  2. 서브 필드를 이용하여 표시 패널에 화상 표시하는 표시 패널 구동 방법에 있어서,
    리셋트 동작을 행하는 서브 필드 기간에, 셀의 전극에 1 서브 필드당 여러개의 리셋트 펄스를 인가하여 상기 리셋트 동작을 행한 후, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한 것을 특징으로 하는 표시 패널 구동 방법.
  3. 제2항에 있어서, 상기 복수의 리셋트 펄스가 동일한 전극에 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
  4. 제3항에 있어서, 2개의 리셋트 펄스가 인가되고, 2개째의 리셋트 펄스가 1개째의 리셋트 펄스의 종료 후 1㎲∼수십㎲의 시간 내에 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
  5. 제2항에 있어서, 상기 복수의 리셋트 펄스를 다른 전극에 인가하도록 한 것을 특징으로 하는 표시 패널 구동 방법.
  6. 제2항에 있어서, 상기 복수의 리셋트 펄스 중 최초의 리셋트 펄스의 인가 종료와 다음 리셋트 펄스의 인가 개시가 거의 일치하게 되는 것을 특징으로 하는 표시 패널 구동 방법.
  7. 서브 필드를 이용하여 표시 패널에 화상 표시하는 방전식 표시 장치에 있어서,
    리셋트 동작을 행하는 서브 필드 기간에, 표시 패널의 셀의 전극에 대해, 상기 리셋트 동작을 위해 1 서브 필드당 여러개의 리셋트 펄스를 인가하도록 한 구성을 특징으로 하는 방전식 표시 장치.
  8. 제7항에 있어서, 상기 복수의 리셋트 펄스는 동일한 전극에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  9. 제7항에 있어서, 상기 복수의 리셋트 펄스는 2개의 리셋트 펄스이고, 2개째의 리셋트 펄스가 1개째인 리셋트 펄스의 종료 후 1㎲∼수십㎲의 시간 내에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  10. 제7항에 있어서, 상기 복수의 리셋트 펄스는 다른 전극에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  11. 제7항에 있어서, 상기 복수의 리셋트 펄스 중 최초의 리셋트 펄스의 인가 종료와 다음 리셋트 펄스의 인가 개시가 거의 일치하게 되는 것을 특징으로 하는 방전식 표시 장치.
  12. 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀에 화상 표시를 위한 표시 방전을 행하게 하는 표시 패널 구동 방법에 있어서,
    셀의 전극에 대해, 리셋트 동작을 위한 리셋트 펄스를 인가 후, 보조 펄스를 인가하여 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하고 나서, 표시 방전시키는 셀을 선택하는 어드레스 동작을 행하도록 한 것을 특징으로 하는 표시 패널 구동 방법.
  13. 제12항에 있어서, 상기 보조 펄스는 상기 리셋트 펄스 종료 후 1∼3㎲의 시간 내에 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
  14. 제13항에 있어서, 상기 보조 펄스는 직전(直前)의 표시 방전 횟수에 대응하여 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
  15. 제12항에 있어서, 상기 보조 펄스는 펄스 폭이 5∼30㎲인 것을 특징으로 하는 표시 패널 구동 방법.
  16. 제12항에 있어서, 상기 보조 펄스는 상기 리셋트 펄스를 인가하는 전극과 동일한 전극에 인가되는 표시 패널 구동 방법.
  17. 제12항에 있어서, 상기 보조 펄스는 상기 스캔 펄스를 인가하는 전극과 동일한 전극에 인가되는 것을 특징으로 하는 표시 패널 구동 방법.
  18. 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀에 있어서의 표시 방전에 의해 화상 표시하는 방전식 표시 장치에 있어서,
    셀의 전극에 대해, 리셋트 동작용 리셋트 펄스 인가 후, 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하는 보조 펄스를 인가하도록 한 구성을 특징으로 하는 방전식 표시 장치.
  19. 제18항에 있어서, 상기 보조 펄스는 상기 리셋트 펄스 종료 후 1∼3㎲의 시간 내에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  20. 제18항에 있어서, 상기 보조 펄스는, 직전의 표시 방전 횟수에 대응한 시점에서 인가되는 것을 특징으로 하는 방전식 표시 장치.
  21. 제18항에 있어서, 상기 보조 펄스는 펄스 폭이 5∼30㎲인 것을 특징으로 하는 방전식 표시 장치.
  22. 제18항에 있어서, 상기 보조 펄스는 상기 리셋트 펄스를 인가하는 전극과 동일 전극에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  23. 제18항에 있어서, 상기 보조 펄스는, 상기 스캔 펄스를 인가하는 전극과 동일 전극에 인가되는 것을 특징으로 하는 방전식 표시 장치.
  24. 서브 필드에 의한 표시 방식의 구성을 갖고, 리셋트 동작과 어드레스 동작을 행하여 표시 패널의 셀을 표시 방전시켜 화상 표시하는 방전식 표시 장치에 있어서,
    리셋트 동작을 행하는 서브 필드 기간에, 셀의 전극에 대해, 상기 리셋트 동작을 위해 1 서브 필드당 여러개의 리셋트 펄스를 인가하고, 또한 리셋트 펄스 인가 후, 어드레스 동작시의 스캔 펄스와는 역전위가 되는 전하를 형성하는 보조 펄스를 인가하도록 한 구성을 특징으로 하는 방전식 표시 장치.
KR10-1999-0030159A 1998-07-29 1999-07-24 표시 패널 구동 방법 및 방전식 표시 장치 KR100517259B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21458698 1998-07-29
JP1998-214586 1998-07-29
JP1998-214325 1998-07-29
JP21432598 1998-07-29

Publications (2)

Publication Number Publication Date
KR20000011949A true KR20000011949A (ko) 2000-02-25
KR100517259B1 KR100517259B1 (ko) 2005-09-28

Family

ID=26520254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0030159A KR100517259B1 (ko) 1998-07-29 1999-07-24 표시 패널 구동 방법 및 방전식 표시 장치

Country Status (6)

Country Link
US (1) US6404411B1 (ko)
EP (1) EP0977169A1 (ko)
JP (1) JP5146410B2 (ko)
KR (1) KR100517259B1 (ko)
CN (1) CN1136530C (ko)
TW (1) TW527576B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093427A (ja) * 1999-09-28 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
KR100313113B1 (ko) * 1999-11-10 2001-11-07 김순택 플라즈마 표시 패널의 구동 방법
KR100338519B1 (ko) * 1999-12-04 2002-05-30 구자홍 플라즈마 디스플레이 패널의 어드레스 방법
JP3644867B2 (ja) * 2000-03-29 2005-05-11 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその製造方法
US7006060B2 (en) * 2000-06-22 2006-02-28 Fujitsu Hitachi Plasma Display Limited Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
US7091935B2 (en) 2001-03-26 2006-08-15 Lg Electronics Inc. Method of driving plasma display panel using selective inversion address method
CN100412920C (zh) * 2002-04-02 2008-08-20 友达光电股份有限公司 等离子体显示面板在重置时段的驱动方法
CN100338642C (zh) * 2002-05-24 2007-09-19 皇家飞利浦电子股分有限公司 电泳显示设备及其驱动方法
WO2004075153A1 (en) * 2003-02-24 2004-09-02 Thomson Licensing S.A. Method for driving a plasma display panel
KR100547979B1 (ko) * 2003-12-01 2006-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100708691B1 (ko) * 2005-06-11 2007-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널
US7642992B2 (en) * 2005-07-05 2010-01-05 Lg Electronics Inc. Plasma display apparatus and driving method thereof
TW200719313A (en) * 2005-11-08 2007-05-16 Marketech Int Corp Method of driving opposed discharge plasma display panel
US20070152917A1 (en) * 2005-12-30 2007-07-05 Lg Electronics Inc. Plasma display apparatus
EP2085957B1 (en) * 2006-11-14 2011-10-05 Panasonic Corporation Plasma display panel drive method and plasma display device
JP2009259513A (ja) * 2008-04-15 2009-11-05 Panasonic Corp プラズマディスプレイ装置
JP2009259512A (ja) * 2008-04-15 2009-11-05 Panasonic Corp プラズマディスプレイ装置
JP4715859B2 (ja) * 2008-04-15 2011-07-06 パナソニック株式会社 プラズマディスプレイ装置
KR20120114020A (ko) 2011-04-06 2012-10-16 삼성디스플레이 주식회사 입체 영상 표시 장치 및 그 구동 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232961T2 (de) * 1991-12-20 2003-09-04 Fujitsu Ltd Vorrichtung zur Steuerung einer Anzeigetafel
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3370405B2 (ja) * 1993-12-17 2003-01-27 富士通株式会社 平面表示装置及びその駆動方法
JP3265904B2 (ja) 1995-04-06 2002-03-18 富士通株式会社 フラット・ディスプレイ・パネルの駆動方法
JP3372706B2 (ja) * 1995-05-26 2003-02-04 株式会社日立製作所 プラズマディスプレイの駆動方法
JPH09160522A (ja) * 1995-12-01 1997-06-20 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP3565650B2 (ja) * 1996-04-03 2004-09-15 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及び表示装置
JPH09311663A (ja) * 1996-05-24 1997-12-02 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP3580027B2 (ja) * 1996-06-06 2004-10-20 株式会社日立製作所 プラズマディスプレイ装置
JP3549138B2 (ja) 1996-09-06 2004-08-04 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3447185B2 (ja) * 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
JP3792323B2 (ja) * 1996-11-18 2006-07-05 三菱電機株式会社 プラズマディスプレイパネルの駆動方法
US6020687A (en) * 1997-03-18 2000-02-01 Fujitsu Limited Method for driving a plasma display panel
JPH1124626A (ja) * 1997-06-30 1999-01-29 Mitsubishi Electric Corp プラズマディスプレイの駆動方法および表示装置
JP3199111B2 (ja) * 1998-03-05 2001-08-13 日本電気株式会社 交流放電型プラズマディスプレイパネル及びその駆動方法
JPH11265164A (ja) * 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法

Also Published As

Publication number Publication date
US6404411B1 (en) 2002-06-11
EP0977169A1 (en) 2000-02-02
KR100517259B1 (ko) 2005-09-28
JP5146410B2 (ja) 2013-02-20
JP2009237580A (ja) 2009-10-15
CN1250204A (zh) 2000-04-12
CN1136530C (zh) 2004-01-28
TW527576B (en) 2003-04-11

Similar Documents

Publication Publication Date Title
JP5146410B2 (ja) プラズマディスプレイ装置の駆動方法
US6288692B1 (en) Plasma display for high-contrast interlacing display and driving method therefor
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR19990086990A (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
KR100764347B1 (ko) Ａｃ형 ｐｄｐ의 구동 방법 및 구동 장치
JP3231569B2 (ja) プラズマディスプレイパネルの駆動方法および駆動装置
US20050212723A1 (en) Driving method of plasma display panel and plasma display device
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
KR100284341B1 (ko) Ａｃ형 플라즈마 표시 패널의 구동 방법
KR100383044B1 (ko) 플라즈마 표시 패널의 구동방법
KR20040023994A (ko) 플라즈마 디스플레이 패널
WO2006030825A1 (ja) プラズマディスプレイパネルの駆動方法
KR100313113B1 (ko) 플라즈마 표시 패널의 구동 방법
US7006060B2 (en) Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
US7639212B2 (en) Ac-type gas-discharge display device
JP2666735B2 (ja) プラズマディスプレイパネルの駆動方法
KR100482322B1 (ko) 플라즈마 디스플레이 패널의 고속 스캐닝 방법 및 장치
JP4438131B2 (ja) 表示パネルの駆動方法と放電式表示装置
KR100349923B1 (ko) 플라즈마 표시패널의 구동방법
US6765547B2 (en) Method of driving a plasma display panel, and a plasma display apparatus using the method
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR100316022B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4569136B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020702

Effective date: 20040519

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee