KR20000002805A - 박막 트랜지스터의 제조방법 - Google Patents
박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20000002805A KR20000002805A KR1019980023722A KR19980023722A KR20000002805A KR 20000002805 A KR20000002805 A KR 20000002805A KR 1019980023722 A KR1019980023722 A KR 1019980023722A KR 19980023722 A KR19980023722 A KR 19980023722A KR 20000002805 A KR20000002805 A KR 20000002805A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- gate
- thin film
- metal film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 107
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 15
- 238000005253 cladding Methods 0.000 claims description 6
- 238000002048 anodisation reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 abstract description 7
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000001039 wet etching Methods 0.000 abstract description 3
- 230000001934 delay Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000007743 anodising Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 알루미늄막의 부식을 방지하면서, 1번의 패터닝 공정을 이용한 비교적 간단한 공정으로 저저항을 갖는 게이트를 형성할 수 있는 박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 박막 트랜지스터는 절연기판 상에 제 1 및 제 2 금속막을 순차적으로 증착하는 단계; 제 2 및 제 1 금속막을 패터닝하여 게이트를 형성하는 단계; 및, 게이트의 제 1 금속막 양 측을 산화시켜 제 1 금속막의 양 측을 클래딩하는 산화막을 형성하는 단계를 포함한다. 바람직하게, 제 1 금속막은 알루미늄막이고, 제 2 금속막은 Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막이다. 또한, 산화막은 양극산화 공정으로 형성한다.
Description
본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 특히 액정 표시 소자에서 스위칭 소자로 사용되는 박막 트랜지스터의 제조방법에 관한 것이다.
액정 표시 소자는 텔레비젼 또는 그래픽 디스플레이 등의 표시소자로서 사용된다, 특히 액티브 매트릭스형 액정 표시소자는 고속 응답성을 지니고, 높은 화소 개수를 갖는데 적당할 뿐만 아니라, 디스플레이 화면의 고화질화, 대형화, 컬러화면화 등을 실현하는데 적합하다. 이러한 액정 표시 소자의 스위칭 소자로서, 급준한 온/오프 특성을 지니는 박막 트랜지스터가 주로 사용된다.
박막 트랜지스터의 게이트 물질로서 알루미늄막이 주로 사용되는데, 이러한 알루미늄막은 이후 진행되는 습식식각시 부식문제를 유발하여 박막 트랜지스터의 특성을 저하시켰다. 따라서, 종래에는 이러한 부식문제를 해결하기 위하여, 알루미늄막으로 된 게이트를 저저항을 갖는 금속막으로 클래딩(clading)하여, 부식문제를 방지하면서, 게이트의 저항을 낮추었다.
그러나, 상기한 클래딩 구조의 게이트는 알루미늄막의 부식을 방지할 수는 있었으나, 2번의 패터닝 공정이 요구되기 때문에, 공정이 복잡해지는 문제가 있었다.
따라서, 본 발명은 알루미늄막의 부식을 방지하면서, 1번의 패터닝 공정을 이용한 비교적 간단한 공정으로 저저항을 갖는 게이트를 형성할 수 있는 박막 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c은 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10, 20 : 반도체 기판 11, 22 : 알루미늄막
12, 21 : MoW막 13, 23 : 포토레지스트막 패턴
14, 24 : 산화막 100, 200 : 게이트
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터는 절연기판 상에 제 1 및 제 2 금속막을 순차적으로 증착하는 단계; 제 2 및 제 1 금속막을 패터닝하여 게이트를 형성하는 단계; 및, 게이트의 제 1 금속막 양 측을 산화시켜 제 1 금속막의 양 측을 클래딩하는 산화막을 형성하는 단계를 포함한다.
본 실시예에서, 제 1 금속막은 알루미늄막이고, 제 2 금속막은 Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막이다. 또한, 산화막은 양극산화 공정으로 형성한다.
또한, 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법은 절연 기판 상에 제 1 및 제 2 금속막을 순차적으로 증착하는 단계; 제 2 및 제 1 금속막을 패터닝하여 게이트를 형성하는 단계; 및, 게이트의 제 2 금속막의 표면을 산화시켜 제 1 금속막의 상부 및 양 측을 클래딩하는 산화막을 형성하는 단계를 포함한다.
본 실시예에서, 제 1 금속막은 Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막이고, 제 2 금속막은 알루미늄막이다. 또한, 산화막은 양극산화 공정으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 유리와 같은 투명한 절연기판(10) 상에 알루미늄막(11)을 증착하고, 그 상부에 저저항을 가지는 금속으로서, Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막, 바람직하게 MoW막(12)을 증착한다. 그런 다음, MoW막(12) 상에 포토리소그라피로 포토레지스트막 패턴(13)을 형성하고, 포토레지스트막 패턴(13)을 마스크로하여 MoW막(12) 및 알루미늄막(11)을 패터닝하여 적층구조의 게이트(100)를 형성한다.
도 1b를 참조하면, 게이트(100) 양 측의 노출된 알루미늄막(11)을 양극산화(anodic oxidation)시켜 산화막(14)을 형성하여, 알루미늄막(11)의 양 측을 클래딩하도록 한다. 또한, 양극산화시 열에 의해 MoW막(12)이 경화됨으로써, MoW막(12)의 안정화를 도모할 수 있는 효과가 있다. 그리고 나서, 도 1c에 도시된 바와 같이, 공지된 방법으로 포토레지스트막 패턴(13)을 제거한다.
한편, 상기 실시예와는 달리 알루미늄막을 MoW막 상에 형성하여, 알루미늄막의 표면을 모두 양극산화시켜, 알루미늄막을 클랭딩할 수 있다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 유리와 같은 투명한 절연기판(20) 상에 저저항을 가지는 금속으로서, Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막, 바람직하게 MoW막(21)을 증착하고, 그 상부에 알루미늄막(22)을 증착한다. 그런 다음, 알루미늄막(22) 상에 포토리소그라피로 포토레지스트막 패턴(23)을 형성하고, 포토레지스트막 패턴(23)을 마스크로하여 알루미늄막(22) 및 MoW막(21) 패터닝하여 적층구조의 게이트(200)를 형성한다.
도 2b를 참조하면, 공지된 방법으로 포토레지스트막 패턴(23)을 제거하고, 노출된 알루미늄막(22) 표면을 양극산화(anodic oxidation)시켜 산화막(24)을 형성하여, 알루미늄막(22) 상부 및 양 측을 클래딩한다. 또한, 양극산화시 열에 의해 MoW막(21)이 경화됨으로써, MoW막(21)의 안정화를 도모할 수 있는 효과가 있다.
상기한 본 발명에 의하면, 1회의 패터닝 공정으로 알루미늄막과 MoW막의 이중막으로 게이트를 형성하기 때문에, 공정이 단순해진다. 또한, 게이트가 예컨대 3μΩ·㎝ 정도의 저저항을 갖기 때문에, 게이트의 신호지연 및 신호왜곡 현상이 현저히 감소된다. 또한, 알루미늄막의 노출부분이 양극산화에 의해 형성된 산화막에 의해 클래딩됨으로써, 후속으로 진행되는 습식식각시 알루미늄막의 부식이 방지된다. 따라서, 박막 트랜지스터의 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (8)
- 절연기판 상에 제 1 및 제 2 금속막을 순차적으로 증착하는 단계;상기 제 2 및 제 1 금속막을 패터닝하여 게이트를 형성하는 단계; 및,상기 게이트의 제 1 금속막 양 측을 산화시켜 상기 제 1 금속막의 양 측을 클래딩하는 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 1 금속막은 알루미늄막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 2 금속막은 Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 산화막은 양극산화 공정으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 절연 기판 상에 제 1 및 제 2 금속막을 순차적으로 증착하는 단계;상기 제 2 및 제 1 금속막을 패터닝하여 게이트를 형성하는 단계; 및,상기 게이트의 제 2 금속막의 표면을 산화시켜 상기 제 2 금속막의 상부 및 양 측을 클래딩하는 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 제 1 금속막은 Cr막, Mo막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 금속막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 5 항 또는 제 6 항에 있어서, 상기 제 2 금속막은 알루미늄막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 산화막은 양극산화 공정으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023722A KR20000002805A (ko) | 1998-06-23 | 1998-06-23 | 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023722A KR20000002805A (ko) | 1998-06-23 | 1998-06-23 | 박막 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000002805A true KR20000002805A (ko) | 2000-01-15 |
Family
ID=19540510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980023722A KR20000002805A (ko) | 1998-06-23 | 1998-06-23 | 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000002805A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270484B1 (ko) * | 2009-09-25 | 2013-06-03 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
-
1998
- 1998-06-23 KR KR1019980023722A patent/KR20000002805A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270484B1 (ko) * | 2009-09-25 | 2013-06-03 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 어레이 기판 및 그 제조 방법 |
| US8487347B2 (en) | 2009-09-25 | 2013-07-16 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| EP0301571A2 (en) | Thin film transistor array | |
| KR940027130A (ko) | 반도체 소자의 필드 산화막 제조 방법 | |
| US8203683B2 (en) | Electro-optic device having terminal section and pixel section with particular multilayer structures | |
| KR20000002805A (ko) | 박막 트랜지스터의 제조방법 | |
| US5246468A (en) | Method of fabricating a lateral metal-insulator-metal device compatible with liquid crystal displays | |
| KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR100212272B1 (ko) | 액정 표시 장치의 제조 방법 | |
| GB2144266A (en) | Method of manufacture for ultra-miniature thin-film diodes | |
| JPS61185783A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100303348B1 (ko) | 액정표시소자의 데이터 라인 형성방법 | |
| KR100303347B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| KR100437599B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100488933B1 (ko) | 액정표시소자및그의제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100372303B1 (ko) | 액정디스플레이패널및그제조방법 | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| KR100577783B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20020057032A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPH06273782A (ja) | 液晶表示装置の製造方法 | |
| JPH06118449A (ja) | Ｍｉｍ型非線形素子の製造方法 | |
| JP2989286B2 (ja) | 液晶表示装置における電極形成方法及び電極構造 | |
| JPH02304938A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| N231 | Notification of change of applicant |