JP2989286B2 - 液晶表示装置における電極形成方法及び電極構造 - Google Patents
液晶表示装置における電極形成方法及び電極構造Info
- Publication number
- JP2989286B2 JP2989286B2 JP3704391A JP3704391A JP2989286B2 JP 2989286 B2 JP2989286 B2 JP 2989286B2 JP 3704391 A JP3704391 A JP 3704391A JP 3704391 A JP3704391 A JP 3704391A JP 2989286 B2 JP2989286 B2 JP 2989286B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- transparent
- insulating layer
- alnx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
液晶駆動用２端子非線形素子として、ＭＳＩ（Ｍｅｔａ
ｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）方式
の素子を使用する液晶表示装置の電極形成方法及びその
電極構造に関するものである。
液晶駆動用２端子非線形素子として、ＭＳＩ（Ｍｅｔａ
ｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）方式
の素子を使用する液晶表示装置の電極形成方法及びその
電極構造に関するものである。
【０００２】
【従来の技術】近年、小型、軽量、低消費電力の表示手
段として、液晶表示装置が実用化されており、液晶表示
装置における電極の各画素の構成として、単純マトリク
ス方式と、表示情報量の増大を計るアクティブマトリク
ス方式に大別される。
段として、液晶表示装置が実用化されており、液晶表示
装置における電極の各画素の構成として、単純マトリク
ス方式と、表示情報量の増大を計るアクティブマトリク
ス方式に大別される。
【０００３】アクティブマトリクス方式としては、各画
素に非線形能動素子を配置することによって余分な信号
の干渉を排除し、高画質を実現することが可能である。
そして、このアクティブマトリクス方式には、３端子素
子からなる薄膜トランジスタを形成したＴＦＴ（Ｔｈｉ
ｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）タイプ、或いは２
端子素子の金属−絶縁物−金属からなる非線形能動素子
を用いたＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍ
ｅｔａｌ）タイプが知られている。
素に非線形能動素子を配置することによって余分な信号
の干渉を排除し、高画質を実現することが可能である。
そして、このアクティブマトリクス方式には、３端子素
子からなる薄膜トランジスタを形成したＴＦＴ（Ｔｈｉ
ｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）タイプ、或いは２
端子素子の金属−絶縁物−金属からなる非線形能動素子
を用いたＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍ
ｅｔａｌ）タイプが知られている。
【０００４】このうち、ＴＦＴタイプは、表示信号の入
力端子と、アドレス信号の入力端子とを分離できるため
に、それぞれの信号の最適化を独立して行うことがで
き、高い表示品質が得やすい。反面、素子の構造上か
ら、製造工程においてフォトリソ工程を５乃至８回経な
ければならず、このため素子に欠陥を生じやすく、製造
歩留りが低下するという難点がある。
力端子と、アドレス信号の入力端子とを分離できるため
に、それぞれの信号の最適化を独立して行うことがで
き、高い表示品質が得やすい。反面、素子の構造上か
ら、製造工程においてフォトリソ工程を５乃至８回経な
ければならず、このため素子に欠陥を生じやすく、製造
歩留りが低下するという難点がある。
【０００５】これに対して、ＭＩＭタイプは、比較的構
造が簡単であるので、大型化を要する液晶表示装置に適
するものであり、この中で、活性層である絶縁層に半導
電性絶縁層を用いたものをＭＳＩタイプと呼んでおり、
一般にＭＩＭタイプと区別している。このＭＳＩタイプ
においては、半導電性絶縁層を構成する主元素の元素比
率を変えたり、種々の元素をドープしたりすることで、
抵抗率を変化させられる利点を有している。このこと
は、ＭＩＭタイプの素子と比べ、ＭＳＩタイプの素子の
設計の許容範囲が広く、液晶材料やカラーフィルタ材料
等まで含めた表示デバイス全体の設計の自由度が増やす
ことができる。
造が簡単であるので、大型化を要する液晶表示装置に適
するものであり、この中で、活性層である絶縁層に半導
電性絶縁層を用いたものをＭＳＩタイプと呼んでおり、
一般にＭＩＭタイプと区別している。このＭＳＩタイプ
においては、半導電性絶縁層を構成する主元素の元素比
率を変えたり、種々の元素をドープしたりすることで、
抵抗率を変化させられる利点を有している。このこと
は、ＭＩＭタイプの素子と比べ、ＭＳＩタイプの素子の
設計の許容範囲が広く、液晶材料やカラーフィルタ材料
等まで含めた表示デバイス全体の設計の自由度が増やす
ことができる。
【０００６】ＭＳＩタイプの素子である半導電性絶縁層
としては、現時点で、窒化シリコン膜（ＳｉＮｘ，０＜
ｘ＜４／３）に関して公知であり、また、少なくとも、
Ａｌ，Ｎを使用するＡｌＮｘ（０＜ｘ＜１）が、最近、
本件出願人より提案されている。
としては、現時点で、窒化シリコン膜（ＳｉＮｘ，０＜
ｘ＜４／３）に関して公知であり、また、少なくとも、
Ａｌ，Ｎを使用するＡｌＮｘ（０＜ｘ＜１）が、最近、
本件出願人より提案されている。
【０００７】
【発明が解決しようとする課題】ＭＳＩタイプの素子の
製造工程は、基本的にはＭＩＭタイプの素子の製造工程
と同様に、所定回数のフォトリソ工程を必要としている
が、本発明では、そのＭＳＩタイプの素子を用いる液晶
表示素子において、更にその製造工程の数を減らし、製
造歩留りを向上させることができる手段を提供すること
を目的とするものである。
製造工程は、基本的にはＭＩＭタイプの素子の製造工程
と同様に、所定回数のフォトリソ工程を必要としている
が、本発明では、そのＭＳＩタイプの素子を用いる液晶
表示素子において、更にその製造工程の数を減らし、製
造歩留りを向上させることができる手段を提供すること
を目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、前記目的を達
成するために、液晶を挟持して対向する一対の透明基板
と、該透明基板の対向する面に設けられた行電極または
列電極からなる液晶駆動用画素透明電極と、該透明電極
に信号電圧を印加するＡｌ層の下部電極と、前記透明電
極の各画素に接続する上部電極と、該下部電極と上部電
極との間に設けられた、ＡｌＮｘ（０＜ｘ＜１）の半導
電性絶縁層とを備えた液晶表示装置において、透明基板
上に下部電極としてのＡｌと、半導電性絶縁層としての
ＡｌＮｘ（０＜ｘ＜１）とを、連続していずれも真空中
で蒸着形成し、次いで、前記形成されたＡｌとＡｌＮｘ
の各層を同時にエッチング加工でパターニングを行い、
下部電極及び半導電性絶縁層を形成し、更に、Ａｌから
なる下部電極のエッチング端面を陽極酸化法によって、
Ａｌ2 Ｏ3 絶縁層とし、しかる後上部電極，画素透明電
極を形成したことを特徴とするものである。
成するために、液晶を挟持して対向する一対の透明基板
と、該透明基板の対向する面に設けられた行電極または
列電極からなる液晶駆動用画素透明電極と、該透明電極
に信号電圧を印加するＡｌ層の下部電極と、前記透明電
極の各画素に接続する上部電極と、該下部電極と上部電
極との間に設けられた、ＡｌＮｘ（０＜ｘ＜１）の半導
電性絶縁層とを備えた液晶表示装置において、透明基板
上に下部電極としてのＡｌと、半導電性絶縁層としての
ＡｌＮｘ（０＜ｘ＜１）とを、連続していずれも真空中
で蒸着形成し、次いで、前記形成されたＡｌとＡｌＮｘ
の各層を同時にエッチング加工でパターニングを行い、
下部電極及び半導電性絶縁層を形成し、更に、Ａｌから
なる下部電極のエッチング端面を陽極酸化法によって、
Ａｌ2 Ｏ3 絶縁層とし、しかる後上部電極，画素透明電
極を形成したことを特徴とするものである。
【０００９】本発明は、半導電性絶縁層としてのＡｌＮ
ｘを真空中で形成するに際して、反応性蒸着法を使用す
ることを特徴とするものである。
ｘを真空中で形成するに際して、反応性蒸着法を使用す
ることを特徴とするものである。
【００１０】更に、本発明は、液晶を挟持して対向する
一対の透明基板と、該透明基板の対向する面に設けられ
た行電極または列電極からなる液晶駆動用透明電極と、
該透明電極に信号電圧を印加するＡｌ層の下部電極と、
前記透明電極の各画素に接続する上部電極と、該下部電
極と上部電極との間に設けられた、ＡｌＮｘ（０＜ｘ＜
１）の半導電性絶縁層とを備えた液晶表示装置におい
て、透明基板上にエッチング加工でパターニングされ、
その端面にＡｌ2 Ｏ3絶縁層を形成したＡｌ層の下部電
極と、この上面にエッチング加工でパターニングされた
ＡｌＮｘの半導電性絶縁層と、該半導電性絶縁層と前記
透明基板とを接続する上部電極及び画素透明電極を備え
たことを特徴とするものである。
一対の透明基板と、該透明基板の対向する面に設けられ
た行電極または列電極からなる液晶駆動用透明電極と、
該透明電極に信号電圧を印加するＡｌ層の下部電極と、
前記透明電極の各画素に接続する上部電極と、該下部電
極と上部電極との間に設けられた、ＡｌＮｘ（０＜ｘ＜
１）の半導電性絶縁層とを備えた液晶表示装置におい
て、透明基板上にエッチング加工でパターニングされ、
その端面にＡｌ2 Ｏ3絶縁層を形成したＡｌ層の下部電
極と、この上面にエッチング加工でパターニングされた
ＡｌＮｘの半導電性絶縁層と、該半導電性絶縁層と前記
透明基板とを接続する上部電極及び画素透明電極を備え
たことを特徴とするものである。
【００１１】
【作用】上述した構成により、本発明に係わる液晶表示
装置では、ＡｌとＡｌＮｘ（０＜ｘ＜１）とを同時にエ
ッチングしており、フォトリソ工程を減らすことがで
き、製造の歩留りを向上することになる。
装置では、ＡｌとＡｌＮｘ（０＜ｘ＜１）とを同時にエ
ッチングしており、フォトリソ工程を減らすことがで
き、製造の歩留りを向上することになる。
【００１２】
【実施例】本発明の実施例を説明する前に、本発明の理
解を容易にするため、本発明時点の直前におけるＡｌＮ
ｘ（０＜ｘ＜１）を用いたＭＩＳタイプの素子の製造工
程について、図３により説明する。ここでは、実施例と
してその一画素について示している。
解を容易にするため、本発明時点の直前におけるＡｌＮ
ｘ（０＜ｘ＜１）を用いたＭＩＳタイプの素子の製造工
程について、図３により説明する。ここでは、実施例と
してその一画素について示している。
【００１３】先ず、透明絶縁基板２０上に、Ａｌ（アル
ミニュウム），Ｔａ，Ａｕ，Ｎｉ等の金属を蒸着法また
はスパッタリング法で、金属薄膜を形成し、この金属薄
膜を通常のレジストワークによりパターニングして、図
３（ａ）に示すような、下部電極２１が形成される。こ
の場合、使用金属は不透明金属であってもかまわない。
ミニュウム），Ｔａ，Ａｕ，Ｎｉ等の金属を蒸着法また
はスパッタリング法で、金属薄膜を形成し、この金属薄
膜を通常のレジストワークによりパターニングして、図
３（ａ）に示すような、下部電極２１が形成される。こ
の場合、使用金属は不透明金属であってもかまわない。
【００１４】次に、この下部電極２１の上に半導電性絶
縁層２２を形成するため、ＡｌＮｘ（０＜ｘ＜１）の薄
膜をマグネトロンスパッタリング法，反応性蒸着法、或
いは窒素イオンビームアシストイオンビーム蒸着法等に
より形成する。そして、これをレジストワークによりパ
ターニングして、図３（ｂ）に示すように、半導電性絶
縁層２２が形成される。この場合、エッチング液として
は、ＡｌＮｘ（０＜ｘ＜１）のｘが１に近ければ、熱濃
リン酸を使用し、通常は抵抗率が小さくなるＡｌのリッ
チな膜を活性層として用いるので、ＮａＯＨ水溶液が使
用される。
縁層２２を形成するため、ＡｌＮｘ（０＜ｘ＜１）の薄
膜をマグネトロンスパッタリング法，反応性蒸着法、或
いは窒素イオンビームアシストイオンビーム蒸着法等に
より形成する。そして、これをレジストワークによりパ
ターニングして、図３（ｂ）に示すように、半導電性絶
縁層２２が形成される。この場合、エッチング液として
は、ＡｌＮｘ（０＜ｘ＜１）のｘが１に近ければ、熱濃
リン酸を使用し、通常は抵抗率が小さくなるＡｌのリッ
チな膜を活性層として用いるので、ＮａＯＨ水溶液が使
用される。
【００１５】更に、レジストワークにより、Ａｌ，Ｔ
ａ，Ａｕ，Ｎｉ等の金属で上部電極２３及びＩＴＯ（Ｉ
ｎ2 −ＳｎＯ2 ）等の画素透明電極２４を形成する。こ
のようにしてできたＭＳＩタイプの素子の一画素の断面
が図３（ｃ）に示されている。
ａ，Ａｕ，Ｎｉ等の金属で上部電極２３及びＩＴＯ（Ｉ
ｎ2 −ＳｎＯ2 ）等の画素透明電極２４を形成する。こ
のようにしてできたＭＳＩタイプの素子の一画素の断面
が図３（ｃ）に示されている。
【００１６】前述した製造工程では、４回のレジストワ
ークからなるフォトリソ工程によって、ＭＳＩタイプの
素子の形成が完了する。なお、図３では液晶表示装置の
下側の透明絶縁基板についてのみ示し、これに対向する
上側の透明絶縁基板や液晶層及びカラーフィルタ等の構
成要素については省略している。
ークからなるフォトリソ工程によって、ＭＳＩタイプの
素子の形成が完了する。なお、図３では液晶表示装置の
下側の透明絶縁基板についてのみ示し、これに対向する
上側の透明絶縁基板や液晶層及びカラーフィルタ等の構
成要素については省略している。
【００１７】そこで、本発明の実施例については図１を
参照ながら、図３の場合と同様に、ＭＳＩタイプの素子
の製造工程を説明する。
参照ながら、図３の場合と同様に、ＭＳＩタイプの素子
の製造工程を説明する。
【００１８】先ず、透明絶縁基板１０上に、Ａｌを蒸着
法またはスパッタリング法で蒸着し、Ａｌからなる金属
薄膜１１ａを形成し、次いで、ＡｌＮｘ（０＜ｘ＜１）
の薄膜１２ａを窒素プラズマの反応性蒸着法により、前
記金属薄膜１１ａの上に蒸着形成する（図１（ａ）の状
態）。いずれも、真空チャンバー内において行い、この
間、真空チャンバーは大気開放する必要はない。
法またはスパッタリング法で蒸着し、Ａｌからなる金属
薄膜１１ａを形成し、次いで、ＡｌＮｘ（０＜ｘ＜１）
の薄膜１２ａを窒素プラズマの反応性蒸着法により、前
記金属薄膜１１ａの上に蒸着形成する（図１（ａ）の状
態）。いずれも、真空チャンバー内において行い、この
間、真空チャンバーは大気開放する必要はない。
【００１９】次に、図１（ａ）に示されたＡｌからなる
金属薄膜１１ａと半導電性絶縁のＡｌＮｘ薄膜１２ａを
形成した透明絶縁基板１０に対して、所望のパターンを
得るため、レジストワークによりパターニングして、図
１（ｂ）に示すように、Ａｌからなる下部電極１１とＡ
ｌＮｘ（０＜ｘ＜１）からなる半導電性絶縁層１２が同
時に形成される。この場合、Ａｌからなる金属薄膜１１
ａと半導電性絶縁のＡｌＮｘ薄膜１２ａに対するエッチ
ング液としては、ＮａＯＨ水溶液が使用され、両方の薄
膜１１ａ，１２ａのエッチングを一緒に行った。
金属薄膜１１ａと半導電性絶縁のＡｌＮｘ薄膜１２ａを
形成した透明絶縁基板１０に対して、所望のパターンを
得るため、レジストワークによりパターニングして、図
１（ｂ）に示すように、Ａｌからなる下部電極１１とＡ
ｌＮｘ（０＜ｘ＜１）からなる半導電性絶縁層１２が同
時に形成される。この場合、Ａｌからなる金属薄膜１１
ａと半導電性絶縁のＡｌＮｘ薄膜１２ａに対するエッチ
ング液としては、ＮａＯＨ水溶液が使用され、両方の薄
膜１１ａ，１２ａのエッチングを一緒に行った。
【００２０】更に、図１（ｂ）に示される下部電極１１
と半導電性絶縁層１２が形成された状態の透明絶縁基板
１０の下部電極１１を、硼酸アンモニウム溶液中で陽極
酸化法で酸化すると、Ａｌからなる下部電極１１の側面
には、Ａｌ2Ｏ3 の絶縁層１５が形成される。
と半導電性絶縁層１２が形成された状態の透明絶縁基板
１０の下部電極１１を、硼酸アンモニウム溶液中で陽極
酸化法で酸化すると、Ａｌからなる下部電極１１の側面
には、Ａｌ2Ｏ3 の絶縁層１５が形成される。
【００２１】この後、従前と同様に、Ａｌ，Ｔａ，Ａ
ｕ，Ｎｉ等の金属で上部電極１３及びＩＴＯ（Ｉｎ2 −
ＳｎＯ2 ）等の画素透明電極１４を形成し、図１（ｃ）
に示すＭＳＩタイプの素子を作製することができる。こ
のようにして作製された液晶表示素子の下側透明絶縁基
板の一画素部分の上面図を図２に示している。
ｕ，Ｎｉ等の金属で上部電極１３及びＩＴＯ（Ｉｎ2 −
ＳｎＯ2 ）等の画素透明電極１４を形成し、図１（ｃ）
に示すＭＳＩタイプの素子を作製することができる。こ
のようにして作製された液晶表示素子の下側透明絶縁基
板の一画素部分の上面図を図２に示している。
【００２２】Ａｌからなる下部電極１１の陽極酸化処理
は、下部電極１１と上部電極１３の短絡を防ぐことがで
き、ＬＳＩに用いられるＡｌ配線のエレクトロマイグレ
ーションを防止するための処理として広く普及し、信頼
性の高い技術である。
は、下部電極１１と上部電極１３の短絡を防ぐことがで
き、ＬＳＩに用いられるＡｌ配線のエレクトロマイグレ
ーションを防止するための処理として広く普及し、信頼
性の高い技術である。
【００２３】前述した本発明の実施例において、ＡｌＮ
ｘ（０＜ｘ＜１）の薄膜の形成に、窒素プラズマの反応
性蒸着法を使用したが、この他、従前と同様にマグネト
ロンスパッタリング法や窒素イオンビームアシストイオ
ンビーム蒸着法等の成膜方法を使用できることは当然で
ある。
ｘ（０＜ｘ＜１）の薄膜の形成に、窒素プラズマの反応
性蒸着法を使用したが、この他、従前と同様にマグネト
ロンスパッタリング法や窒素イオンビームアシストイオ
ンビーム蒸着法等の成膜方法を使用できることは当然で
ある。
【００２４】
【発明の効果】本発明の構成により、従前のＭＳＩタイ
プの素子を用いる液晶表示素子の製造工程に比べて、フ
ォトリソ工程の数を減らすことができ、製造歩留りを向
上させる効果を有し、下部電極となるＡｌからなる金属
薄膜と半導電性絶縁層となるＡｌＮｘ薄膜とを真空中で
連続して形成できるため、タクト時間の短縮を達成で
き、界面の清浄度を維持できるので、歩留りと併せて素
子の信頼性を改善できた。
プの素子を用いる液晶表示素子の製造工程に比べて、フ
ォトリソ工程の数を減らすことができ、製造歩留りを向
上させる効果を有し、下部電極となるＡｌからなる金属
薄膜と半導電性絶縁層となるＡｌＮｘ薄膜とを真空中で
連続して形成できるため、タクト時間の短縮を達成で
き、界面の清浄度を維持できるので、歩留りと併せて素
子の信頼性を改善できた。
【図１】本発明の製造工程を説明する説明図であり、
（ａ）は透明絶縁基板表面にＡｌからなる金属薄膜とＡ
ｌＮｘ薄膜とを形成した段階、（ｂ）は所望のパターン
の下部電極と半導電性絶縁層を同時に形成した段階、
（ｃ）は下部電極の側面にＡｌ2 Ｏ3 絶縁層を形成し、
上部電極及び画素透明電極を形成した段階を示し、図２
のＡ−Ａ断面に相当する部分である。
（ａ）は透明絶縁基板表面にＡｌからなる金属薄膜とＡ
ｌＮｘ薄膜とを形成した段階、（ｂ）は所望のパターン
の下部電極と半導電性絶縁層を同時に形成した段階、
（ｃ）は下部電極の側面にＡｌ2 Ｏ3 絶縁層を形成し、
上部電極及び画素透明電極を形成した段階を示し、図２
のＡ−Ａ断面に相当する部分である。
【図２】本発明の製造工程で作製された液晶表示素子の
下側透明絶縁基板の一画素部分の上面図を示す。
下側透明絶縁基板の一画素部分の上面図を示す。
【図３】従前のの製造工程を説明する説明図であり、
（ａ）は下部電極の形成段階、（ｂ）は下部電極の周り
に半導電性絶縁層を形成した段階、（ｃ）は更に上部電
極及び画素透明電極を形成した段階を示す。
（ａ）は下部電極の形成段階、（ｂ）は下部電極の周り
に半導電性絶縁層を形成した段階、（ｃ）は更に上部電
極及び画素透明電極を形成した段階を示す。
１０ 透明絶縁基板 １１ａ Ａｌからなる金属薄膜 １２ａ ＡｌＮｘからなる半導電性絶縁薄膜 １１ 下部電極 １２ 半導電性絶縁層 １３ 上部電極 １４ 画素透明電極 １５ Ａｌ2 Ｏ3 の絶縁層
Claims (3)
- 【請求項１】 液晶を挟持して対向する一対の透明基板
と、該透明基板の対向する面に設けられた行電極または
列電極からなる液晶駆動用画素透明電極と、該透明電極
に信号電圧を印加するＡｌ層の下部電極と、前記透明電
極の各画素に接続する上部電極と、該下部電極と上部電
極との間に設けられた、ＡｌＮｘ（０＜ｘ＜１）の半導
電性絶縁層とを備えた液晶表示装置において、透明基板
上に下部電極としてのＡｌと、半導電性絶縁層としての
ＡｌＮｘ（０＜ｘ＜１）とを、連続していずれも真空中
で蒸着形成し、次いで、前記形成されたＡｌとＡｌＮｘ
の各層を同時にエッチング加工でパターニングを行い、
下部電極及び半導電性絶縁層を形成し、更に、Ａｌから
なる下部電極のエッチング端面を陽極酸化法によって、
Ａｌ2 Ｏ3 絶縁層とし、しかる後上部電極，画素透明電
極を形成したことを特徴とする液晶表示装置における電
極形成方法。 - 【請求項２】 半導電性絶縁層としてのＡｌＮｘを真空
中で形成するに際して、反応性蒸着法を使用することを
特徴とする請求項１記載の液晶表示装置における電極形
成方法。 - 【請求項３】 液晶を挟持して対向する一対の透明基板
と、該透明基板の対向する面に設けられた行電極または
列電極からなる液晶駆動用透明電極と、該透明電極に信
号電圧を印加するＡｌ層の下部電極と、前記透明電極の
各画素に接続する上部電極と、該下部電極と上部電極と
の間に設けられた、ＡｌＮｘ（０＜ｘ＜１）の半導電性
絶縁層とを備えた液晶表示装置において、透明基板上に
エッチング加工でパターニングされ、その端面にＡｌ2
Ｏ3 絶縁層を形成したＡｌ層の下部電極と、この上面に
エッチング加工でパターニングされたＡｌＮｘの半導電
性絶縁層と、該半導電性絶縁層と前記透明基板とを接続
する上部電極及び画素透明電極を備えたことを特徴とす
る液晶表示装置における電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3704391A JP2989286B2 (ja) | 1991-03-04 | 1991-03-04 | 液晶表示装置における電極形成方法及び電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3704391A JP2989286B2 (ja) | 1991-03-04 | 1991-03-04 | 液晶表示装置における電極形成方法及び電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275528A JPH04275528A (ja) | 1992-10-01 |
| JP2989286B2 true JP2989286B2 (ja) | 1999-12-13 |
Family
ID=12486575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3704391A Expired - Fee Related JP2989286B2 (ja) | 1991-03-04 | 1991-03-04 | 液晶表示装置における電極形成方法及び電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2989286B2 (ja) |
-
1991
- 1991-03-04 JP JP3704391A patent/JP2989286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04275528A (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5366588A (en) | Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate | |
| JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH08248442A (ja) | 液晶表示装置 | |
| US5068699A (en) | Thin film transistor for a plate display | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JPS6349914B2 (ja) | ||
| JP2989286B2 (ja) | 液晶表示装置における電極形成方法及び電極構造 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| KR20010011390A (ko) | 박막트랜지스터의 게이트전극 및 그 제조방법 | |
| JPH063703A (ja) | 非線形能動素子及びその製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPS63289946A (ja) | Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| KR100720433B1 (ko) | 액정표시소자 제조방법 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH01255829A (ja) | アルミニウムとｉｔｏとの多層配線 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| LAPS | Cancellation because of no payment of annual fees |