KR19990087013A - 반도체 장치 및 그 제조방법_ - Google Patents

반도체 장치 및 그 제조방법_ Download PDF

Info

Publication number
KR19990087013A
KR19990087013A KR1019980055971A KR19980055971A KR19990087013A KR 19990087013 A KR19990087013 A KR 19990087013A KR 1019980055971 A KR1019980055971 A KR 1019980055971A KR 19980055971 A KR19980055971 A KR 19980055971A KR 19990087013 A KR19990087013 A KR 19990087013A
Authority
KR
South Korea
Prior art keywords
film
barrier layer
aluminum
semiconductor device
temperature
Prior art date
Application number
KR1019980055971A
Other languages
English (en)
Other versions
KR100414814B1 (ko
Inventor
미치오 아사히나
준이치 다케우치
나오히로 모리야
가즈키 마쓰모토
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR19990087013A publication Critical patent/KR19990087013A/ko
Application granted granted Critical
Publication of KR100414814B1 publication Critical patent/KR100414814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 장치는 소자를 포함하는 반도체 기판, 반도체 기판 위에 형성된 층간 절연막(실리콘 산화막, BPSG막), 층 절연막에 형성된 콘택트 홀, 층간 절연막 및 콘택트 홀의 표면에 형성된 배리어층 및 배리어층의 위에 형성된 배선층을 갖는다. 배리어층에는 해당 배리어층을 구성하는 금속 산화물(산화티탄)이 섬 모양으로 분포하고 있다. 배리어층은 배리어층을 구성하는 막을 퇴적한 뒤에, 해당 막 중에 산소를 도입하는 공정에 의해서 형성된다. 이 공정은 배리어층을 위한 막을 퇴적시키고 그 후, 감압 하에서 해당 막을 산소 플라즈마 중에 둔 뒤 열처리함으로써, 혹은, 배리어층을 위한 막을 퇴적시키고 그 후, 산소의 존재 하에서 열처리하는 것에 의해 달성된다. 본 발명의 반도체 장치는 배리어성이 뛰어난 배리어층을 갖는다.

Description

반도체 장치 및 그 제조방법
본 발명은 반도체 장치 및 그 제조방법에 관하여, 특히 배리어성이 뛰어난 배리어층을 갖는 반도체 장치 및 그 제조방법에 관한 것이다.
LSI 등의 반도체 장치에 있어서는 소자의 미세화, 고밀도화 및 다층화에 따라, 종횡비가 큰 콘택트 홀이 필요하다. 이러한 콘택트 홀에의 배선재료의 메워 넣기는 어려워서 근년 중요한 기술적 과제로 되어 있다. 그리고, 배선재료로서 유용한 알루미늄 혹은 알루미늄 합금에 의해서 콘택트 홀 안을 메워 넣는 것이 시도되고 있다.
또한, 배리어층은 알루미늄 배선에 기인하는 일렉트로닉 마이그레이션 불량이나 알루미늄과 실리콘 기판과의 반응을 방지하기 위해서 중요하고, 특히 콘택트 홀 안으로 알루미늄을 메워 넣는 경우에는 배리어층의 배리어성을 충분히 높일 필요가 있다.
본 발명의 목적은 뛰어난 배리어성을 갖는 배리어층을 포함하는 반도체 장치 및 그 제조방법을 제공하는 데 있다.
본 발명의 반도체 장치는 소자를 포함하는 반도체 기판,
상기 반도체 기판의 위에 형성된 층간 절연막,
상기 층간 절연막에 형성된 콘택트 홀,
상기 층간 절연막 및 상기 콘택트 홀의 표면에 형성된 배리어층 및
상기 배리어층 위에 형성된 배선층을 포함하며, 상기 배리어층은 해당 배리어층을 구성하는 금속 산화물이 섬 모양의 분포 상태로 함유되는 것을 특징으로 한다.
이 반도체 장치에 있어서는 배리어층이 해당 배리어층을 구성하는 금속 산화물을 섬 모양의 분포 상태로 함유하는 것으로부터, 배리어층의 배리어성을 상기 금속 산화물을 포함하지 않는 경우에 비하여 높일 수 있다.
그 이유는 아래와 같이 생각된다. 종래에 예를 들면 티타늄을 함유하는 배리어층은 비정질 상태라고 생각되고 있었다. 그러나, 본원 발명자들의 연구에 의하면, 본 발명에 있어서의 배리어층은 결정구조가 흐트러진 질화티탄층 중에 산화티탄(TiO2)의 결정입자가 랜덤한 섬 모양으로 산재하고 있다는 것이 판명되었다. 산화티탄은 거의 완전한 절연체이고, 또한, 알루미늄 등의 금속 확산이 지극히 생기기 어려운 물질이다. 이러한 산화티탄의 입자가 배리어층에 섬 모양으로 존재하는 것에 의해, 배리어층을 구성하는 질화티탄의 결정 구조가 흐트러져, 그 입계(결정입자 간의 경계)를 통해서 확산하는 알루미늄의 진입을 저해한다. 그 결과, 배리어층의 배리어성이 비약적으로 향상된 것으로 생각된다. 그리고, 이 현상은 배리어층이 코발트 혹은 텅스텐 등의 금속을 함유하는 경우도 마찬가지로 생긴다.
상기 배리어층을 구성하는 금속 산화물은 배리어층 중에 섬 모양으로 분산하여 존재하기 때문에, 배리어층의 도전성을 저해하는 일이 없다. 바꿔 말하면, 상기 배리어층에 포함되는 금속 산화물 입자는 배리어층의 도전성을 저해하는 일이 없는 상태로 분포하는 것이 중요하다.
상기 배리어층을 구성하는 금속 산화물 입자는 배리어성 및 도전성을 고려하면, 평균 입자직경이 2 내지 20nm인 것이 바람직하다.
상기 배리어층은 티타늄, 코발트, 텅스텐 및 이들 금속의 질화물로부터 선택되는 적어도 1종을 포함하는 것이 바람직하고, 특히, 상기 티타늄, 코발트, 텅스텐으로 이루어지는 금속층과, 이들 금속의 질화물층이 적층된 다층구조를 갖는 것이 바람직하다. 예를 들면, 배리어층이 티타늄층 및 질화티탄층으로 구성되는 경우에는 기판의 불순물 확산층과 배선층과의 콘택트부 층 구조는, 실질적으로 규화티탄층, 질화티탄의 결정층, 산화티탄 입자를 섬 모양으로 함유하여 결정 구조가 흐트러진 질화티탄층을 갖는다.
또한, 상기 층간 절연막은, 열처리에 의해서 가스화 성분이 제거된 것이 바람직하다. 그 이유에 관해서는 후술하겠으나, 상기 층간 절연막의 가스화 성분을 제거하는 것에 의해, 양호한 스텝 커버리지의 알루미늄막 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 콘택트부를 형성할 수 있다.
본 발명의 반도체 장치 제조방법은 이하의 공정(a) 내지 (f)을 포함하는 것을 특징으로 한다.
(a) 소자를 포함하는 반도체 기판 위에 형성된 층간 절연막에 콘택트 홀을 형성하는 공정,
(b) 상기 층간 절연막 및 상기 콘택트 홀의 표면에 배리어층을 구성하기 위한 막을 형성하는 공정,
(c) 상기 배리어층을 구성하기 위한 막 중에 산소를 도입하여, 해당 막을 구성하는 금속 산화물을 섬 모양으로 분포시켜 배리어층을 형성하는 공정,
(d) 기판 온도를 100℃ 이하로 냉각하는 공정,
(e) 상기 배리어층 위에 200℃ 이하의 온도로 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 제1 알루미늄막을 형성하는 공정, 및
(f) 상기 제1 알루미늄막 위에 300℃ 이상의 온도로 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 제2 알루미늄막을 형성하는 공정.
상기 공정(c)에 의해서, 상기 배리어층을 구성하는 금속 산화물을 섬 모양의 분포 상태로 형성할 수가 있다. 상기 공정(c)에 있어서는 제1 방법으로서, 배리어층을 구성하기 위한 막을 퇴적시키고 그 후, 감압 하에서 해당 막을 산소 플라즈마 중에 둔 뒤에 어닐링 처리하는 방법에 의해, 혹은 제2 방법으로서, 배리어층을 구성하기 위한 막을 퇴적시켜, 그 후, 해당 막을 산소 분위기 속에서 열처리하는 방법 등을 쓸 수 있다.
또한, 상기 공정(a) 후에, 감압 하에서 300 내지 550℃의 기판 온도로 열처리하는 것에 의해, 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정(g)을 포함하는 것이 바람직하다. 이와 같이 상기 층간 절연막에 함유되는 가스화 성분을 제거하는 공정(g)을 포함하는 것에 의해, 뒤의 공정(f), 예를 들면 300℃ 이상의 고온조건 하에서 행하여지는 제2 알루미늄막의 형성공정 등에 있어서, 층간 절연막에 함유되는 물, 질소, 수소 혹은 산소 등 가스의 발생을 억제할 수가 있다.
본원 발명자들에 의하면, 이러한 층간 절연막으로부터 발생하는 가스는 배리어층에 흡수되고, 또 콘택트 홀 내의 알루미늄막에는 흡수되지 않는 것이 확인되어 있다. 따라서, 공정(g)에 의해 층간 절연막에 함유되는 가스화 성분을 제거하는 것에 의해, 이러한 가스가 배리어층과 제1 알루미늄막 사이에 존재하는 것에 의한 배리어층의 흡수성 저하나 공극(void)의 발생을 확실하게 억제할 수가 있다. 그 결과, 콘택트 홀 내에 커버리지가 양호하고 저(低)저항의 알루미늄막으로 이루어지는 콘택트부를 형성할 수가 있다.
여기에서, 「가스화 성분」이란, 예를 들면 감압 하에서, 기판 온도가 300℃ 이상인 때에 퇴적층, 즉 층간 절연막 혹은 배리어층으로부터 발생하는 물, 수소, 산소 혹은 질소 등의 가스 성분을 말한다. 또한, 「감압 하」란 바람직하게는 0.1 내지 1Pa의 압력을 말한다.
또한, 본 발명에 있어서는, 상기 공정(d)에 있어서, 기판 온도를 100℃ 이하, 바람직하게는 상온 내지 50℃로 냉각한다. 이 공정(d)으로 기판 온도를 냉각하는 것에 의해, 제1 알루미늄막을 형성하기 전에 기판 온도를 충분히 내릴 수 있다. 상기 공정(g)의 탈가스 공정에서 기판 온도를 300℃ 이상의 고온으로 하기 위해서, 이 공정(d)으로 기판 온도를 확실히 저하시킴으로써, 이후 공정(e)에서의 온도 조절을 확실히 할 수 있다.
그리고, 상기 공정(e)에 있어서, 상기 배리어층 위에 200℃ 이하, 바람직하게는 30 내지 100 ℃의 온도로, 제1 알루미늄막을 형성하는 것에 의해, 상기 층간 절연막 및 배리어층에 함유되는 가스화 성분을 가스화시키는 것을 억제할 수 있고, 배리어층로부터 외부로 발생하는 가스에 의한 배리어층 흡수성의 저하를 방지할 수가 있다. 그 결과, 제1 알루미늄막을 배리어층에 대하여 양호하게 밀착시킬 수 있고, 스텝 커버리지가 양호한 막 형성이 가능하다.
그리고, 이 제1 알루미늄막이 있음으로써, 기판의 온도가 올랐다고 해도, 제1 알루미늄막보다 하층의 층간 절연막 및 배리어층으로부터의 가스 발생을 억제할 수가 있기 때문에, 제2 알루미늄막의 막 형성 공정(f)에 있어서, 비교적 높은 온도, 즉 알루미늄 혹은 알루미늄 합금이 유동 확산할 수 있는 정도의 높은 온도, 구체적으로는 300℃ 이상, 바람직하게는 350 내지 450℃로 제2 알루미늄막을 형성할 수가 있다.
이와 같이, 공정(e)에 있어서 비교적 저온의 온도로 제1 알루미늄막을 형성하는 공정, 및 공정(f)에 있어서 비교적 높은 온도로 제2의 알루미늄막을 형성하는 것에 의해, 공극의 발생없이 양호한 스텝 커버리지의 콘택트 홀에의 메워 넣기가 가능해진다. 더욱이, 본 발명의 제조방법은 0.2μm의 콘택트 홀에 적용할 수 있는 것이 확인되어 있다.
상기 공정(e) 및 (f)에 있어서의 알루미늄막의 막 형성은, 스퍼터법이 바람직하고, 나아가 제1 알루미늄막 및 제2 알루미늄막은 동일 챔버 안에서 연속적으로 행하여지는 것이 바람직하다. 이와 같이 알루미늄막의 막 형성을 동일 챔버 안에서 연속적으로 하는 것에 의해, 기판 온도의 제어가 용이함과 함께, 분위기의 제어 등도 정확히 할 수 있어, 제1 알루미늄막의 표면에 산화막이 형성되는 등의 부적합을 회피할 수가 있다.
또한, 본 발명의 콘택트 구조는 소스 영역이나 드레인 영역을 구성하는 불순물 확산층의 표면에 형성된 규화물층에 아주 적합하게 적용할 수 있으나, 이에 한정되지 않고, 다른 영역 혹은 규화물층을 갖지 않는 불순물 확산층에 있어서의 콘택트에도 적용할 수가 있다.
나아가, 본 발명에 있어서의 콘택트 홀은, 이방성의 드라이 에칭에 의해서 형성된 것 외에, 등방성의 웨트 에칭과 이방성의 드라이 에칭을 조합하여 콘택트 홀의 상단부를 적절히 테이퍼 모양으로 형성시킨 것이더라도 좋다. 예를 들면, 이 타입의 콘택트 홀이고, 하부 이방성의 드라이 에칭에 의해서 형성된 부분의 구경이 0.5 내지 0.8μm로, 종횡비가 0.5 내지 3μm인 경우에는 제2 알루미늄막을 300 내지 350℃에서 막을 형성할 수 있기 때문에, 고온 사양이 아닌 일반적인 스퍼터 장치를 사용할 수 있기 때문에 실용상 유용하다.
도 1a, 도 1b 및 도 1c는 본 발명의 반도체 장치 제조방법의 일례를 공정순으로 모의 식에 나타내는 단면도.
도 2 a는 본 발명에 관련된 실시예에 사용되는 스퍼터 장치의 일례를 모의 식으로 나타내는 도이며, 도 2 b는 스퍼터 장치 스테이지의 일례를 나타내는 도면.
도 3은 도 2에 나타내는 스퍼터 장치를 사용하여 기판 온도를 제어하였을 때의 시간과 기판 온도와의 관계를 나타내는 도면.
도 4는 본 발명에 관련되는 반도체 장치의 제조방법에 있어서의 처리 타이밍과 챔버 안의 잔류 가스(물)의 분압 관계를 나타내는 도면.
도 5는 본 발명에 관련되는 반도체 장치의 제조방법에 있어서의, 처리 타이밍과 챔버 안의 잔류 가스(질소)의 분압 관계를 나타내는 도면.
도 6은 본 발명에 관련되는 반도체 장치의 콘택트부 단면구조를 모의 식으로 나타낸 도면.
도 7은 본 발명에 관련되는 반도체 장치 단면의 투과형 전자현미경 사진을 바탕으로 작성한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 필드 절연막
13 : 게이트 산화막 17 : 측벽 스페이서
18 : 실리콘 산화막 32 : 콘택트 홀
도 la 내지 도 1c는 본 발명에 관련되는 반도체 장치의 제조방법 및 반도체 장치의 한 실시예를 설명하기 위한 개략 단면도이다.
이하에, 반도체 장치 제조방법의 일례를 나타낸다.
(A) (소자의 형성)
우선, 일반적으로 사용되는 방법에 의해서, 실리콘 기판(11)에 MOS 소자가 형성된다. 구체적으로는, 예를 들면, 실리콘 기판(11)상에 선택 산화에 의해서 필드 절연막(12)이 형성되어, 액티브 영역에 게이트 산화막(13)이 형성된다. 채널 주입에 의해, 임계치 전압을 조정한 후, SiH4를 열분해하여 성장시킨 폴리실리콘막의 위에 규화텅스텐을 스퍼터하여, 그 위에 실리콘 산화막(18)을 적층하며, 그 위에 소정 패턴으로 에칭함으로써, 게이트 전극(14)이 형성된다. 이 때, 필요에 따라서, 필드 절연막(12)상에 폴리실리콘막 및 규화텅스텐막으로 이루어지는 배선층(37)이 형성된다.
계속하여, 인을 이온 주입함으로써 소스 영역 또는 드레인 영역의 저농도 불순물층(15)이 형성된다. 이어서, 게이트 전극(14)의 사이드에 실리콘 산화막으로 이루어지는 측벽 스페이서(17)가 형성된 후, 비소를 이온 주입하여, 할로겐 램프를 사용한 어닐링 처리에 의해서 불순물의 활성화를 행함으로써, 소스 영역 또는 드레인 영역의 고농도 불순물층(16)이 형성된다.
다음에, 100nm 이하의 기상 성장 실리콘 산화막을 형성하여, 해당 막을 불화수소(HF)와 NH4F의 혼합 수용액으로 선택적으로 에칭함으로써, 소정의 실리콘 기판 영역을 노출시킨다. 계속해서, 예를 들면 티타늄을 30∼100nm 정도의 막두께로 스퍼터하여, 산소를 50ppm 이하로 제어한 질소 분위기중에서 650∼750℃의 온도로 수초∼60초 정도의 순간 어닐링을 함으로써, 개구한 실리콘 기판 표면에 티타늄의 모노 질화물층이, 실리콘 산화막(18)상에는 티타늄 리치(titanium-rich)의 질화 티탄(TiN)층이 형성된다. 이어서, 수산화 암모늄(NH40H)과 과산화수소(H202)의 혼합 수용액중에 침지하면, 상기 티탄 질화물층은 에칭 제거되어 실리콘 기판 표면에만 티타늄의 모노 실리사이드층이 남는다. 그 위에, 750∼850℃의 램프 어닐링을 행하여, 상기 모노 실리사이드층을 다이실리사이드화시켜, 고농도 불순물층(16)의 표면에 자기 정합적으로 규화티탄층(19)이 형성된다.
또한, 게이트 전극(14)을 폴리실리콘만으로 형성하여 선택 에칭으로 노출시킨 경우에는 게이트 전극과 소스, 드레인 영역의 양자가 측벽 스페이서로 분리된 규화티탄실 구조로 된다.
(B) (층간 절연막의 형성)
다음으로, 층간 절연막으로서, 우선, 테트라에톡시실란(TEOS)과 산소를 플라즈마 반응시키는 것에 의해, 막 두께 100 내지 200nm의 실리콘 산화막(20)이 형성된다. 이 실리콘 산화막(20)은 실리사이드층(19)의 산화나 힘의 스핀도 없고, SiH4로부터 성장시킨 막보다 절연성도 높고 불화수소의 수용액에 대한 에칭 속도도 느리며 치밀한 막이 된다.
여기서는, 규화티탄층(19)상에 직접 실리콘 산화막(20)을 형성시키지만, 이 때의 성막 온도가 높으면 성막 초기에 산화성 가스와 규화티탄이 반응하여 균열이나 박리를 발생하기 쉽기 때문에, 처리 온도는 바람직하게는 600℃이하, 보다 바람직하게는 250∼4O0℃에서 하는 것이 바람직하다. 그리고, 실리콘 산화막이 규화티탄층(19)상에 100nm 정도의 막두께로 상술한 비교적 저온으로 형성된 후는, 수증기 이외의 산화 분위기에 쬐는 어닐링이나 기상 산화 처리이면, 온도를 900℃정도까지 올리더라도 문제가 되지 않는다.
다음으로, 층간 절연막으로서, 상기 실리콘 산화막(20) 상에, SiH4혹은 TEOS 등의 실란 화합물과, 산소나 오존 등과, 인 및 붕소를 함유하는 가스를 기상 반응시킴으로써, 막 두께 수백nm 내지 1μm 정도의 BPSG(Boron-Phosho-Silicate Glass)막(30)이 형성된다. 그 후, 질소 분위기 속에서 800 내지 900℃의 어닐링을 행하여, 고온 플로에 의한 평탄화를 한다. 또, BPSG막(30)의 고온 플로를 하는 대신에, 일반적으로 쓰이는 SOG(Spin On Glass)막을 사용하여 평탄화를 행할 수도 있다.
나아가, 상기 BPSG막(30) 대신에, 본 출원의 출원인에 의한 특허출원(예를 들면 일본국 공개특허공보 제(평)9-314518호)에 기재된 실리콘 화합물과 과산화 수소를 화학 기상 성장법에 의해 반응시켜 형성되는 실리콘 산화막(이하, 이것을 「제1 실리콘 산화막」이라 한다)을 사용하더라도 좋다. 이 실리콘 산화막은, 그 자체로 높은 유동성을 가져, 뛰어난 자기 평탄화 특성을 갖는다. 이 메커니즘은, 실리콘 화합물과 과산화 수소를 화학 기상 성장법에 의해서 반응시키면, 기상 중에 있어서 실라놀이 형성되고, 이 실라놀이 웨이퍼 표면에 퇴적함으로써 유동성이 좋은 막이 형성되는 것에 의한다고 생각되어진다. 이하에, 이 실리콘 산화막의 기술에 관한 요점을 설명한다.
예를 들면, 실리콘 화합물로써 모노실란을 사용한 경우에는, 하기의 화학식 1a, 화학식 1b 등으로 나타내어지는 반응으로 실라놀이 형성된다.
SiH4+ 2H202→ Si(OH)4+ 2H2
SiH4+ 3H2O2→ Si(OH)4+ 2H20 + H2
그리고, 화학식 1a, 화학식 1b로 형성된 실라놀은 하기 화학식 2로 나타내어지는 중축합 반응으로 물이 이탈함에 따라, 실리콘 산화물로 된다.
Si(OH)4→ SiO2+ 2H20
상기 실리콘 화합물로서는, 예를 들면 모노실란, 디실란, SiH2Cl2, SiF4, CH3SiH3등의 무기 실란 화합물, 및 트리프로필실란, 테트라에톡시실란등의 유기 실란 화합물 등을 예시할 수 있다.
또한, 상기 실리콘 산화막의 성막 공정은 상기 실리콘 화합물이 무기 실란 화합물인 경우에는 0∼20℃의 온도 조건하에서, 상기 실리콘 화합물이 유기 실란 화합물인 경우에는 100∼150℃의 온도 조건하에서, 감압 화학 기상 성장법에 의해서 행하여지는 것이 바람직하다. 이 성막 공정으로 온도가 상기 상한치보다 높으면, 상기 화학식(2)의 중축합 반응이 지나치게 진행됨에 따라, 제 1 실리콘 산화막의 유동성이 낮게 되어, 양호한 평탄성이 얻어지기 어렵다. 또한, 온도가 상기 하한치보다 낮으면, 챔버내에서의 분해 수분의 흡착 및 챔버외에서의 결로가 발생하여, 성막 장치의 제어가 곤란하게 되는 부적합함이 있다.
상기 제 1 실리콘 산화막은 실리콘 기판 표면의 단차를 충분히 커버할 수 있는 정도의 막두께로 형성되는 것이 바람직하다. 제 1 실리콘 산화막의 막두께는 그 하한치는 소자를 포함하는 실리콘 기판 표면의 요철의 높이에 의존하며, 바람직하게는 300∼10O0nm이다. 제 1 실리콘 산화막의 막두께가 상기 상한치를 초과하면, 막 자체의 응력으로 균열을 발생시킬 때가 있다.
그리고, 상기 제 1의 실리콘 산화막상에, 실리콘 화합물, 산소 및 산소를 포함하는 화합물의 적어도 1종, 및 불순물을 포함하는 화합물을 화학 기상 성장법에 의해서 반응시켜, 다공성의 제 2 실리콘 산화막을 형성하는 것이 바람직하다.
이 제 2 실리콘 산화막은 캡층으로서 기능할 뿐만 아니라, 다공성으로서, 후의 어닐링 처리에 있어서, 제 1 실리콘 산화막으로부터 발생하는 가스 성분을 서서히 외부로 방출할 수 있다. 또한, 제 2 실리콘 산화막은 다공성인 것에 첨가하여, 해당 막에 인, 붕소 등의 불순물, 바람직하게는 인을 첨가함으로써, 해당 막을 구성하는 실리콘 산화물의 Si-O 분자간 결합력을 약하게 하는 것으로 해당 막의 응력을 완화할 수 있으며, 말하자면 적절히 부드럽게 더욱 균열되기 어려운 층을 구성할 수 있다. 또한, 상기 제 2 실리콘 산화막의 중요한 역할로서, 해당 실리콘 산화막에 포함되는 인등의 불순물이 알칼리 이온 등의 소자의 신뢰 특성에 악영향을 미치게 하는 가동 이온의 게터로서의 기능을 한다. 제 2 실리콘 산화막에 포함되는 불순물의 농도는, 상술한 게터링 기능이나 막의 응력 완화의 점을 고려하면, 바람직하게는 1∼6중량% 이다.
또한, 제 2 실리콘 산화막은, 100∼600MPa의 압축 압력을 갖고 있기 때문에, 제 1 실리콘 산화막이 중축합할 때에 인장 응력이 증대하여 균열이 생기는 것을 방지하는 기능이 있다.
제 2 실리콘 산화막은 300∼450℃의 온도 조건하에서, 1MHz 이하의 고주파에 의한 플라즈마 화학 기상 성장법에 의해서 행하여지는 것이 바람직하다. 이 온도 조건에서 성막을 행함으로써, 그 뒤에 어닐링 처리로 가스 성분이 어닐링 초기 단계에서 빠지기 쉽게 되어, 장치의 신뢰성이 향상한다.
또한, 상기 제 2의 실리콘 산화막의 형성에 사용되는, 산소를 포함하는 화합물은 일산화이질소(N2O)인 것이 바람직하다. 반응 가스로서 일산화이질소를 사용하는 것에 의해, 플라즈마 상태의 일산화이질소는 제 1 실리콘 산화막을 구성하는 실리콘 화합물의 수소 본드(-H)와 반응하기 쉽기 때문에, 제 2 실리콘 산화막을 성막중에도 제 1 실리콘 산화막의 가스화 성분(수소, 물)의 이탈을 촉진할 수 있다. 또, 상기 제 2의 실리콘 산화막은 플라즈마 화학 기상 성장법의 대신에, 300∼550℃의 온도 조건하에서 상압 화학 기상 성장법에 의해서 행하여져도 된다. 이 경우, 상기 산소를 포함하는 화합물은 오존인 것이 바람직하다.
또한, 상기 제 2 실리콘 산화막을 성막하기 전에, 상기 제 1 실리콘 산화막을 오존 분위기에 쬐는 것이 바람직하다. 이 공정을 거치는 것에 의해, 오존이 제 1 실리콘 산화막을 구성하는 실리콘 화합물의 수소 본드(-H)나 수산기(-OH)와 반응하기 쉽기 때문에, 제 1 실리콘 산화막중의 수소나 물의 이탈을 촉진할 수 있다.
또한, 제 2 실리콘 산화막의 막두께는 평탄성, 균열 방지의 점을 고려하면, 바람직하게는 100nm 이상이다.
상기 제 1 및 제 2의 실리콘 산화막을 형성한 후에, 600∼850℃의 온도로 어닐링 처리를 함으로써, 제 1 및 제 2 실리콘 산화막은 치밀화되어, 절연성 및 내습성이 향상한다. 요컨대, 제 1 실리콘 산화막에 관해서 보면, 이 어닐링 처리의 초기에서, 상술한 화학식(2)에 의한 중축합 반응이 완료하여, 이 반응에 따라 발생하는 물이나 수소는 제 2 실리콘 산화막의 구멍을 통하여 외부로 방출되며, 제 l 실리콘 산화막은 충분히 가스화 성분이 제거된 상태로 치밀하게 형성된다. 또한, 제 2 실리콘 산화막은 어닐링 처리에 의해서, 다공질로부터 치밀한 막으로 이루어진다.
이 어닐링 처리에 있어서, 온도를 600℃이상으로 함으로써, 제 1 및 제 2 실리콘 산화막을 충분히 치밀하게 할 수 있음과 동시에, 예를 들면 MOS 소자를 구성하는 소스, 드레인 확산층의 불순물의 활성화를 충분하게 할 수 있다. 또한, 어닐링 온도를 850℃이하로 함으로써, 종래의 BPSG막에서 필요하게 되는 온도보다도 낮은 온도로 층간 절연막의 평탄화가 가능함과 동시에, 제 1 및 제 2 실리콘 산화막을 충분히 치밀화할 수 있다. 또한, 어닐링 온도를 850℃를 초과한 온도로 하면, 소스, 드레인 확산층이 필요 이상으로 확대하여 펀치 스루 등의 문제를 일으켜, 소자의 미세화가 곤란하게 된다.
제 1 실리콘 산화막상에 다공성의 제 2 실리콘 산화막을 형성하여 두는 것에 의해, 어닐링 처리에 있어서, 웨이퍼를 300∼850℃의 온도하에 직접 둔 경우와 같이 급격한 온도 변화가 있더라도, 상기 제 2 실리콘 산화막이 적절한 부드러움을 가져, 제 1 실리콘 산화막의 응력을 흡수할 수 있기 때문에, 해당 제 1 실리콘 산화막에 균열을 발생시키지 않고, 어닐링 처리를 할 수 있다.
(콘택트 홀의 형성)
이어서, CHF3와 CF4를 주 가스로 한 반응성 이온 에칭제로 층간 절연막을 구성하는 BPSG막(30) 및 실리콘 산화막(20)을 선택적으로 이방성 에칭하는 것에 의해, 구경이 0.2 내지 0.5μm인 콘택트 홀(32)이 형성된다.
(C) (탈가스 처리)
다음으로, 탈가스 공정을 포함하는 열처리에 대하여 설명한다.
먼저, 램프 챔버에서, 1.5×10-4Pa 이하의 베이스 압력, 150∼350℃, 바람직하게는 15O∼250℃의 온도로 30∼60초간의 램프 가열(열처리A)을 실시한다. 이어서, 별도의 챔버에서 1×10-1∼15×10-1Pa의 압력으로 아르곤 가스를 도입하고, 150∼550℃의 온도로, 30∼300초간의 열처리(탈 가스 공정; 열처리B)를 함으로써 탈 가스 처리를 행한다.
이 공정에서는 우선, 열처리A에 있어서, 주로, 웨이퍼의 이면 및 측면을 포함하는 웨이퍼 전체를 가열 처리함으로써 웨이퍼에 부착하고 있는 수분 등을 제거할 수 있다.
또한, 열처리B에 있어서, 주로 층간 절연막을 구성하는 BPSG막(30)중의 가스 성분(산소, 수소, 물, 질소)을 제거할 수 있다. 그 결과, 다음 공정의 배리어층 및 알루미늄막의 형성시에, BPSG막으로부터의 가스화 성분의 발생을 방지할 수 있다.
본 실시의 형태에 있어서는 배리어층(33)은 배리어 기능을 갖는 배리어막과, 전도막으로 이루어지는 다층막에 의해서 구성된다. 도전막은 고저항의 배리어막과 실리콘 기판에 형성된 불순물 확산층, 요컨대 소스 영역 또는 드레인 영역과의 전도성을 높이기 위해서, 배리어막과 불순물 확산층과의 사이에 형성된다. 배리어막으로서는 일반적인 물질, 예를 들면 티타늄, 코발트 등의 질화물을 바람직하게 사용할 수 있다. 또한, 도전막으로서는 티타늄, 코발트 등의 고융점 금속을 사용할 수 있다. 이것들의 티타늄 및 코발트는 기판을 구성하는 실리콘과 반응하여 규화물로 이루어진다.
배리어층, 예를 들면 TiN막/Ti막은 수십원자%의 가스화 성분(산소, 수소, 물, 질소)을 고용하는 것으로부터, 이것들의 막을 형성하기 전에, 층간 절연막의 BPSG막(30)중의 가스 성분을 제거하는 것이, 콘택트 홀내에서의 알루미늄막의 성막을 양호하게 함에 있어서, 매우 유효하다. 배리어층 하위의 BPSG막중의 가스 성분을 충분히 제거해 두지 않으면, 배리어층 형성시의 온도(통상, 30O℃이상)에서, BPSG막중의 가스 성분이 방출되어, 이 가스가 배리어층중에 주입된다. 또한, 이 가스가 알루미늄막의 성막시에 배리어층으로부터 이탈하여 배리어층과 알루미늄막과의 계면으로 나오기 때문에, 알루미늄막의 밀착성이나 유동성에 악영향을 준다.
(배리어층의 성막)
스퍼터법에 의해, 배리어층(33)을 구성하는 도전막으로서, 티탄막을 20∼70nm의 막두께로 형성하며, 이어서, 별도의 챔버에서, 배리어막으로서 TiN막을 30∼150nm의 막두께로 형성한다. 스퍼터의 형성 온도는 막두께에 따라서, 200∼450℃의 범위에서 선택된다.
다음에, 0.1×102∼1.5×102Pa의 압력으로 산소 플라즈마중에 10∼100초간, 다음에 450∼700℃의 질소 또는 수소 분위기속에서 10∼60분간에 걸쳐서 어닐링 처리함으로써 배리어층중에 산화티탄을 섬모양으로 형성할 수 있다. 그리고 이 처리에 의해 배리어층의 배리어성을 향상시킬 수 있는 것을 확인하고 있다.
또한, 배리어층 중에 산화티탄을 섬 모양으로 형성하는 방법으로서는, 적어도 수백ppm 내지 수%의 산소를 포함하는 램프 어닐링 로(爐)에 있어서의 400 내지 800℃의 열처리에 의해서도 할 수 있고, 마찬가지로 배리어층의 배리어성을 향상시킬 수 있다.
본 실시예에서는 배리어층에 분포하는 금속 산화물로서 산화티탄에 관해서 기술하였으나, 상기 산화물은 배리어층에 사용되는 다른 금속, 예를 들면 코발트, 텅스텐의 경우도 같다.
코발트의 경우, 코발트층을 5 내지 30nm, 질화코발트 층을 20 내지 100nm의 막 두께로, 각각 다른 챔버에서 스퍼터법에 의해서 형성하고, 나아가 상술한 티타늄의 경우와 같은 열처리에 의해서 코발트 질화물층 중에 코발트산화물이 섬 모양으로 분포한 배리어층을 형성할 수가 있다. 그리고, 이 배리어층의 경우에도, 양호한 배리어성이 얻어지는 것을 확인하였다. 또한, 텅스텐의 경우도 같은 구조 및 작용이 얻어지는 것을 확인하였다.
더욱이, 배리어층의 형성 후, 후술하는 웨이퍼의 냉각 공정 전에 웨팅층, 예를 들면 티타늄층을 형성하여도 좋다.
(알루미늄막의 성막전의 열처리 및 웨이퍼의 냉각)
우선, 웨이퍼의 냉각을 행하기 전에, 램프 챔버내에서, 1.5×10-4Pa이하의 베이스 압력, 150∼250℃의 온도에서 3O∼60초간의 열처리(열처리C)를 행하여, 기판에 부착한 물 등의 물질을 제거한다. 그 후, 알루미늄막을 성막하기 전에, 기판 온도를 100℃ 이하, 바람직하게는 상온∼50℃의 온도로 내린다. 이 냉각 공정은 상기 열처리C에 의해 상승한 기판 온도를 내리기 위해서 중요한 것으로, 예를 들면 수냉 기능을 갖는 스테이지상에 웨이퍼를 얹어 놓아 웨이퍼 온도를 소정 온도까지 내린다.
이와 같이 웨이퍼의 냉각을 행함으로써, 제 1 알루미늄막을 성막할 때에, BPSG막(30) 및 배리어층(33), 또한 웨이퍼 전면으로부터 방출되는 가스량을 매우 적게 할 수 있다. 그 결과, 배리어층(33)과 제 1 알루미늄막(34)과의 계면에 흡착하는, 커버리지성이나 밀착성에 유해한 가스의 영향을 방지할 수 있다.
이 냉각 공정은 동일한 구성의 챔버를 복수개 갖는, 알루미늄막을 막 형성하기 위한 스퍼터 장치를 겸용하여 행하여지는 것이 바람직하다. 예를 들면 스퍼터 장치 내에서의 수냉 기능을 갖는 스테이지 상에 기판을 얹어 놓고 해당 기판 온도를 소정 온도까지 내리는 것이 바람직하다. 이하에, 이 냉각 공정에 관해서 상술한다.
도 2a는 수냉 기능을 갖는 스테이지를 포함하는 스퍼터 장치의 일례의 모의식 도를, 도 2b는 스테이지의 일례의 평면도를 나타낸다.
이 스퍼터 장치는 동일 구성의 챔버(50)를 복수개 구비한 것이다. 챔버(50) 내에, 전극을 겸하는 타깃(51) 및 스테이지를 겸하는 전극(52)을 가져, 전극(52) 상에는 냉각되는 기판(웨이퍼)(W)이 설치되도록 구성되어 있다. 챔버(50)에는 챔버 안을 감압 상태로 하기 위한 배기 수단(60) 및 알루미늄을 스퍼터링할 때에 가스를 챔버 안으로 공급하는 제1 가스 공급로(53)가 설치되어 있다. 전극(52)은 기판(W)을 전극(52) 상에 얹어 놓았을 때에, 전극(52)과 기판(W)과의 사이에 소정의 공간이 생기도록, 구체적으로는 도 2b와 같이, 전극(52)의 윗면 외주 부분을 따라, 돌기 모양의 지지부(52a)가 설치되어 있다. 더욱이, 전극(52)에는 제2 가스 공급로(54)가 접속되어 있다. 그리고, 열전도 매체로서의 가스, 예를 들면 아르곤 가스는 제2 가스 공급로(54)로부터, 전극(52)과 기판(W)과의 사이의 공간에 공급된다. 또한, 전극(52)은 기판(W)을 냉각하기 위한 냉각시스템의 역할도 겸하고 있다. 전극(52)은 냉매 공급로(56)로부터 공급되는 냉매, 예를 들면 물의 환류에 의해 일정 온도로 조절된다. 전극(52)의 윗면은 예를 들면 도 2B에 나타내는 바와 같이, 상기 공간에 균일하게 가스를 공급시키기 때문에, 소정의 패턴으로 홈(58)이 형성되고, 홈이 교차하는 부분에 제2 가스 공급로(54)의 분출구(54a)가 설치되어 있다.
상기의 스퍼터 장치는 아래와 같이 동작하여, 웨이퍼를 냉각한다.
챔버(50) 내를 배기 수단(60)에 의해 6×10-6Pa 이하의 감압 상태로 하고서, 전극(52)의 지지부(52a) 상에 기판(W)을 얹어 놓는다. 전극(52)과 기판(W) 사이의 열전도 매체로서의 역할을 수행하는 가스를, 제2 가스 공급로(54)에서 전극(52)과 기판(W)과의 사이 공간으로 도입하여, 해당 공간의 압력을 600 내지 l000Pa에 유지하고, 또, 해당 공간으로부터 챔버 안으로 누출한 가스를 배기 수단(60)으로 배기하면서 기판(W)을 냉각한다.
기판(W)을 냉각할 때, 냉각 효율을 유지하기 위해서 전극(52)과 기판(W)과의 사이 공간에 어느 정도의 압력이 필요하다. 요컨대, 기판(W)의 냉각 효율을 높이기 위해서는, 전극(52)과 기판(W)과의 사이의 열 전도성을 향상시킬 필요가 있으며, 이 향상을 위해서는, 전극(52)과 기판(W) 사이의 공간의 가스(열전도 매체) 압력을 높일 필요가 있다.
기판의 냉각 방법으로서, 진공 챔버에 있어서 챔버 안의 냉각기구를 갖는 스테이지 상에 기판을 얹어 놓고 냉각하는 방법을 생각할 수 있다. 이 냉각 공정에 의하면, 스테이지와 기판과의 사이 공간에 직접에 가스를 공급하는 것은 아니고, 해당 공간의 압력을 챔버 내의 압력에 의존시키기 때문에, 스테이지와 기판 사이의 공간의 압력을 높이기 위해서는, 챔버 안의 압력을 높일 필요가 있다. 그러나, 냉각 효율을 높이기 위해서, 챔버 안의 압력을 높이면, 그 만큼 챔버 안의 가스분자가 늘기 때문에 기판(W) 윗면이 가스분자에 의해서 오염되기 쉬워진다고 하는 사태가 발생, 그것에 의하여 알루미늄의 환류를 저해하여, 공극의 발생 및 배선의 고(高)저항화로 이어지는 경우가 있다. 반대로 웨이퍼의 오염을 방지하기 위해서, 챔버 내의 압력을 낮게 하면, 웨이퍼와 스테이지 사이의 공간의 압력도 저하하여, 이것에 의해 웨이퍼와 스테이지와의 사이의 열 전도성이 저하, 그 결과, 냉각 효율에 악영향을 미치게 된다.
상기한 본 실시예의 냉각 공정에 의하면, 전극(52)과 기판(W)의 뒷면 사이에 가스를 유입시켜, 그것에 의하여 전극(52)과 기판(W) 사이의 공간의 압력을 확보하기 때문에, 해당 공간의 압력은 챔버 내의 압력으로부터 독립하여 제어할 수 있다. 그리고, 기판과 스테이지 사이의 열전도 매체의 압력을 소정 값으로 확보하는 것에 의해, 챔버 안의 압력을 상기 공간의 압력과 독립하여 압력 1×10-3내지 0.1Pa 까지 억제할 수 있다. 이것에 의해, 가스분자에 의한 기판 윗면의 오염을 확실히 방지할 수가 있어, 그 결과, 알루미늄의 환류성의 향상 및 저저항화가 초래된다. 더욱이, 챔버 안의 압력을 높이는 일이 없이, 상기 공간 압력을, 600 내지 1300Pa의 범위로 설정할 수가 있으므로, 열 전도성이 향상하여, 냉각 효율을 높일 수 있다. 이와 같이, 이 냉각 공정에 의하면, 기판(W)과 전극(52) 사이의 공간 압력을 계속 높이면서, 챔버 안의 압력을 내릴 수 있기 때문에, 기판의 오염을 방지하면서, 양호한 냉각 효율을 얻을 수 있다.
(알루미늄막의 성막)
우선, 200℃이하, 보다 바람직하게는 30∼100℃의 온도로, 0.2∼1.0중량%의 동을 포함하는 알루미늄을 막두께 150∼300nm에서 스퍼터에 의해서 고속도로 성막하여, 제 1 알루미늄막(34)이 형성된다. 계속해서, 동일 챔버내에서 기판 온도420∼460℃로 가열하며, 마찬가지로 동을 포함하는 알루미늄을 스퍼터에 의해 저속도로 성막하여, 막두께 300∼600nm의 제 2 알루미늄막(35)이 형성된다. 여기서, 알루미늄막의 성막에 있어서, 「고속도」란, 성막 조건이나 제조되는 장치의 설계 사항에 의해서 일률적으로 규정할 수 없지만, 대략 10nm/초 이상의 스퍼터 속도를 의미하며, 「저속도」란, 대략 3nm/초 이하의 스퍼터 속도를 의미한다.
알루미늄의 스퍼터는 상기 웨이퍼의 냉각 때에 사용되었던, 도 2에 나타내는 스퍼터 장치 내에서 행하여진다. 이와 같이, 감압 상태가 유지된 동일 장치 내에서 냉각 공정 및 알루미늄의 막 형성 공정을 행하는 것에 의해, 기판의 이동 및 설치 공정의 감소가 도모되어, 그 결과, 공정이 간편화 및 기판의 오염을 방지할 수가 있다.
여기서, 도 2에 나타내는 스퍼터 장치에 있어서는, 제1 가스 공급로(53) 및 제2 가스 공급로(54)로부터는 어느 것이나 아르곤 가스가 공급된다. 그리고, 알루미늄막의 막 형성 때의 온도는 제2 가스 공급로(54)로부터 공급되는 가스에 의해서 제어된 웨이퍼(W) 온도(기판 온도)를 의미한다.
이와 같은 스퍼터 장치를 사용하여 기판 온도를 제어한 일례를 도 3에 나타낸다. 도 3에 있어서, 횡축은 경과 시간을 나타내며, 종축은 기판(웨이퍼)온도를 나타낸다. 또한, 도 3에 있어서, 부호A에서 나타내는 라인은 스퍼터 장치의 스테이지(52)의 온도를 350℃로 설정하였을 때의 기판 온도 변화를 나타내며, 부호 b로 나타내는 라인은 제 2 가스 공급로(54)를 통하여 고온의 아르곤 가스를 챔버내에 공급함으로써 스테이지(52)의 온도를 높였을 때의 기판 온도의 변화를 나타내고 있다.
예를 들면, 기판의 온도 제어는 아래와 같이 행하여진다. 우선, 스테이지(52)의 온도는, 미리, 제 2 알루미늄막을 형성하기 위한 온도(350∼500℃)로 설정되어 있다. 제 1 알루미늄막을 형성할 때는, 제 2 가스 공급로(54)로부터의 가스의 공급은 없고, 기판 온도는 스테이지(52)에 의한 가열에 의해서, 도 3의 부호(a)로 나타내는 바와 같이 서서히 상승한다. 제 2 알루미늄막을 형성할 때는, 제 2 가스 공급로(54)를 통하여 가열된 가스가 공급됨에 따라 도 6의 부호(b)로 나타내 는 바와 같이, 기판 온도는 급격히 상승하여, 소정의 온도로 일정하게 되도록 제어된다.
도 3에 나타내는 예로서는, 스테이지 온도가 350℃로 설정되고, 그리고, 기판 온도가 125∼150℃로 설정되어 있는 사이에 제 1 알루미늄막(34)이 성막되고, 그 후 곧 제 2 알루미늄막(35)의 성막이 행하여진다.
알루미늄막의 성막에 있어서는, 성막 속도 및 기판 온도 제어와 동시에, 스퍼터 장치에 인가되는 전력의 제어도 중요하다. 결국, 성막 속도와도 관련되지만, 제 1 알루미늄막(34)의 성막은 높은 전력으로 행하여지며, 제 2 알루미늄막(35)은 낮은 전력으로 행하여지고, 또한 높은 전력에서 낮은 전력으로 바꿀 때에 전력을 제로로 하지 않은 것이 중요하다. 전력을 제로로 하면, 감압하에 있어서도 제 1 알루미늄막의 표면에 산화막이 형성되며, 제 1 알루미늄막에 대한 제 2 알루미늄막의 습성이 저하하여, 양자의 밀착성이 나쁘게 된다. 바꿔 말하면, 전력을 항상 인가함으로써, 성막중 알루미늄막의 표면에 활성인 알루미늄을 공급하기를 계속할 수 있으며, 산화막의 형성을 억제할 수 있다. 또한, 전력의 크기는, 스퍼터 장치나 성막 조건등에 의존하여 일률적으로 규정할 수 없지만, 예를 들면 도 6에 나타내는 온도 조건인 경우, 높은 전력이 5∼lOkW, 낮은 전력이 300W∼1kW로 설정되는 것이 바람직하다.
이와 같이, 동일 챔버내에서 제 1 알루미늄막(34) 및 제 2 알루미늄막(35)을 연속적으로 성막함으로써, 온도 및 전력의 제어를 엄밀하게 할 수 있으며, 종래보다도 저온으로 또한 안정한 알루미늄막을 좋은 효율로 형성하는 것이 가능해진다.
상기 제 1 알루미늄막(34)의 막두께는, 양호한 스텝 커버리지로 연속층을 형성할 수 있는 것, 및 해당 알루미늄막(34)보다 하층의 장벽층(33) 및 제 1 층간 절연막(I1)으로부터의 가스화 성분의 방출을 억제할 수 있는 것등을 고려하여, 적정한 범위가 선택되고, 예를 들면 200∼400nm이 바람직하다. 또한, 제 2 알루미늄막(35)은 콘택트 홀의 크기 및 그 종횡비 등에 의해서 결정되지만, 예를 들면 종횡비가 3정도에서 0.5μm 이하의 홀을 메우기 위해서는, 300∼1000nm의 막두께가 필요하다.
(반사 방지막의 성막)
또한, 별도의 스퍼터 챔버로, 스퍼터에 의해 TiN을 퇴적함으로써, 막두께 30∼80nm의 반사 방지막(36)이 형성된다. 그 후, Cl2와 BC13의 가스를 주체로 하는 이방성 드라이 에칭제로 상기 장벽층(33), 제 1 알루미늄막(34), 제 2 알루미늄막(35) 및 반사 방지막(36)으로 이루어지는 퇴적층을 선택적으로 에칭하여, 제 1 금속 배선층(30)의 패터닝을 행한다.
이렇게 하여 형성된 금속 배선층(30)으로서는 종횡비가 0.5∼3이고, 구경이 0.2∼0.8μm의 콘택트 홀내에서, 보이드를 발생시키지 않고 양호한 스텝 커버리지에서 알루미늄이 매입되는 것이 확인되었다.
(실험예)
(1) 배리어층의 구조 및 배리어성
(a) 투과형 전자현미경(TEM)에 의한 막 구조의 해석
상술한 방법에 의해서 도 1c에 나타내는 구조의 샘플로서의 반도체 장치를 형성하여, 콘택트부를 포함하는 영역의 단면 전자현미경 사진을 촬영하였다. 이 투과형 전자현미경 사진을 바탕으로, 상기 단면구조를 모의 식으로 도 7에 나타낸다. 또, 이 콘택트부의 단면구조를 도 6에 모의 식으로 나타낸다. 도 7은, 도 6에 있어서, 부호 A로 나타내는 부분의 구조를 나타낸다. 이 실험으로 사용한 샘플은 아래와 같이 하여 형성된 것이다.
우선, 도 6에 나타내는 것 같이, 상술한 방법으로 소자가 형성된 실리콘기판(11) 상에 층간 절연막(30)을 형성한 뒤, 구경이 0.3μm의 콘택트 홀을 형성하였다. 그 후, 티타늄막 및 질화티탄막을 스퍼터에 의해 퇴적하였다. 그 후, 웨이퍼를 산소 플라즈마 속에서 노출, 그 위에, 600℃의 질소 분위기 속에서 어닐링 처리하여, 배리어층(33)을 형성하였다. 이어서, 웨팅층(37)으로서 티타늄막을 콜리메이터스퍼터로 형성하였다. 이어서, 구리를 함유하는 제1 알루미늄막(34)을 형성하고, 계속해서 구리를 포함하는 제2 알루미늄막(35)을 형성하였다. 이어서, 스퍼터에 의해 질화티탄층으로 이루어지는 반사 방지막(36)을 형성하였다.
도 7에 나타내는 것 같이, 투과형 전자현미경에 의해 얻어진 사진을 바탕으로 얻어진 콘택트부의 각 막의 조성 및 막 두께는 이하와 같다.
실리콘 기판(Si)
규화티탄(TiSi2) 8.5nm
질화티탄층(Ti2N ; 티타늄 막의 티타늄과 질화티탄막의 질소가 반응한 티타늄이 풍부한 막) 30nm
질화티탄 결정층(TiN) 약 50nm
질화티탄 왜곡층(TiN층에 TiO2의 결정입자가 분산한 층)
약 30nm
알루미늄-티타늄층(Al3Ti) 약 10nm
알루미늄-구리층(Al-Cu)
도 7로부터, 배리어층(33)을 구성하는 질화티탄(TiN)층의 상층 약 30nm 중에, 산화티탄 결정이 입자 모양으로 분포하고 있는 것을 알 수 있다. 이 산화티탄의 결정은, 평균 입자직경이 약 10nm이었다. 그리고, 산화티탄의 결정입자가 섬 모양으로 분포하는 것에 의해, 질화티탄층의 결정 격자는 왜곡된 상태가 된다. 이것을 질화티탄 왜곡층이라고 한다. 이 질화티탄 왜곡층과 산화티탄의 입자가 알루미늄의 확산을 억제하여, 배리어성을 비약적으로 향상시킬 수 있다. 질화티탄층에 분산된 입자의 재질은, 투과형 전자현미경에 의한 화상을 푸리에 변환하여, 격자상을 관찰하는 것에 의해 특정하였다.
나아가, 웨팅층을 구성하는 티타늄은 알루미늄과 반응하여 Al3Ti계의 합금이 되어, 이 층 위에 알루미늄(Al-Cu)막이 형성된다. 그리고, 배리어층은, Al3Ti계의 합금과도 반응하지 않고, 안정되고 뛰어난 배리어성과 도전성을 갖추고 있다.
(b) 배리어성
본 발명의 샘플과, 배리어층에 산화티탄의 결정이 존재하지 않는 것 외에는 본 발명의 샘플과 같은 비교용 샘플에 대하여, 투과형 전자현미경 및, 샘플에 열처리를 실시하는 것에 의한 리크 특성에 관해서 조사하였다. 리크 특성은, 샘플을 여러 가지의 조건으로 어닐링 처리하여, 콘택트부에서 누전이 발생하였을 때의 어닐링 조건을 구하였다.
그 결과, 본 발명에 관련되는 샘플에서는, 550℃에서 10시간에 걸친 어닐링 처리에서도 누전의 발생 및 알루미늄이 배리어층을 꿰뚫고 나가 실리콘 기판에 진입하는 스파이크 현상의 발생이 없었다. 이에 대하여, 비교용 샘플에 있어서는, 450℃에서 2시간의 어닐링 처리로 누전의 발생이 확인되었다.
이것으로부터, 본 발명의 샘플은 비교용 샘플에 비하여, 배리어성이 각별히 우수한 것으로 확인되었다.
(2) 탈가스 공정 영향의 검토
도 4 및 도 5에, 탈가스 공정의 유무에 의해서 웨이퍼로부터 방출되는 가스의 양(분압)의 상위를 조사하기 위해서 행한 실험결과를 나타낸다.
도 4 및 도 5에 있어서, 횡축은 알루미늄막의 형성 전에 행하여지는 열처리(열처리 C)부터 제2 알루미늄막(35)의 막 형성 후에 이르기까지의 처리 타이밍을 나타내고, 종축은 챔버 안의 잔류 가스의 분압을 나타내고 있다. 도 4 및 5에 있어서, 부호 A로 나타내는 라인은 층간 절연막의 형성 후에 탈가스 공정을 거친 경우, 부호 B로 나타내는 라인은 층간 절연막의 형성 후에 탈가스 공정을 거치지 않는 경우를 나타낸다. 이 실험예에서는 탈가스 공정은 기압 0.1 내지 1Pa, 온도 460℃, 시간 120초로 행하여졌다.
각 도에 있어서, 횡축의 부호 a 및 b는, 알루미늄막의 막 형성 전에 행하여지는 열처리 C(제1 챔버)에 있어서의 타이밍을 나타내고, 부호 a는 제1 챔버 안에 웨이퍼를 넣은 직후, 부호 b는 램프 가열에 의해서 웨이퍼를 250℃에서 60초 동안 가열하였을 때를 나타낸다. 제1 챔버에서는, 기압은 1×l0-4Pa 이하로 설정되어 있다.
부호 c 및 d는, 웨이퍼의 냉각 공정(제2 챔버)에 있어서의 타이밍을 나타내고, 부호 c는 제2 챔버 안에 웨이퍼를 넣은 직후, 부호 d는 웨이퍼의 온도를 20℃까지 냉각하였을 때를 나타낸다. 제2 챔버에서는, 기압은 3×10-1Pa로 설정되어 있다. 그리고, 분압을 측정할 때에는, 챔버 기압을 3×10-6Pa까지 감압하였다.
부호 e, f 및 g는, 알루미늄막의 막 형성 공정(제3 챔버)에 있어서의 타이밍을 나타내고, 부호 e는 제3의 챔버 안에 웨이퍼를 넣은 직후, 부호 f는 제1 알루미늄막을 형성한 직후, 부호 g는 제2 알루미늄막을 형성한 직후를 나타낸다. 제3 챔버에서는, 기압은 3×102Pa로 설정되어 있다. 그리고, 분압을 측정하는 때에는 챔버 기압을 3×10-6Pa 까지 감압하였다.
도 4 및 도 5로부터, 층간 절연막의 형성 후이고 배리어층의 막 형성 전에 탈가스 공정을 하는 것에 의해, 그 후의 열처리 및 알루미늄막의 막 형성시에, 물 및 질소가 거의 발생하지 않는 것이 확인되었다. 이것에 대하여, 상기 탈가스 공정을 거치지 않는 경우에는, 그 후의 열처리, 특히 부호 b에서 나타내는 열처리 C일 때에, 물 및 질소가 함께 다량으로 방출되고 있는 것을 알 수 있다.
본 실시예에 있어서, 상술한 바와 같이, 콘택트 홀에 제1 및 제2 알루미늄막(34, 35)이 양호하게 메워 넣어진 이유로서는, 이하의 것이 생각되어진다.
(a) 탈가스 공정을 행함으로써 층간 절연막, 특히 BPSG막이나 실리콘 화합물과 과산화수소와의 반응에 의해서 얻어지는 실리콘 산화막에 포함되는 물, 수소, 산소 혹은 질소를 가스화하여 충분히 방출하는 것에 의해, 그 후의 제1 알루미늄막(34)및 제2 알루미늄(35)의 막 형성에 있어서 층간 절연막이나 배리어층(33)으로부터의 가스의 발생을 방지함으로써, 배리어층(33)과 제1 알루미늄막(34)과의 밀착성을 높이고 양호한 스텝 커버리지의 막 형성이 가능했던 것.
(b) 제1 알루미늄막(34)의 막 형성에 있어서, 기판 온도를 200℃ 이하의 비교적 저온으로 설정하는 것에 의해, 층간 절연막 및 배리어층(33)에 함유되는 수분이나 질소를 방출시키지 않도록 하여, 상기 탈가스 공정의 효과에 더하여 제1 알루미늄막(34)의 밀착성을 높인 것.
(c) 더욱이, 제1 알루미늄막(34) 자체가 기판 온도가 올랐을 경우에 하층에서부터의 가스 발생을 억제하는 역할을 하기 때문에, 다음의 제2 알루미늄막(35)의 막 형성을 비교적 높은 온도로 행할 수 있어, 제2 알루미늄막의 유동 확산을 양호하게 할 수 있는 것.
이상과 같이, 본 발명에 의하면, 알루미늄막의 스퍼터 전에 적어도 탈가스 공정과 냉각 공정을 포함하고, 더욱이 동일 챔버 안에서 연속적으로 알루미늄막을 막 형성하는 것에 의해, 0.2μm 정도까지의 콘택트 홀을 알루미늄 혹은 알루미늄합금 만으로 메워 넣는 것이 가능해져, 신뢰성 및 수율 면에서 향상을 꾀할 수 있었다. 또한, 콘택트부를 구성하는 알루미늄막에 있어서의 구리 등의 편석이나 결정입자의 이상 성장도 없고, 마이그레이션 등을 포함시킨 신뢰성 면에서도 양호하다는 것이 확인되었다.
더욱이, 본 발명의 반도체 장치에 의하면, 배리어층에 해당 배리어층을 구성하는 금속 산화물을 섬 모양으로 함유하는 것에 의해, 배리어층의 도전성을 확보하면서 뛰어난 배리어성을 갖는다.
또, 상기 실시예에서는, N채널형 MOS소자를 포함하는 반도체 장치에 관해서 설명하였으나, P채널형 혹은 CMOS형 소자를 포함하는 반도체 장치에도 적용할 수가 있다.

Claims (12)

  1. 소자를 포함하는 반도체 기판,
    상기 반도체 기판 위에 형성된 층간 절연막,
    상기 층간 절연막에 형성된 콘택트 홀,
    상기 층간 절연막 및 상기 콘택트 홀의 표면에 형성된 배리어층, 및
    상기 배리어층 위에 형성된 배선층을 포함하고, 상기 배리어층은 해당 배리어층을 구성하는 금속 산화물이 섬 모양의 분포 상태로 포함되는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 상기 배리어층은 티타늄, 코발트, 텅스텐 및 이들 금속의 질화물로부터 선택되는 적어도 1종을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 배리어층에 포함되는 상기 금속 산화물은 평균 입자직경이 2 내지 20nm인 것을 특징으로 하는 반도체 장치.
  4. 제 1항 또는 제 2항에 있어서, 상기 층간 절연막은 열처리에 의해서 가스화 성분이 제거된 것을 특징으로 하는 반도체 장치.
  5. 제 1항 또는 제 2항에 있어서, 상기 배선층은 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 것을 특징으로 하는 반도체 장치.
  6. (a) 소자를 포함하는 반도체 기판의 위에 형성된 층간 절연막에 콘택트 홀을 형성하는 공정,
    (b) 상기 층간 절연막 및 상기 콘택트 홀의 표면에 배리어층을 구성하기 위한 막을 형성하는 공정,
    (c) 상기 배리어층을 구성하기 위한 막 중에 산소를 도입하여, 해당 막을 구성하는 금속 산화물을 섬 모양으로 분포시켜 배리어층을 형성하는 공정,
    (d) 기판 온도를 100℃ 이하로 냉각하는 공정,
    (e) 상기 배리어층 위에, 200℃ 이하의 온도로 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 제1 알루미늄막을 형성하는 공정 및
    (f) 상기 제1 알루미늄막 위에, 300℃ 이상의 온도로 알루미늄 혹은 알루미늄을 주성분으로 하는 합금으로 이루어지는 제2 알루미늄막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 6항에 있어서, 상기 공정(c)에 있어서, 배리어층을 구성하기 위한 막을 퇴적시켜, 그 후, 감압 하에 있어서 해당 막을 산소 플라즈마 중에 둔 뒤에 열처리함으로써, 해당 막을 구성하는 금속 산화물을 섬 모양의 분포 상태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 6항에 있어서, 상기 공정(c)에 있어서, 배리어층을 구성하기 위한 막을 퇴적시켜, 그 후 산소 존재 하에서 열처리함으로써, 해당 막을 구성하는 금속 산화물을 섬 모양의 분포 상태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 6항 내지 제 8항의 어느 한 항에 있어서, 상기 공정(a)의 뒤에, 감압 하에서, 300 내지 550℃의 기판 온도로 열처리함으로써 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 6항 내지 제 8항의 어느 한 항에 있어서, 상기 공정(e) 및 (f)에서의 알루미늄막의 형성은 스퍼터법으로 행하여지는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 6항 내지 제 8항의 어느 항 항에 있어서, 상기 공정(e) 및 (f)에서의 알루미늄막 형성은 동일 챔버 내에서 연속적으로 행하여지는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 6항 내지 제 8항의 어느 한 항에 있어서, 상기 공정(d), (e) 및 (f)은, 감압 상태가 유지되고 있는 복수의 챔버를 갖는 동일 장치 내에서 연속적으로 행하여지는 반도체 장치의 제조방법.
KR10-1998-0055971A 1998-05-13 1998-12-18 반도체장치및그제조방법 KR100414814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-148359 1998-05-13
JP14835998A JP3436132B2 (ja) 1998-05-13 1998-05-13 半導体装置

Publications (2)

Publication Number Publication Date
KR19990087013A true KR19990087013A (ko) 1999-12-15
KR100414814B1 KR100414814B1 (ko) 2004-04-03

Family

ID=15451004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055971A KR100414814B1 (ko) 1998-05-13 1998-12-18 반도체장치및그제조방법

Country Status (4)

Country Link
US (1) US6144097A (ko)
JP (1) JP3436132B2 (ko)
KR (1) KR100414814B1 (ko)
TW (1) TW403933B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911113A (en) * 1997-03-18 1999-06-08 Applied Materials, Inc. Silicon-doped titanium wetting layer for aluminum plug
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
US6277737B1 (en) 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
US6335533B1 (en) * 1998-12-07 2002-01-01 Advanced Micro Devices, Inc. Electron microscopy sample having silicon nitride passivation layer
US6165905A (en) * 1999-01-20 2000-12-26 Philips Electronics, North America Corp. Methods for making reliable via structures having hydrophobic inner wall surfaces
JP2000306997A (ja) * 1999-04-20 2000-11-02 Nec Corp バリアメタル層を有する半導体装置及びその製造方法
KR100400769B1 (ko) * 2000-12-29 2003-10-08 주식회사 하이닉스반도체 반도체 소자의 확산 방지막 형성 방법
TWI231962B (en) * 2001-04-03 2005-05-01 Mosel Vitelic Inc Metallization process
US7071563B2 (en) * 2001-09-28 2006-07-04 Agere Systems, Inc. Barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer
US6750156B2 (en) 2001-10-24 2004-06-15 Applied Materials, Inc. Method and apparatus for forming an anti-reflective coating on a substrate
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR100475117B1 (ko) * 2002-11-19 2005-03-11 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2005347510A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7538029B2 (en) * 2005-07-06 2009-05-26 International Business Machines Corporation Method of room temperature growth of SiOx on silicide as an etch stop layer for metal contact open of semiconductor devices
JP2008091835A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
JP2008172018A (ja) * 2007-01-11 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101830193B1 (ko) * 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013077954A1 (en) 2011-11-23 2013-05-30 Acorn Technologies, Inc. Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
US11289329B2 (en) 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
CN115831911B (zh) * 2022-12-16 2023-10-27 上海功成半导体科技有限公司 焊盘结构和电子器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
JPH06151434A (ja) * 1992-11-10 1994-05-31 Sony Corp 金属配線およびその形成方法
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
JPH09314518A (ja) * 1996-05-31 1997-12-09 Eidai Co Ltd パネル及びパネルの製造方法
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers

Also Published As

Publication number Publication date
KR100414814B1 (ko) 2004-04-03
TW403933B (en) 2000-09-01
US6144097A (en) 2000-11-07
JPH11330002A (ja) 1999-11-30
JP3436132B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
KR19990087013A (ko) 반도체 장치 및 그 제조방법_
US6429493B1 (en) Semiconductor device and method for manufacturing semiconductor device
US6137176A (en) Semiconductor device and method of fabricating the same
US6432845B1 (en) Semiconductor device and method for manufacturing the same
US6107182A (en) Semiconductor device and method of fabricating the same
US6326287B1 (en) Semiconductor device and method of fabricating the same
US6350685B1 (en) Method for manufacturing semiconductor devices
KR100489456B1 (ko) 반도체장치및그제조방법
US6245659B1 (en) Semiconductor device and method for manufacturing the same
US6358830B1 (en) Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds
JPH10209147A (ja) 半導体装置の製造方法
US20010041440A1 (en) Semiconductor device and method for manufacturing semiconductor devices
US6812123B2 (en) Semiconductor devices and methods for manufacturing the same
US7300862B2 (en) Method for manufacturing semiconductor device
US6720660B1 (en) Semiconductor device and method for manufacturing the same
KR100496716B1 (ko) 반도체장치및그제조방법
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JP3922355B2 (ja) 半導体装置の製造方法
JP3456392B2 (ja) 半導体装置の製造方法
JP2000353742A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee