KR19990083400A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR19990083400A
KR19990083400A KR1019990014368A KR19990014368A KR19990083400A KR 19990083400 A KR19990083400 A KR 19990083400A KR 1019990014368 A KR1019990014368 A KR 1019990014368A KR 19990014368 A KR19990014368 A KR 19990014368A KR 19990083400 A KR19990083400 A KR 19990083400A
Authority
KR
South Korea
Prior art keywords
electrode body
semiconductor chip
support electrode
heat sink
semiconductor device
Prior art date
Application number
KR1019990014368A
Other languages
English (en)
Inventor
데라사끼다께시
미우라히데오
나까지마지까라
기따노마꼬또
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR19990083400A publication Critical patent/KR19990083400A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

반도체 장치는 반도체 칩, 반도체 칩의 일단에 접합되고, 지지 고정부에 방열판에 의해 지지 고정되는 지지 전극체, 반도체 칩의 다른 단에 접합되는 리드 전극체, 반도체 칩과 지지 전극체의 접합부 및 반도체 칩과 리드 전극체의 접합부에 배치된 절연 밀봉 부재를 갖는다. 지지 전극체는 방열판에 의해 지지 고정되는 지지 고정부와 다른 외경의 부위를 갖는다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 교류 발전기의 교류 출력을 직류 출력으로 변환하는 반도체 장치에 관한 것으로, 특히 방열판에의 압입 고정으로 인하여 발생하는 반도체 칩의 특성 불량 방지에 적합한 반도체 장치에 관한 것이다.
종래에는, 교류 발전기의 교류 출력을 직류 출력으로 변환하는 반도체 장치에서는, 예를 들면 오목형 지지 전극체의 저판(底板) 플랫부에 반도체 칩을 고착하며, 오목형 지지 전극체를 도전성 및 열전도성인 금속재 방열판에 압입하여 이용하는 압입형 반도체 장치가 특개소55-19828호 공보에 개시되어 있다.
본 발명의 목적은 조립시의 변형에 의한 파괴를 방지할 수 있는, 조립시에 걸리는 힘이 작으며 변형의 정도가 작은 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 수명이 길고 신뢰성이 높은 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 저비용의 반도체 장치를 제공하는 것이다.
상기 종래의 압입형 반도체 장치의 반도체 칩 부분은 절연 보호를 목적으로 절연 재료로 밀봉된다. 절연 재료로서는 실리콘 수지가 많이 사용되지만, 에폭시계 수지를 이용하는 경우도 있다.
반도체 장치의 압입에 의한 방열판 지지 고정은, 방열판에 지지 전극체의 외경보다도 약간 작은 내경을 갖는 원형의 취부홀을 설치하며, 지지 전극체에 하중을 가하여 이 취부홀에 삽입함으로써 행해진다.
이를 위하여, 종래 구조의 반도체 장치를 방열판에 압입한 경우, 반도체 칩에는 지지 전극체를 통해 큰 힘이 가해진다. 이에 따라 압입시에 반도체 칩이 파괴되는 경우가 있다. 이를 방지하기 위해, 지지 전극체와 반도체 칩 사이에 판 형상의 중간 부재를 개재시키는 것을 고려할 수 있지만, 이 대책으로는 부품 가짓 수의 증가와 조립성 악화에 의해 비용이 큰 폭으로 상승되므로 바람직하지 않다. 또한, 압입시에는, 오목형 지지 전극체의 측벽이 내주측으로 변형하여, 절연 부재가 압축된다. 절연 부재에 종 탄성 계수가 큰 에폭시계의 수지가 이용되는 경우는, 이 변형에 의해 생성된 힘이 반도체 칩에 전해지기 때문에, 반도체 칩의 파괴가 보다 쉽게 발생된다.
그래서, 압입시에 지지 전극체로부터 반도체 칩에 가해지는 힘을 종래 구조보다 저감시킨 도 2에 도시된 시작(試作) 구조를 형성하여 압입 실험을 행하였다. 시작 구조는 방열판(4)으로부터 가하는 압축력에 의한 지지 전극체(3)의 만곡을 방지할 목적으로, 지지 전극체(3)의 두께를 종래 구조보다 두껍게 한 것이다. 반도체 칩은 에폭시계 수지로 밀봉된다. 실험 결과, 반도체 칩(1)에 도 2에 도시된 외주측 측면으로부터의 횡 균열이나 상면으로부터의 종 균열과 같은 파괴가 나타나는 경우도 있었다. 이것은 지지 전극체(3)로부터 반도체 칩(1)에 가해지는 힘을 저감하는 기능이 불충분한 것이 원인인 것으로 추측된다.
또한, 압입시의 지지 전극체(3)와 방열판(4)의 접촉에 의해, 절연 부재(7)가 지지 전극체(3)로부터 박리되는 문제가 발생하였다. 이 원인은 방열판(4)으로부터 지지 전극체(3)에 가해지는 힘에 의해 지지 전극체가 크게 변형하였기 때문이다. 물의 피해를 받을 가능성이 높은 환경하에서 사용되는 경우에는, 이 박리 부분으로부터 물이 침입하여 역방향 누설 전류의 증가에 의한 정류 작용이 저하되는 등의 문제가 발생할 가능성이 있다.
상기 과제는 지지 전극체 및 절연 재료를 통해 반도체 칩에 가해지는 힘을 감소시킴으로써 해결할 수 있다. 또한, 지지 전극체와 절연 부재의 접착면 근방에서의 압입에 의한 지지 전극체의 변형을 감소시킴으로써 해결할 수 있다.
본 발명의 반도체 장치는 반도체 칩과, 상기 반도체 칩의 일단측에 접합 부재를 통해 접합된 지지 전극체에 있어서, 외주에는 방열판에 지지 고정하기 위한 방열판 고정부가 형성된 지지 전극체와, 상기 반도체 칩의 다른 단측에 접합 부재를 통해 접합된 리드 전극체와, 상기 반도체 칩과 상기 지지 전극체의 접합부 및 상기 반도체 칩과 상기 리드 전극체의 접합부에 배치되는 절연 밀봉 부재를 구비하는 반도체 장치에 있어서, 다음의 구성 요건을 포함하는 것을 특징으로 한다.
(1) : 상기 지지 전극체에는, 상기 방열판 고정부와는 외경이 다른 제1 부위가 형성되어 있을 것.
(2) : (1)에서, 상기 제1 부위의 외경은 상기 방열판 고정부의 외경의 0.95배 이하인 경우.
이에 따라, 방열판으로부터 가해지는 힘이 지지 전극체내에서 분산하기 때문에, 상기 과제를 해결할 수 있다.
본 발명자의 실험 및 수치 해석에 의한 검토에 따르면, 도 3에 도시된 바와 같이 칩 탑재면측의 원주 형상의 외경 또는 원추대 모양의 최대 외경이 지지 전극체의 0.95배 이하이면, 반도체 칩에 발생하는 응력은 파괴 응력 이하로 되는 것을 알 수 있었다.
(3) : (1) 또는 (2)에서, 상기 지지 전극체의 반도체 칩 탑재면측에는 통 모양의 측벽이 형성되어 있으며, 이 측벽의 상기 지지 전극체측과는 반대측의 내경이 상기 지지 전극체측의 내경보다 작을 것.
이에 따라, 지지 전극체로부터의 절연 부재의 박리를 방지할 수 있다. 또한, 상기 리드 전극체의 헤더면으로부터 위쪽으로 연장하는 리드에 돌기부를 설치하고, 그 돌기부의 일부 또는 전부가 상기 절연 부재에 접촉하도록 형성하여도 동일한 효과를 얻을 수 있다.
(4) : (1) 또는 (2)에서, 상기 지지 전극체의 두께에서 상기 지지 전극체의 반도체 칩 탑재면으로부터 방열판에 접하는 부분의 두께를 제외한 두께가, 상기 지지 전극체의 최대 외경의 0.07배 이상 0.25배 이하, 또는 0.47배 이상일 것.
본 발명자의 실험 및 수치 해석에 의한 검토에 따르면, 상기 수치 범위내에 있으면, 도 2에 도시된 압입시의 반도체 칩의 횡 균열, 반도체 칩의 종 균열, 절연 부재의 박리를 방지할 수 있다.
(5) : (1) 또는 (2)에서, 상기 지지 전극체에는 상기 방열판 고정부와 상기 제1 부위 사이에 제2 부위가 형성되어 있으며, 상기 제2 부위의 외경은 상기 방열판 고정부의 외경 및 상기 제1 부위의 외경보다도 작을 것.
이 구조에 의해, 방열판으로부터 지지 전극체에 가해지는 힘이 제2 부위(이하, 홈이라 함)에서 분단되기 때문에, 반도체 칩 및 절연 부재와 지지 전극체의 계면에 가해지는 힘이 큰 폭으로 저감된다. 이로 인해, 반도체 칩의 파괴 및 절연 부재와 지지 전극체의 박리를 방지할 수 있다.
(6) : (1) 또는 (2)에서, 상기 반도체 칩과 상기 지지 전극체 사이에 판 모양의 부재를 개재시킬 것.
이와 같이 형성되면, 반도체 칩이 판 모양의 부재(반도체 칩 탑재판)를 통해 지지 전극체에 탑재되기 때문에, 압입시에 지지 전극체로부터 반도체 칩에 전해지는 힘을 저감할 수 있다. 또한, 접합 부재의 피로 수명도 향상할 수 있다.
또한, (1) 또는 (2)에서, 상기 절연 부재의 사용 온도 범위내에서의 종 탄성형 수가 5GPa 이상이며, 상기 절연 부재의 사용 온도 범위내에서의 선 팽창 계수는 5ppm/℃ 이상 50ppm/℃ 이하인 것이 바람직하다.
본 발명자는 절연 부재의 종 탄성 계수와 선 팽창 계수가 반도체 장치의 열 피로 수명에 미치는 영향을 실험 및 수치 해석에 의해 검토한 결과, 절연 부재의 사용 온도 범위내에서의 종 탄성 계수와 선 팽창 계수가 상기 수치 범위내에 있으면, 열 피로 수명의 허용치를 상회할 수 있는 것을 알았다.
또한, (1) 또는 (2)에서, 상기 지지 전극체의 비커스(vickers) 경도를 압입하는 방열판의 비커스 경도보다 높으면, 압입시에 방열판이 크게 변형하여 지지 전극체의 변형은 작아진다. 따라서, 반도체 칩의 파괴나 절연 부재와 지지 전극체의 박리를 방지할 수 있다. 본 발명자의 실험에 의한 검토에 의하면, 방열판의 재료는 무산소 구리의 경우, 지르콘 구리 또는 주석이 함유된 구리 또는 은이 함유된구리 크롬 구리를 이용하는 것이 바람직하다는 것을 알았다.
상술한 바와 같이, 본 발명에 의하면, 방열판에 압입될 때의 반도체 칩에 가하는 힘을 저감할 수 있으며, 반도체 칩을 밀봉하는 절연 부재에 가하는 힘을 작게할 수 있으므로, 반도체 칩의 파괴를 방지할 수 있다.
또한, 밀봉 수지의 재료 특성의 최적화에 의해, 반도체 칩과 전극체를 접속하는 접합 부재의 열 피로 수명을 향상시킬 수 있고, 반도체 장치의 특성 열화까지의 수명을 향상시킬 수 있다.
이에 따라, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
도 1은 본 발명에 관한 제1 실시예의 반도체 장치의 단면도.
도 2는 초기 검토 구조의 압입시에 파괴하는 장소를 도시한 단면도.
도 3은 방열판에 지지 고정된 부분 이외의 외경과 압입시의 반도체 칩의 파괴 관계를 도시한 그래프.
도 4는 지지 전극체의 두께와 압입시의 반도체 칩 측면 파괴의 관계를 도시한 그래프.
도 5는 지지 전극체의 두께와 압입시의 절연 부재/지지 전극체 계면의 박리 관계를 도시한 그래프.
도 6은 지지 전극체의 두께와 압입시의 반도체 칩 표면 파괴의 관계를 도시한 그래프.
도 7은 절연 부재의 종 탄성 계수와 반도체 장치의 열 피로 수명을 도시한 그래프.
도 8은 절연 부재의 선 팽창 계수와 반도체 장치의 열 피로 수명을 도시한 그래프.
도 9는 본 발명에 관한 제2 실시예의 반도체 장치의 단면도.
도 10은 본 발명에 관한 제3 실시예의 반도체 장치의 단면도.
도 11은 본 발명에 관한 제4 실시예의 반도체 장치의 단면도.
도 12는 본 발명에 관한 제5 실시예의 반도체 장치의 단면도.
도 13은 본 발명에 관한 제6 실시예의 반도체 장치의 단면도.
도 14는 본 발명에 관한 제7 실시예의 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1: 반도체 칩
2, 5: 접합 부재
3: 지지 전극체
4: 방열판
6: 리드 전극체
7: 절연 부재
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
[제1 실시예]
도 1은 본 발명에 의한 반도체 장치의 제1 실시예를 도시한 단면도이다. 본 실시예의 반도체 장치는 정류 작용을 갖는 반도체 칩(1)과, 이 반도체 칩(1)의 일단측에 접합 부재(2)를 통해 전기적으로 접속되며, 반도체 칩(1)으로부터의 열을 방열하는 방열판(4)에 지지 고정되는 지지 전극체(3)와, 반도체 칩(1)의 다른 단측에 접합 부재(5)를 통해 전기적으로 접합된 리드 전극체(6)와, 반도체 칩(1)과 양 전극체(3, 6)의 접합 부분을 절연 밀봉하는 절연 부재(7)로 구성되어 있다.
지지 전극체(3)는 방열판(4)에 지지 고정된 부분의 외경 c와 다른 외경 d의 원주 모양 또는 원추대 모양의 형상 부분을 갖는다. 본 발명자의 실험 및 수치 해석에 의한 검토에 따르면, 도 3에 도시된 바와 같이, 지지 전극체(3)의 반도체 칩 탑재면측의 외경 d가 방열판(4)과 접하는 부분의 외경 c의 0.95배 이하이면, 반도체 칩(1)에 발생하는 응력은 파괴 응력 한계 이하로 된다.
여기에서 규정한 칩 탑재면측의 원주 모양 또는 원추대 모양의 외경은 제조시의 목표치이며, 제조상의 오차는 지지 전극체의 최대 외경의 1% 정도까지 허용할 수 있다. 이하에 기록하는 칫수의 규정치에 대해서도, 동일한 제조상의 오차(지지 전극체의 최대 외경의 1%)를 허용할 수 있다.
본 발명자의 실험 및 수치 해석에 의한 검토에 따르면, 지지 전극체(3)의 반도체 칩 탑재면으로부터 그 표면까지의 두께 a에서 방열판(4)에 접하는 부분의 두께 b를 제외한 두께는, 지지 전극체(3)의 최대 외경 c의 0.07배 이상 0.25배 이하, 또는 0.47배 이상이면, 도 2에 도시된 압입시의 반도체 칩(1)의 횡 균열, 반도체 칩(1)의 종 균열, 절연 부재(7)의 박리를 방지할 수 있다는 것을 알았다.
도 4는 지지 전극체(3)의 반도체 칩 탑재면으로부터 그 표면까지의 두께 a에서 방열판(4)에 접하는 부분의 두께 b를 제외한 두께가 지지 전극체(3)의 최대 외경 c의 0.07배 이상이면, 도 2에 도시한 바와 같은 반도체 칩(1)의 횡 균열을 방지할 수 있는 것을 나타낸다.
또한, 도 5는 지지 전극체(3)의 반도체 칩 탑재면으로부터 그 표면까지의 두께 a에서 방열판(4)에 접하는 부분의 두께 b를 제외한 두께가 지지 전극체(3)의 최대 외경 c의 0.07배 이상이면, 도 2에 도시한 바와 같은 절연 부재(7)의 박리를 방지할 수 있는 것을 나타낸다.
더욱이, 도 6은 지지 전극체(3)의 반도체 칩 탑재면으로부터 그 표면까지의 두께 a에서 방열판(4)에 접하는 부분의 두께 b를 제외한 두께가 지지 전극체(3)의 최대 외경 c의 0.25배 이하 또는 0.47배 이상이면, 도 2에 도시한 바와 같은 반도체 칩(1)의 종 균열을 방지할 수 있는 것을 나타낸다.
양 전극체(3, 6)는 통상 전기 전도율 및 열 전도율이 양호한 구리계 금속으로 형성된다. 또한, 경량이며 열 전도성에 뛰어난 알루미늄계 금속이나, 선 팽창 계수가 구리, 알루미늄보다 작은 철계 금속을 이용해도 좋다. 양 전극체(3, 6)의 재질은 전기 및 열이 전해지는 재질로, 방열판(4)에 압입할 수 있는 것이 필요하다.
지지 전극체(3)의 방열판(4)과 접하는 부분의 외주면에 축방향으로 미세한 다수의 볼록부로 이루어진 너얼링(knurling)(도시되지 않음)을 형성한다. 한편, 지지 전극체(3)를 지지 고정하는 방열판(4)에는 지지 전극체(3)의 외경보다도 약간 작은 내경을 갖는 원형의 취부홀을 설치하며, 이 취부홀에 대하여 지지 전극체(3)를 압입 고정하도록 한다. 너얼링은 이 압입 고정의 효과를 높히도록 설치된다.
반도체 칩(1)과 양 전극체(3, 6)를 전기적으로 접합하는 접합 부재(2, 5)에는, 융점 300℃ 정도의 고온 땜납(Pb-Sn계 땜납)이 이용되며, 기계적인 접합도 겸한다. 열 전도성 및 전기 전도성이 있으며, 반도체 칩(1)이 기능적으로 손상되지 않는 온도에서 접합할 수 있으며, 사용 기간내의 양 전극체(3, 6)와 반도체 칩(1)의 접합을 확보할 수 있는 재질이라면, 다른 조성의 땜납이나 도전성 수지 등을 이용해도 아무런 문제가 없다. 사용하는 접합 부재의 예로서, Sn-Ag계, Sn-Zn계, Au-Sn계의 땜납을 들 수 있다.
지지 전극체(3)를 지지 고정하는 방열판(4)에는, 방열성에 뛰어난 구리계 금속, 알루미늄계 금속 등이 일반적으로 사용된다. 방열판(4)에는 지지 전극체(3)가 압입되기 때문에, 방열판(4)의 부재의 비커스 경도는 지지 전극체(3)의 부재의 비커스 경도보다 낮은 것이 바람직하다. 이 경우에, 압입시에 방열판(4)의 변형이 많아져, 지지 전극체(3)의 변형을 억제할 수 있기 때문에, 지지 전극체(3)의 변형에 기인하는 반도체 칩(1)의 파괴 및 절연 부재(7)의 박리를 방지할 수 있다. 예를 들면, 방열판(4)에 알루미늄계 합금, 지지 전극체(3)에 구리계 합금을 이용하는 것이 바람직하다.
상술한 바와 같이, 일반적으로 지지 전극체(3)는 땜납에 의해 반도체 칩(1)과 접합된다. 납땜 공정에서는 200℃ 내지 400℃ 정도의 온도가 1회 내지 5회 정도 지지 전극체(3)에 가해진다. 구리계 합금 중에는 무산소 구리와 같이, 이 온도 부하에 의해 서서히 냉각되는 현상이 발생하여, 비커스 경도가 낮아지는 것이 있다. 한편, 방열판(4)은 일반적으로 서서히 냉각되는 열 부하를 받지 않는다. 이로 인해, 지지 전극체(3)와 방열판(4)에 동일한 재질의 구리계 합금을 사용했을 경우, 열 부하를 받지 않는 방열판의 쪽이 비커스 경도가 높아지는 경우가 있다. 이 경우, 압입시에 지지 전극체(3)가 크게 변형하여, 반도체 칩(1)의 파괴나 절연 부재(7)와 지지 전극체(3)의 박리가 발생할 가능성이 크다.
이상의 이유로부터, 납땜 온도 부하후의 압입시에 있어서, 지지 전극체(3)의 비커스 경도가 방열판(4)의 비커스 경도보다 크면, 지지 전극체(3)의 변형에 기인하는 반도체 칩(1)의 파괴 및 절연 부재(7)의 박리를 방지할 수 있다. 따라서, 지지 전극체(3)에는, 납땜 온도를 부하해도, 비커스 경도의 저하가 발생되지 않는 재료를 이용하는 것이 바람직하다. 예를 들면, 구리계 합금에서는, 실리콘 구리, 주석이 함유된 구리, 은이 함유된 구리, 크롬이 함유된 구리 등을 들 수 있다.
비커스 경도는 JIS B7725의 규격에 따라 측정한다. JIS B7725에 의하면, 비커스 경도의 정의는 이하와 같다.
대각면이 136。의 다이아몬드 정사각추 압자를 이용하며, 시험면에 오목부를 부가했을 때의 시험 하중과, 오목부의 대각선 길이로부터 구한 표면적으로부터 다음의 식으로 구한 값.
여기서, F는 시험 하중(N), S는 오목부의 표면적(㎟), d는 오목부의 대각선 길이의 평균치(㎜), θ는 다이아몬드 압자의 대면각이다.
지지 전극체(3)의 측정은 지지 전극체(3)의 반도체 칩 탑재면의 표면에서 행한다. 방열판(4)은 원형의 취부홀의 중심으로부터 지지 전극체(3)의 최대 외경의 약 2배의 직경 범위내에서 측정한다. 측정부가 도금(plating) 처리되어 있는 경우는, 연마 등의 수단으로 삭제한 후, 비커스 경도를 측정한다.
절연 부재(7)는 반도체 칩(1) 및 양 전극체(3, 6)와 반도체 칩(1)의 접합 부분을 절연 밀봉하는 것이다. 절연 부재(7)의 종 탄성 계수와 선 팽창 계수가 반도체 장치의 열 피로 수명에 미치는 영향을 실험 및 수치 해석에 의해 검토하였더니, 절연 부재(7)의 사용 온도 범위내에서의 종 탄성형 수가 5GPa 이상이고, 절연 부재(7)의 사용 온도 범위내에서의 선 팽창 계수는 5ppm/℃ 이상 50ppm/℃ 이하이면, 열 피로 수명의 허용치를 상회하는 것을 알 수 있었다.
도 7은 절연 부재(7)의 종 탄성 계수와 반도체 장치의 열 피로 수명의 관계를 도시한다. 도 8은 절연 부재(7)의 선 팽창 계수와 반도체 장치의 열 피로 수명의 관계를 도시한다. 반도체 칩(1)의 선 팽창 계수는 약 3ppm/℃, 지지 전극체(3) 및 리드 전극체(6)에 일반적으로 이용되는 구리계 합금의 선 팽창 계수는 약 17ppm/℃이다. 이로 인해, 반도체 칩(1)의 발열 및 환경 온도에 의한 온도 변동이 반도체 장치에 가해지면, 반도체 칩(1)과 양 전극체(3, 6)의 접합 부재(2, 5)에 반복적인 변형이 발생하여, 접합 부재(2, 5)의 피로 파괴가 발생된다. 이 피로 파괴가 반도체 장치의 제품 수명을 결정하는 경우가 많다. 절연 부재(7)의 종 탄성 계수와 선 팽창 계수가 상기 수치의 범위내에 있으면, 절연 부재(7)는 반도체 칩(1)의 열 변형량을 양 전극체(3, 6)의 열 변형량에 근접하게 하는 작용을 할 수 있다. 또한, 반도체 칩(1)과 양 전극체(3, 6)의 접합 부재(2, 5)의 접합단의 응력 집중을 저감하는 작용을 할 수 있다. 이들의 효과에 의해, 접합 부재(2, 5)에 발생하는 변형이 저감하며, 반도체 장치의 열 피로 수명이 향상하여 허용치를 상회할 수 있다.
이 절연 부재(7)는 에폭시계 수지가 일반적으로 이용되며, 도 1의 단면 형태를 갖는 원추대 모양으로 전송 모드 성형법에 의해 성형한다. 포팅(potting)에 의한 성형을 행하여도 상관없다. 이들 제조법에서는 절연 부재(7) 중에 작은 보이드가 생길 경우가 있지만, 열 피로 수명 향상의 효과는 변하지 않는다. 또한, 열 피로 수명이 짧더라도 상관없는 경우는 절연 부재(7)의 재료로서, 실리콘 수지 등을 이용해도 좋다.
장기간 사용에 있어서, 절연 부재(7)와 지지 전극체(3)의 접착력이 저하하며, 절연 부재(7)가 지지 전극체(3)와 분리되어 버리는 경우를 고려할 수 있다. 특히 에폭시계 수지는 수지 자체의 열화나 흡습 등에 의해 접착력의 저하가 발생하기 때문에, 지지 전극체(3)로부터의 탈락을 방지하는 수단을 강구할 필요가 있다.
절연 부재(7)의 탈락을 방지하기 위해서, 지지 전극체(3)의 반도체 칩 탑재면측에 원통형의 측벽(3a)을 설치하며, 지지 전극체(3)에 연결되어 있는 측벽 하부의 내경 e가 측벽 상부의 내경 f보다 커지는 것으로 하였다. 또한 동일한 목적으로, 리드 전극체(6)의 헤더부(6a)로부터 위쪽으로 연장하는 리드(6b)의 일부에 돌기부(6c)를 설치하여, 돌기부(6c)의 일부 또는 전부가 절연 재료와 접촉하도록 하였다.
도면에는 도시되어 있지 않지만, 반도체 칩(1)부에 수분이 침입하지 않도록 반도체 칩(1)의 측면을 절연 밀봉재에 의해 밀봉하는 것이 좋다. 절연 밀봉재의 재질로서는, 내열성 및 밀봉성에 뛰어난 폴리이미드계 수지 등을 들 수 있다.
(제2 실시예)
도 9는 본 발명에 의한 반도체 장치의 제2 실시예를 도시한 단면도이다. 지지 전극체(3)에 있어서, 반도체 칩 탑재면측의 원주 모양 또는 원추대 모양의 부분과 방열판(4)에 접하는 부분 사이에 원주 방향의 홈을 설치한다.
이에 따라, 압입에 의해 방열판(4)과 접하는 부분으로부터 받는 힘이 중간의 가느다란 부분에서 차단되기 때문에, 반도체 칩에 가해지는 힘을 큰 폭으로 저감할 수 있다.
(제3 실시예)
도 10은 본 발명에 의한 반도체 장치의 제3 실시예를 도시한 단면도이다. 절연 부재(7)는 리드 전극체(6)의 헤더(6a)를 덮고, 지지 전극체(3)의 측벽(3a) 전부에 접하지 않아도 좋다. 절연 부재(7)를 폿팅(potting)에 의해 성형하는 경우, 도 10과 같은 형태의 쪽이 도 1의 형태에 비해 성형이 용이하다. 이와 같은 형태로도 접합 부재(2) 및 접합 부재(5)의 열 피로 수명 향상의 효과는 변하지 않는다.
(제4 실시예)
도 11은 본 발명에 의한 반도체 장치의 제4 실시예를 도시한 단면도이다. 절연 부재(7)는 지지 전극체(3)의 측벽(3a)의 피복하고 있어도 좋다. 절연 부재(7)를 전송 모드 성형법에 의해 성형하는 경우, 도 11과 같은 형태의 쪽이 도 1의 형태에 비해 성형이 용이하다. 이와 같은 형태로도 접합 부재(2) 및 접합 부재(5)의 열 피로 수명 향상의 효과는 변하지 않는다.
(제5 실시예)
도 12는 본 발명에 의한 반도체 장치의 제5 실시예를 도시한 단면도이다. 반도체 칩(1)을 접합 부재(5)를 통해 반도체 칩 탑재판(8)에 접합하며, 반도체 칩 탑재판(8)과 지지 전극체(3)를 접합 부재(9)를 통해 접합한다.
반도체 칩 탑재판의 재질로서는, 그 부재의 선 팽창 계수가 지지 전극체(3)의 선 팽창 계수보다 반도체 칩(1)의 선 팽창 계수에 가까운 것이 좋다. 예를 들면, 몰리브덴이나 구리-인바르(invar)-구리 클래드재, 텅스텐, 철계 합금 등을 들 수 있다.
반도체 칩(1)은 반도체 칩 탑재판(8)을 통해 지지 전극체(3)에 탑재됨으로써, 압입시에 지지 전극체(3)로부터 반도체 칩(1)에 전해지는 힘을 저감할 수 있다. 또한, 접합 부재(5)의 피로 수명을 향상할 수 있다.
(제6 실시예)
도 13은 본 발명에 의한 반도체 장치의 제6 실시예를 도시한 단면도로서, 전원 장치의 일부를 도시한다.
제1 실시예에서 도시한 반도체 장치를 전원 장치의 일부인 방열판(4)에 압입 고정하며, 리드 전극체(6)를 전원 장치와 전기적으로 접속되어 있는 단자(10)와 용접 등의 수단으로 고정한 것이다.
압입은 일반적으로 반도체 장치의 지지 전극체(3)의 반도체 칩 탑재면의 표면측을, 지지 전극체(3)의 반도체 칩 탑재면의 표면보다 큰 면(도시되지 않음)에서 방열판(4)으로 밀어 넣음으로써 행해진다. 이로 인해, 압입 고정시에는 지지 전극체(3)의 반도체 탑재면의 이면과 방열판(4)의 압입 개시측의 면이 동일면상에 있는 것이 일반적이다. 그러나, 지지 전극체(3)가 방열판(4)에 충분히 고정되어, 방열성이 문제되지 않는 정도의 접촉 면적이 얻어지면, 고정 동일면상에 존재하지 않아도 아무런 문제가 없다.
또한, 반도체 칩(1)에 가해지는 힘을 최소로 하기 위해서, 최대 외경 부분의 두께가 방열판(4)에 설치된 취부홀의 깊이와 거의 동일한 것이 바람직하다. 그러나, 지지 전극체(3)가 방열판(4)에 충분히 고정되어, 방열성이 문제가 되지 않는 정도의 접속 면적이 얻어지면, 지지 전극체(3)의 최대 외경 부분의 두께는 취부홀의 깊이보다 작다. 또한 큰 경우라도 실제 사용하는데 큰 문제는 없다.
환경의 온도 변화에 따라 단자(10)가 리드 전극체(6)에 강제 변위를 가하는 경우가 있다. 그러나, 리드 전극체(6)의 리드(6b)의 휨 변형으로 흡수되므로, 절연 부재(7)나 접합 부재(2)에 끼치는 손상은 적다.
본 실시예에 도시된 바와 같이, 본 발명에 관한 반도체 장치를 이용함으로써, 압입이라는 용이한 방법으로 전원 장치를 조립할 수 있기 때문에, 신뢰성이 높은 전원 장치를 저비용으로 실현할 수 있다.
(제7 실시예)
도 14는 본 발명에 의한 반도체 장치의 제7 실시예를 도시한 단면도로서, 전원 장치의 일부를 도시하고 있다.
제2 실시예에서 나타낸 반도체 장치를 전원 장치의 일부인 방열판(4)에 압입 고정하며, 전원 장치와 전기적으로 접속되어 있는 단자(10)와 용접 등의 수단으로 고정된 것이다. 방열판(4)과 접하는 지지 전극체(3)의 최대 외경과 그 바로 위의 외경의 차이는 크기 때문에, 방열판(4)으로부터 가해지는 힘을 보다 많이 흡수할 수 있다.
본 실시예에서 나타낸 바와 같이, 본 발명에 관한 반도체 장치를 이용함으로써, 압입이라는 용이한 방법으로 전원 장치를 조립할 수 있기 때문에, 신뢰성이 높은 전원 장치를 저비용으로 실현할 수 있다.
본 발명의 반도체 장치는 넓은 용도에 사용가능하다. 이 용도의 일례로서, 예를 들면, 자동차용 전장품으로서 사용된다.

Claims (15)

  1. 반도체 장치에 있어서,
    반도체 칩과,
    상기 반도체 칩의 일단측에 제1 접합 부재를 통해 접합되고, 외주(外周)에는 방열판에 지지 고정하기 위한 방열판 고정부가 형성된 지지 전극체와,
    상기 반도체 칩의 다른 단측에 제2 접합 부재를 통해 접합되는 리드 전극체와,
    상기 반도체 칩과 상기 지지 전극체와의 접합부 및 상기 반도체 칩과 상기 리드 전극체와의 접합부에 배치된 절연 밀봉 부재를 포함하되,
    상기 지지 전극체에는 상기 방열판 고정부와는 외경이 다른 제1 부위가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 부위의 외경은 상기 방열판 고정부 외경의 0.95배 이하인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 지지 전극체의 반도체 칩 탑재면측에는 통(筒) 형상의 측벽이 형성되어 있으며, 상기 측벽의 상기 지지 전극체측과는 반대측의 내경이 상기 지지 전극체측의 내경보다도 작은 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 지지 전극체의 두께에서 상기 지지 전극체의 반도체 칩 탑재면으로부터 방열판에 접하는 부분의 두께를 제외한 두께는 상기 지지 전극체의 최대 외경의 0.07배 이상 0.25배 이하, 또는 0.47배 이상인 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 지지 전극체에는 상기 방열판 고정부와 상기 제1 부위 사이에 제2 부위가 형성되어 있으며, 상기 제2 부위의 외경은 상기 지지 전극체 고정부의 외경 및 상기 제1 부위의 외경보다도 작은 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 반도체 칩과 상기 지지 전극체 사이에 판 형상의 부재를 개재시킨 것을 특징으로 하는 반도체 장치.
  7. 제2항에 있어서,
    상기 지지 전극체의 반도체 칩 탑재면측에는 통 형상의 측벽이 형성되어 있으며, 상기 측벽의 상기 지지 전극체측과는 반대측의 내경이 상기 지지 전극체측의 내경보다도 작은 것을 특징으로 하는 반도체 장치.
  8. 제2항에 있어서,
    상기 지지 전극체의 두께에서 상기 지지 전극체의 반도체 칩 탑재면으로부터 방열판에 접하는 부분의 두께를 제외한 두께는, 상기 지지 전극체의 최대 외경의 0.07배 이상 0.25배 이하, 또는 0.47배 이상인 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서,
    상기 지지 전극체에는 상기 방열판 고정부와 상기 제1 부위 사이에 제2 부위가 형성되어 있으며, 상기 제2 부위의 외경은 상기 지지 전극체 고정부의 외경 및 상기 제1 부위의 외경보다도 작은 것을 특징으로 하는 반도체 장치.
  10. 제2항에 있어서,
    상기 반도체 칩과 상기 지지 전극체 사이에 판 형상의 부재를 개재시킨 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    반도체 칩 탑재면측의 원주 형상 또는 원추대(圓錐臺) 형상의 부분과 방열판에 접하는 부분과의 사이에 원주 방향의 홈이 있는 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서,
    상기 절연 부재의 사용 온도 범위내에서의 종탄성형수(縱彈性形數)는 5GPa 이상이며, 상기 절연 부재의 사용 온도 범위내에서의 선 팽창 계수는 5ppm/℃ 이상 50ppm/℃ 이하인 것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서,
    상기 지지 전극체의 비커스(vickers) 경도는 압입된 방열판의 비커스 경도보다 높은 것을 특징으로 하는 반도체 장치.
  14. 제1항에 있어서,
    상기 지지 전극체에 지르콘 구리 또는 주석이 함유된 구리 또는 은이 함유된 구리 또는 크롬이 함유된 구리를 이용하는 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서,
    상기 반도체 칩과 상기 지지 전극체와의 사이에 판 형상의 부재가 있는 것을 특징으로 하는 반도체 장치.
KR1019990014368A 1998-04-23 1999-04-22 반도체장치 KR19990083400A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-113035 1998-04-23
JP10113035A JPH11307682A (ja) 1998-04-23 1998-04-23 半導体装置

Publications (1)

Publication Number Publication Date
KR19990083400A true KR19990083400A (ko) 1999-11-25

Family

ID=14601836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014368A KR19990083400A (ko) 1998-04-23 1999-04-22 반도체장치

Country Status (4)

Country Link
US (2) US6331730B1 (ko)
JP (1) JPH11307682A (ko)
KR (1) KR19990083400A (ko)
DE (1) DE19918554A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576285B1 (ko) * 1998-07-08 2006-05-04 에이비비 슈바이쯔 아게 고정 스택 내의 방열판을 지지하는 성형품

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
KR100455697B1 (ko) * 2002-02-27 2004-11-06 주식회사 케이이씨 정류 다이오드 패키지
JP3858732B2 (ja) * 2002-03-08 2006-12-20 株式会社日立製作所 半導体装置
US6717246B2 (en) * 2002-04-16 2004-04-06 Intel Corporation Semiconductor package with integrated conical vapor chamber
DE10219762A1 (de) * 2002-05-02 2003-11-13 Vacuumschmelze Gmbh & Co Kg Vergussgehäuse für elektrische und elektronische Bauelemente, Vorrichtung daraus und Verfahren zum Herstellen
DE10242521A1 (de) * 2002-09-12 2004-03-25 Robert Bosch Gmbh Diode
US20040076383A1 (en) * 2002-10-17 2004-04-22 Huei Peng Self-aligned metal base/window cap and methods of aligning a laser diode chip to a window cap for high speed semiconductor laser package
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
DE10329575A1 (de) * 2003-06-30 2005-01-20 Robert Bosch Gmbh Baueinheit mit einem wannenförmigen Gehäuseteil und mit einem darin befindlichen Vergusswerkstoff
US7126213B2 (en) * 2004-08-31 2006-10-24 Sung Jung Minute Industry, Co., Ltd Rectification chip terminal structure
US7009223B1 (en) * 2004-08-31 2006-03-07 Sung Jung Minute Industry Co., Ltd. Rectification chip terminal structure
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
JP4965187B2 (ja) * 2006-08-09 2012-07-04 株式会社日立製作所 半導体装置
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
JP2009018417A (ja) * 2008-08-22 2009-01-29 Denso Corp 圧入材の圧入方法
US10090259B2 (en) * 2015-12-26 2018-10-02 Intel Corporation Non-rectangular electronic device components
EP4057339A1 (en) 2021-03-10 2022-09-14 Hitachi Energy Switzerland AG Base plate having sidewall, power semiconductor module comprising the base plate and method for producing the base plate
CN115118053B (zh) * 2022-08-28 2022-11-04 常州市昊升电机股份有限公司 一种真空泵电机及装配工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL135878C (ko) * 1961-08-12
DE1439304B2 (de) * 1963-10-31 1972-02-24 Siemens AG, 1000 Berlin u. 8000 München Halbleiterbauelement
DE2027598A1 (de) * 1970-06-04 1971-12-09 Siemens Ag Halbleiterbauelement mit Kunststoff abdeckung
US3708722A (en) * 1970-12-18 1973-01-02 Erie Technological Prod Inc Semiconductor device with soldered terminals and plastic housing and method of making the same
US3743894A (en) * 1972-06-01 1973-07-03 Motorola Inc Electromigration resistant semiconductor contacts and the method of producing same
US4196775A (en) * 1977-09-19 1980-04-08 The Unites States Of America As Represented By The Secretary Of The Navy Shock-mounted, liquid cooled cold plate assembly
US4349831A (en) * 1979-09-04 1982-09-14 General Electric Company Semiconductor device having glass and metal package
JPS6149448U (ko) * 1984-09-03 1986-04-03
FR2665817B1 (fr) * 1990-08-07 1996-08-02 Auxilec Diode a electrode et a boitier assembles sans soudure ni sertissage, et pont redresseur realise avec de telles diodes.
JP2843684B2 (ja) 1990-12-27 1999-01-06 東芝コンポーネンツ株式会社 半導体装置
JP3550243B2 (ja) * 1996-01-30 2004-08-04 株式会社東芝 内部圧接型半導体装置
JPH10215552A (ja) * 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576285B1 (ko) * 1998-07-08 2006-05-04 에이비비 슈바이쯔 아게 고정 스택 내의 방열판을 지지하는 성형품

Also Published As

Publication number Publication date
DE19918554A1 (de) 1999-11-04
JPH11307682A (ja) 1999-11-05
US20020011661A1 (en) 2002-01-31
US6331730B1 (en) 2001-12-18

Similar Documents

Publication Publication Date Title
KR19990083400A (ko) 반도체장치
US4340902A (en) Semiconductor device
US7948007B2 (en) Power semiconductor module with flush terminal elements
US8089768B2 (en) Component arragement with an optimized assembly capability
US7709951B2 (en) Thermal pillow
US6271058B1 (en) Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board
US20110298121A1 (en) Power semiconductor device
US5508560A (en) Semiconductor module
CN109155305B (zh) 功率用半导体装置
KR100705868B1 (ko) 반도체 장치 및 그 제조 방법
US20130056185A1 (en) Elastic Mounting of Power Modules
CN1239327A (zh) 热沉及带热沉的存储器模块
US11910518B2 (en) Method and apparatus for heat sink mounting
JP2000150743A (ja) 半導体装置用基板及びその製造方法
US5923083A (en) Packaging technology for Schottky die
JP2018195717A (ja) 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
US7692299B2 (en) Semiconductor apparatus having improved thermal fatigue life
JP2010080562A (ja) 電子部品収納用パッケージ
JP2002261210A (ja) 半導体装置
JP2003258167A (ja) 構造物
JP2006237383A (ja) セラミックス回路基板および半導体モジュール
JP2005166962A (ja) 半導体装置
TW591852B (en) Semiconductor device
US7002244B2 (en) Semiconductor device
US11804414B2 (en) Semiconductor device comprising a lead electrode including a through hole

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020425

Effective date: 20031031