KR19990078097A - Ic시험장치 - Google Patents
Ic시험장치 Download PDFInfo
- Publication number
- KR19990078097A KR19990078097A KR1019990009509A KR19990009509A KR19990078097A KR 19990078097 A KR19990078097 A KR 19990078097A KR 1019990009509 A KR1019990009509 A KR 1019990009509A KR 19990009509 A KR19990009509 A KR 19990009509A KR 19990078097 A KR19990078097 A KR 19990078097A
- Authority
- KR
- South Korea
- Prior art keywords
- tester
- signal
- handler
- arrangement
- test
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 148
- 238000005259 measurement Methods 0.000 claims abstract description 80
- 230000003447 ipsilateral effect Effects 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Medical Treatment And Welfare Office Work (AREA)
Abstract
테스트 헤드에 장착되는 측정부의 교환에 동반하여 생기는 사고를 방지한 IC시험 장치를 제공한다. 각 측정부에 형식신호 발신기(301)를 설치하고, 테스트 헤드(200)에 측정부(300)를 장착하면, 형식신호 발신기(301)로부터 형식신호 TYPE이 발신되도록 한다. IC 테스터(100)에 설치된 형식신호 판독기(102)에 의해 이 형식신호를 판독하고, IC 테스터의 주제어기(101)에 로드한 테스트 프로그램에서 추출한 동측수 SUM과 함께, 이 형식신호를 핸들러(400)에 전송한다. 핸들러에서는, 전송된 동측수와 형식신호로부터, 판정장치(402)에 의해 테스트 프로그램이 적정인지 여부, 및 핸들러에 설정된 IC 소켓의 배열과 측정부의 IC 소켓 배열이 일치하는지 여부를 판정하여, IC 테스터에 설치한 기동·정지 제어기(104)로부터, 판정결과가 모두 양일 경우에는 기동명령을 발생시켜서 시험을 개시시키고, 판정결과에 하나라도 불량이 있을 경우에는 정지명령을 발생시켜서 IC 테스터의 기동을 저지시킨다.
Description
본 발명은 반도체 집적회로(이하, IC로 칭함)에 의해 구성되는 반도체 디바이스, 예를 들어 메모리 IC, 로직 IC 등을 시험하기 위한 IC 시험 장치 및 IC 시험 장치의 오동작 방지방법에 관한 것이다.
종래의 IC 시험 장치의 일예의 개략 구성을 도 3에 나타냈다. 도시한 바와 같이 IC 시험 장치를 크게 나누면 피시험 IC에 인가해야 할 테스트 패턴신호와 어드레스신호, 제어신호, 기대치 신호 등을 발생함과 동시에 피시험 IC로부터 판독한 응답출력신호에 의거하여 피시험 IC의 양부를 판정하는 IC 테스터(100)와 피시험 IC를 로더부에서 테스터부로 반송하여 IC 소켓에 전기적으로 접촉시켜서 시험이 종료되면, 시험완료 IC를 테스터부에서 언로드부로 반출하여, 이 언로더부에 있어서 시험결과에 의거하여 시험완료 IC를 분류하는 핸들러(400)에 의해 구성된다.
IC 테스터(100)는 케이블(KB1)에 의해 서로 전기적으로 접속된 별체의 테스트 헤드(200)를 포함하며, 예시의 IC 시험 장치에서, 테스트 헤드(200)는 핸들러(400)의 테스트부 하부의 소정의 위치에 배치되어 있다. 테스트 헤드(200)는 통상, IC 테스터(100)에서 발생된 테스트 패턴신호나 어드레스 신호를 피시험 IC에 인가하기 위한 드라이버군과 피시험 IC로부터 판독한 응답 출력신호를 기대치신호와 비교하는 비교기군을 포함하며, 비교기군으로부터의 출력신호는 케이블(KB1)을 통해서 IC 테스터(100)에 송신된다.
테스트 헤드(200)의 상부에는 테스트 헤드내의 드라이버군 및 비교기군과 피시험 IC의 리드단자가 전기적으로 접촉하게끔 되는 IC 소켓(SK)과의 사이를 전기적으로 접속하는 측정부라고 불리는 부재(이하, 측정부)(300)가 착탈 가능하게 장착되어 있다. 소정개수의 IC 소켓(SK)이 측정부(300)의 상면에 장착되어 핸들러(400)의 테스트부에 배치된다.
핸들러(400)는 피시험 IC를 테스트부에 반송한 후, IC 소켓(SK)에 접촉시켜서, IC 테스터(100)가 케이블(KB1), 테스트 헤드(200), 측정부(300) 및 IC 소켓(SK)을 통하여 소정의 테스트 패턴 신호를 피시험 IC에 인가함으로써 피시험 IC의 시험이 행해진다. 시험이 종료된 시험완료 IC는 핸들러(400)에 의해 IC 소켓(SK)으로부터 해체되어 테스트부에서 언로더부로 반송된다.
IC 테스터(100)는 주제어기(101)에 기억된 테스트 프로그램에 따라서 동작하며, 측정부(300)에 장착된 IC 소켓(SK)을 통해서 피시험 IC를 시험한다. 즉, IC 테스터(100)에서 케이블(KB1), 테스트 헤드(200), 측정부(300)를 통해서 IC 소켓(SK)에 접촉한 피시험 IC에 테스트 패턴 신호를 인가하여, 그 응답신호를 측정부(300)를 통해서 테스트 헤드(200)에 전송하고, 테스트 헤드(200) 내부의 비교기군에 의해 피시험 IC의 응답신호와 IC 테스터(100)로부터 공급되는 기대치신호를 비교하여, 그 비교결과를 케이블(KB1)을 통해서 IC 테스터(100)에 전송한다. IC 테스터(100)는 응답신호와 기대치신호와의 비교결과에 의거하여 피시험 IC의 불량개소를 특정하는 등의 판단동작을 실행한다.
다음으로 측정부(300)가 테스트 헤드(200)에 착탈가능하게 장착되어 있는 이유에 대해 설명한다.
피시험 IC의 품종은 많은 종류가 존재한다. 따라서 예를 들어, 핀 수가 다른 IC를 시험할 경우에는 각 IC에 적합한 IC소켓을 실장한 측정부(300)로 교환하지 않으면 안된다.
또 IC의 핀 수는 IC의 품종에 따라 수10핀에서 수100핀에 이르기 때문에, 한 번에 시험할 수 있는 IC의 수, 즉 동시에 측정할 수 있는 IC의 수(이하, 동측수)는 크게 변동한다. 구체적으로 설명하면, IC 테스터(100)에서 피시험 IC에 테스트 패턴신호, 또는 전원전압, 디바이스 제어신호 등을 공급할 수 있는 채널 수는 일반적으로는 1000 채널정도, 구체적으로는 1024 채널이 준비되어 있어, 1024 채널의 신호경로를 적당히 각 IC 소켓(SK)에 분배하여 시험을 실행한다. 이 때문에, 핀 수가 적은 IC를 시험할 경우에는 동측수를 많게 할 수 있는데, 핀 수가 수100핀에 달하는 IC를 시험할 경우에는 동측수는 적어질 수 밖에 없다.
이상의 이유로부터, 각종 핀 수의 IC소켓을 실장한 측정부(300)를 준비하여, 측정부(300)를 피시험 IC의 품종(규격)에 따라 테스트 헤드(200)에 장착해서 품종(규격)이 다른 IC를 시험하게 된다.
도 4 내지 도 10에 각종 형식의 측정부의 예를 나타냈다. 도 4a, 4b 및 4c는 형식 No.5(TYPE=5)로 불리우는 측정부(300)의 구성을 각각 나타내는 평면도이다. 또한 도 4 내지 도 10의 각 도면에 있어서 측정부(300) 내의 점선으로 나타내는 사각은 IC 소켓(SK)의 장착위치를 나타내고, 그 내부의 숫자는 각 IC 소켓(SK)(각 IC 소켓(SK)에 접촉하는 피시험 IC의 번호에도 대응)에 붙인 번호를 나타낸다.
도 4a는 동측수 SUM이 32개(SUM=32)이며, IC 소켓(SK)이 4행×8열(이하, 4×8로 표기)에 배열되어 있는 측정부(300)를 나타내고, 도 4b는 동측수 SUM이 16개(SUM=16)이며, IC 소켓(SK)이 4×4로 배열되어 있는 측정부(300)를 나타내고, 도 4c는 동측수 SUM이 8개(SUM=8)이며, IC 소켓(SK)이 4×2로 배열된 측정부(300)를 나타낸다. 또한 도 4b 및 4c에 있어서, 0을 붙인 부분은 IC 소켓(SK)이 존재하지 않는다는 것을 나타내고 있다. 도 4a, 4b및 4c에 나타낸 TYPE=5의 측정부(300)의 특징이라고 할 수 있는 공통항목은 IC 소켓(SK)이 4행 모두에 배치되어 있다는 점과 IC 소켓(SK)의 번호를 횡방향으로 배정했다는 점이다.
이에 대해, 도 5a, 5b 및 5c는 형식 No.4(TYPE=4)로 불리우는 측정부(300)의 구성을 각각 나타내는 평면도이다. 도 5a는 동측수 SUM이 32개(SUM=32)이며, IC 소켓(SK)이 4×8로 배열되어 있는 측정부(300)를 나타내고, 도 5b는 동측수 SUM이 16개(SUM=16)이며, IC 소켓(SK)이 4×4로 배열되어 있는 측정부(300)를 나타내고, 도 5c는 동측수 SUM이 8개(SUM=8)이며, IC 소켓(SK)이 4×2로 배열되어 있는 측정부(300)를 나타낸다. 도 4에 나타낸 TYPE=5의 측정부와 다른 점은 TYPE=4의 측정부에서는 IC 소켓(SK)의 번호를 종방향으로 배정했다는 점이다. 또한, IC 소켓(SK)의 번호 배정은 각 사용자의 희망에 따라 결정된 것이며, 기술적인 차이는 없다.
도 6은 형식 No.3(TYPE=3)으로 불리우는 측정부(300)의 구성을 나타내는 평면도이다. TYPE=3의 측정부(300)는 동측수 SUM이 8개(SUM=8)이며, IC 소켓(SK)이 2×4로 배열되어 있다. TYPE=3의 측정부(300)는 IC 소켓(SK)의 장착위치와 번호 배정이 X자형인 점에 특징이 있고, 도 6에 나타낸 1종류뿐이다.
도 7a, 7b 및 7c는 형식 No.2(TYPE=2)로 불리우는 측정부(300)의 구성을 각각 나타내는 평면도이다. 도 7a는 동측수 SUM이 16개(SUM=16)이며, IC 소켓(SK)이 2×8로 배열되어 있는 측정부(300)를 나타내고, 도 7b는 동측수 SUM이 8개(SUM=8)이며, IC 소켓(SK)이 2×4로 배열되어 있는 측정부(300)를 나타내고, 도 7c는 동측수 SUM이 4개(SUM=4)이며, IC 소켓(SK)이 2×2로 배열되어 있는 측정부(300)를 나타낸다. TYPE=2의 측정부(300)에서는 IC 소켓(SK)의 번호 배정이 모두 횡방향이다.
도 8a, 8b 및 8c는 형식 No.1(TYPE=1)로 불리우는 측정부(300)의 구성을 각각 나타내는 평면도이다. 도 8a는 동측수 SUM이 16개(SUM=16)이며, IC 소켓(SK)이 2×8로 배열되어 있는 측정부(300)를 나타내고, 도 8b는 동측수 SUM이 8개(SUM=8)이며, IC 소켓(SK)이 2×4로 배열되어 있는 측정부(300)를 나타내고, 도 8c는 동측수 SUM이 4개(SUM=4)이며, IC 소켓(SK)이 2×2로 배열되어 있는 측정부(300)를 나타낸다. TYPE=1의 측정부(300)에서는 IC 소켓(SK)의 번호 배정이 모두 종방향이다.
도 9 및 도 10은 특수한 측정부의 예를 나타낸다. 도 9는 형식 No.6(TYPE=6)으로 불리우는 측정부(300)를 나타내고, 동측수 SUM은 8개(SUM=8)이며, IC 소켓(SK)은 횡 1단(1×8)으로 배열되어 있다.
도 10은 형식 No.7(TYPE=7)로 불리우는 측정부(300)를 나타내고, 동측수 SUM은 16개(SUM=16)이며, IC 소켓(SK)은 횡 2단(2×8)으로 배열되어 있다.
이와 같이 측정부(300)로서 각종 형식의 것이 준비되고, 각 형식의 측정부(300)를 피시험 IC의 품종에 대응시켜서 선택하여 테스트 헤드(200)에 장착해서 피시험 IC의 시험을 실행한다.
그런데, 피시험 IC의 시험을 개시하기 전에 준비해야 할 사항에는 다음과 같은 것이 있다.
(1) 피시험 IC의 핀 수에 합치한 IC 소켓(SK)을 탑재한 측정부(300)를 선택해서 테스트 헤드(200)에 장착한다.
(2) IC 테스터(100)의 주제어기(101)(도 3 참조)에, 장착된 측정부(300)의 형식에 따라 피시험 IC에 번호를 붙여, 피시험 IC를 식별하는 기능을 갖은 테스트 프로그램을 로드한다.
(3) 핸들러(400)에, 장착된 측정부(300)의 형식에 따라 피시험 IC를 IC 소켓(SK)에 보내는 동작을 하기 위해, IC 소켓(SK)의 배열 4×8, 4×4, 4×2, …등을 핸들러(400)의 설정기(401)(도 3 참조)에 설정한다.
이상의 준비를 행한 후, 피시험 IC의 시험이 실행되는데, 종래는 테스트 헤드(200)에 어떤 형식의 측정부(300)를 장착하였는가를 확인하는 수단이 없기 때문에, 측정부(300)를 교환했을 때는 조작자는 틀림없이 IC 테스터(100)에 대해서는 상기 (2)의 조작을, 핸들러(400)에 대해서는 상기(3)의 조작을 실행해야만 한다.
조작자가 이들 조작을 게을리하면, 시험은 정상적으로 행해지지 않으며, 최악의 경우에는 핸들러(400)의 IC 공급수단, 또는 측정부(300)에 장착된 IC 소켓(SK)등을 파손하게 된다. 게다가 IC 소켓(SK)의 번호를 잘못 인식함에 따라 언로더부에 있어서 시험결과에 의거하여 시험완료 IC를 분류할 때에 잘못된 분류를 하게 되는 중대한 사고가 발생하는 등 지장을 초래한다.
본 발명의 하나의 목적은 조작자의 오조작에 의거한 오동작을 방지할 수 있는 IC 시험 장치 및 IC 시험 장치의 오동작 방지방법을 제공하는 것이다.
본 발명의 다른 목적은 테스트 헤드에 장착된 측정부에 대응한 조작이 행해지지 않을 경우에는 시험이 실행되지 않도록 한 IC 시험 장치 및 IC 시험 장치의 오동작 방지방법을 제공하는 것이다.
본 발명의 또 다른 목적은 어떤 형식의 측정부를 테스트 헤드에 장착하면, 그 형식의 측정부에 대응한 조작이 IC 테스터 및 핸들러에 대해 행해 지지 않는 한, IC 테스터가 기동되지 않도록 한 IC 시험 장치 및 IC 시험 장치의 오동작 방지방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 제 1 측면에 있어서는, IC 테스터와 핸들러를 구비한 IC 시험 장치에 있어서, IC 소켓이 장착된 측정부의 형식을 나타내는 형식신호를 발신하는, 측정부에 설치된 형식신호 발신수단과, 상기 측정부의 형식을 나타내는 형식신호를 수신하는, 상기 IC 테스터에 설치된 형식신호 수신수단과, 적어도 상기 수신한 형식신호를 상기 핸들러에 전송하는 수단과, 상기 IC 테스터로부터 전송된 형식신호에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어있는지 여부를 판정하는, 상기 핸들러에 설치된 판정수단과 상기 판정수단이 출력하는 판정결과를 나타내는 전기신호를 상기 IC 테스터에 전송하는 수단과, 상기 핸들러로부터 전송된 판정결과를 나타내는 전기신호가 핸들러의 설정이 불량이라는 것을 나타내는 전기신호일 경우에는 상기 IC 테스터의 기동을 저지하는 기동·정지 제어수단을 구비하는 IC 시험 장치가 제공된다.
상기 측정부는 테스트 헤드에 해체 가능하도록 장착되어 있고, 상기 IC 테스터는 상기 테스트 헤드, 상기 측정부 및 상기 IC 소켓을 통해서 피시험 IC에 테스트패턴 신호를 인가함과 동시에, 피시험 IC로부터 응답신호를 판독하여, 이 응답신호와 기대치신호를 비교하여, 피시험 IC의 양부를 판정하도록 구성되어 있고, 상기 핸들러는 상기 측정부에 피시험 IC를 반송함과 동시에 시험이 종료된 시험완료 IC를 상기 측정부에서 반출하여 시험결과에 의거해서 시험완료 IC를 분류하도록 구성되어 있다.
바람직한 일실시예에 있어서는, 상기 IC 테스터는 상기 형식신호와 함께 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC를 동시에 측정하는 개수인 IC의 동측수를 상기 핸들러에 전송하고, 상기 핸들러의 판정수단은 상기의 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 이 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부 및 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하고, 적정일 경우에는 양신호를, 적정이 아닐 경우에는 불량신호를 각각 출력하며, 상기 IC 테스터는 상기 판정수단의 판정출력이 모두 양신호일 경우에는 IC 테스터의 기동명령을 발생하여 상기 판정수단의 판정출력의 적어도 하나가 불량신호일 경우에는 IC 테스터의 기동을 저지하는 기동 정지명령을 발생하는 기동·정지 제어수단을 포함하고 있다.
또한, 상기 핸들러에는 상기 테스트 헤드에 장착되는 측정부의 IC소켓의 배열이 설정되어 있고, 상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 이 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정한다.
일구체예에 있어서는, 상기 핸들러는 형식신호와 동측수에서 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표를 마련하고 있고, 상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수로부터, 상기 참조표를 사용하여 상기 테스트 헤드에 장착된 측정부의 IC 소켓의 배열을 특정하여, 이 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정한다.
또한, 상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수와의 대응관계가 상기 참조표에 존재하지 않기 때문에, 상기 테스트 헤드에 장착된 측정부의 IC 소켓의 배열을 특정할 수 없을 때는, 상기 IC 테스터에 기억된 테스트 프로그램이 적정하지 않다고 판단한다.
일변형예에 있어서는, 상기 IC 테스터는 수신한 상기 형식신호와 이 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC의 동측수에 의거하여, 상기 측정부의 형식, 상기 측정부의 IC 소켓의 배열, 및 동측수가 상기 테스트 프로그램과 대응하는지 여부를 판정하고, 대응관계가 일치할 경우에는 상기 IC 소켓의 배열을 상기 핸들러에 전송하고, 상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 IC 소켓의 배열과 이 핸들러에 설정되어 있는 IC 소켓의 배열이 일치하는지 여부를 판정한다.
본 발명의 제 2 측면에 있어서는, IC 테스터와 핸들러를 구비하는 IC 시험 장치에 있어서, IC 소켓이 장착된 측정부의 형식을 나타내는 형식신호를 측정부로부터 발신시키는 단계, 상기 형식신호를 상기 IC 테스터로 수신하는 단계, 적어도 상기 수신한 형식신호를 상기 핸들러에 전송하는 단계, 상기 IC 테스터로부터 전송된 형식신호에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계, 판정결과를 나타내는 전기신호를 상기 IC 테스터에 전송하는 단계, 및 상기 판정결과를 나타내는 전기신호가 핸들러의 설정이 불량임을 나타내는 전기신호일 경우에는, 상기 IC 테스터의 기동을 저지하는 단계를 포함한 IC 시험 장치의 오동작 방지방법이 제공된다.
상기 판정하는 단계는 상기 IC 테스터로부터 전송된 상기 형식신호에 의거하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정한다.
바람직한 일실시예에 있어서는, 상기 형식신호를 상기 핸들러에 전송하는 단계는 상기 형식신호와 함께, 상기 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC를 동시에 측정하는 개수인 동측수를 상기 핸들러에 전송하는 단계를 포함하고, 상기 판정하는 단계는 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부 및 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판단하여, 적정일 경우에는 양신호를, 적정하지 않을 경우에는 불량신호를 각각 출력하는 단계를 포함하고, 상기 IC 테스터의 기동을 저지하는 단계는 상기 판정단계에 의해 출력되는 신호가 모두 양신호일 경우에는 상기 IC 테스터의 기동명령을 발생하고 적어도 하나가 불량신호일 경우에는 상기 IC 테스터의 기동을 저지하는 기동 정지명령을 발생하는 단계를 포함한다.
또한, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계는 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정한다.
일구체예에 있어서는, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계는 형식신호와 동측수에서 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표를 사용하여, 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수에서 상기 측정부의 IC 소켓의 배열을 특정하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정한다.
또한, 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하는 단계는 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수와의 대응관계가 상기 참조표에 존재하지 않기 때문에, 상기 측정부의 IC 소켓의 배열을 특정 할 수 없을 때 상기 IC 테스터에 기억된 테스트 프로그램이 적정하지 않다고 판정한다.
일변형예에 있어서는, 상기 IC 테스터로 수신한 상기 형식 신호와 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC의 동측수에 의거하여, 상기 측정부의 형식, 상기 측정부의 IC 소켓의 배열 및 동측수가 상기 테스트 프로그램과 대응하는지 여부를 판정하고, 대응관계가 일치할 경우에는 상기 IC 소켓의 배열을 상기 핸들러에 전송하는 단계를 더 포함하고, 상기 판정하는 단계는 상기 IC 테스터로부터 전송된 상기 IC 소켓의 배열과 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 일치하는지 여부를 판정한다.
상기 본 발명의 구성에 의하면, 측정부의 교환에 동반하여 IC 테스터 및 핸들러에 대한 조작이 정규적으로 실행되지 않는 한, 판정수단은 양이라고 판정하지 않기 때문에, 오조작인 상태로 IC 테스터가 기동하는 일은 없다.
따라서, 오조작인 상태로 시험을 실행하여 핸들러를 파손하는 사고를 일으킬 우려는 없고, 또 시험결과를 잘못 인식하여 시험완료 IC를 분류하는 사고도 일어날 일이 없다. 따라서, 취급이 용이하면서도 신뢰성이 높은 IC 시험 장치를 제공할 수가 있다.
도 1은 본 발명에 의한 IC 시험 장치의 일실시예를 나타내는 블록도,
도 2는 도 1에 도시한 IC 시험 장치에 사용되는 참조표의 일예를 나타내는 도면,
도 3은 종래의 IC 시험 장치의 일예를 나타내는 블록도,
도 4는 IC 시험 장치에 사용되는 측정부의 형식 중 하나를 설명하는 도면,
도 5는 측정부의 다른 형식을 설명하는 도면,
도 6은 측정부의 다른 형식을 설명하는 도면,
도 7은 측정부의 다른 형식을 설명하는 도면,
도 8은 측정부의 다른 형식을 설명하는 도면,
도 9는 측정부의 다른 형식을 설명하는 도면,
도 10은 측정부의 다른 형식을 설명하는 도면.
이하, 본 발명의 바람직한 실시예에 대해 도 1 및 도 2를 참조하여 상세하게 설명한다. 또한, 설명을 간단하게 하기 위해, 도 1에 있어서 도 3과 대응하는 부분이나 소자에는 동일부호를 붙여서 나타냈고, 필요성이 없는 한 그들에 대한 설명을 생략한다.
도 1은 본 발명에 의한 IC 시험 장치의 일실시예를 나타내는 블록도이다. 이 실시예에 있어서는, 테스트 헤드(200)에 장착되어야 할 각 측정부(300)에, 테스트 헤드(200)에 장착되었을 때 그 측정부의 형식(TYPE)을 나타내는 전기신호를 발신하는 형식신호 발신기(301)를 설치한다. 형식신호 발신기(301)는 예를 들어 딥 스위치(DIP switch : DIP형의 IC 패키지에 조립된 스위치)를 사용한 설정기, 또는 단자판에 있어서의 점퍼선의 접속에 의해 H 논리신호와 L 논리신호로 이루어진 복수 비트의 논리신호를 발신시켜, 복수 비트의 논리신호에 의해 측정부(300)의 형식 No를 전기신호로서 발신시키는 구성의 접점신호 발신기를 사용할 수 있다.
각 측정부(300)에 장착한 형식신호 발신기(301)는 하나의 특정 측정부(300)를 테스트 헤드(200)에 장착함으로써, IC 소켓(SK)과 함께 테스트 헤드(200)에 전기적으로 접속되고, 동시에 케이블(KB1)을 통해서 IC 테스터(100)에 설치된 형식신호 판독기(102)에 전기적으로 접속된다. 형식신호 판독기(102)는 측정부(300)에 장착된 형식신호 발신기(301)가 발신하는 형식신호 TYPE을 판독한다. 형식신호 판독기(102)는 판독한 형식신호 TYPE을 전송장치(103)로 전송한다.
IC 테스터(100)의 주제어기(101)에는 테스트 프로그램이 미리 로드되어 있어, 이 테스트 프로그램에서, 테스트프로그램에 설정되어 있는 동측수 SUM이 추출되어 전송장치(103)에 입력된다. 전송장치(103)에 입력된 동측수 SUM은 형식신호 TYPE과 함께 케이블(KB2)을 통해서 핸들러(400)에 전송된다.
이 실시예에 있어서, 핸들러(400)에는 설정기(401)에 추가로, 판정장치 (402), 참조표(403), 반송기(404) 및 알람 발생기(405)가 설치되어 있다. IC 테스터(100)로부터 전송된 형식신호 TYPE과 동측수 SUM은 핸들러(400)의 판정장치(402)에 입력된다.
판정장치(402)는 입력된 형식신호 TYPE과 동측수 SUM에서 참조표(403)를 참조하여 테스트 헤드(200)에 장착되어 있는 측정부(300)의 IC 소켓(SK)의 배열을 특정한다.
구체적으로 설명하면, 참조표(403)는 도 2에 나타난 바와 같이, 형식신호 TYPE과 동측수 SUM이 대응관계로 기억되어 있어, 형식신호 TYPE과 동측수 SUM이 결정되면, 이 참조표에서 IC 소켓(SK)의 배열을 판독할 수 있도록 구성되어 있다.
예를 들어, 형식신호 TYPE이 TYPE=1이고, 동측수 SUM이 SUM=16이었을 경우, IC 소켓(SK)은 도 2에서 밝혀진 바와 같이 2×8(2행×8열)의 배열이라는 것이 특정된다. 그 결과 이것은 도 8a에 나타낸 측정부의 구조라고 판정할 수 있다.
또한, 형식신호 TYPE이 TYPE=4이고 동측수 SUM이 SUM=32였을 경우에, IC 소켓(SK)은 도 2에서 밝혀진 바와 같이 4×8(4행×8열)의 배열이라는 것이 특정되어 그 결과, 이것은 도 5a에 나타낸 측정부의 구조라고 판정할 수 있다.
게다가 형식신호 TYPE이 TYPE=5이고 동측수 SUM이 SUM=8이였을 경우에는 IC 소켓(SK)는 도면 2에서 밝혀진 바와 같이 4×2(4행×2열)의 배열이라는 것이 특정된다. 이것은 도면 4C에 나타낸 측정부의 구조라고 판단할 수 있다.
이와 같이, IC 테스터(100)로부터 형식신호 TYPE과 동측수 SUM이 전송됨으로써, 핸들러(400)측에서는 테스트 헤드(200)에 장착되어 있는 측정부(300)의 IC 소켓(SK)의 배열을 특정할 수 있다. 따라서, 참조표(403)에 의해 특정된 IC 소켓(SK)의 배열과 핸들러400의 설정기(401)에 설정되어 있는 IC 소켓(SK)의 배열을 비교함으로써, 핸들러(400)에 설정한 IC 소켓의 배열과 실제로 장착되어 있는 측정부(300)의 IC 소켓의 배열이 일치하는지 여부를 판정할 수 있다.
또한, IC 테스터(100)에서 핸들러(400)로 전송된 형식신호 TYPE과 동측수 SUM과의 대응관계가 참조표(403)에 존재하지 않을 경우에는 IC 테스터(100)의 주제어기(101)에 미리 로드된 테스트 프로그램이 테스트 헤드(200)에 장착된 측정부(300)의 형식과 대응되어 있지 않다는 것을 알 수 있다. 즉, 형식신호 TYPE이 TYPE=4 또는 5임에도 불구하고, 테스트 프로그램으로부터 추출한 동측수 SUM이 SUM=4 또는 2일 경우에, TYPE=4 또는 5에 대응하는 동측수가 참조표(403)에는 존재하지 않기 때문에, IC 테스터(100)의 주제어기(101)에 로드되어 있는 테스트 프로그램은 틀린 것이라고 판정할 수 있다.
따라서, 핸들러(400)측에서는 핸들러(400)의 설정기(401)에 설정한 IC 소켓의 배열이 실제로 장착되어 있는 측정부(300)의 IC 소켓의 배열과 일치하는지 여부를 판정, 및 IC 테스터(100)의 주제어기(101)에 로드되어 있는 테스트 프로그램이 적정인지 아닌 지를 판정할 수 있다.
상기 판정은 핸들러(400)의 판정장치(402)에서 행해지며, 판정장치(402)의 판정결과는 알람발생기(405)에 공급됨과 동시에 반송기(404) 및 케이블(KB3)을 통해서 IC 테스터(100)에 설치된 기동·정지 제어기(104)에 전송된다. 기동·정지 제어기(104)는 핸들러(400)로부터, 핸들러(400)에 설치된 IC 소켓의 배열과 측정부(300)의 IC 소켓의 배열이 일치하는 것을 나타내는(즉, 핸들러의 설정이 올바르다는 것을 나타내는) 설정 양신호(OK)가 전송되면, 기동명령(기동신호)을 발생하여, 이것을 주제어기(101)에 부여해서 시험을 개시한다.
이에 대해, 핸들러(400)의 판정장치(402)가 핸들러(400)에 설정된 IC 소켓의 배열과 측정부(300)의 IC 소켓의 배열이 일치하지 않다는 것을 나타내는(즉, 핸들러의 설정이 잘못되어 있다는 것을 나타내는) 설정 불량신호(NG)를 발생했을 경우에는 핸들러(400)의 알람 발생기(405)가 기동되어 알람을 발생함과 동시에, IC 테스터(100)의 기동·정지 제어기(104)가 기동 정지명령(기동정지신호)을 발생하여 이것을 주제어기(101)에 부여하여 핸들러(400)의 설정이 잘못되었다는 것을 알린다. 이것에 의해 주제어기(101)는 기동이 저지되고, 따라서 IC 테스터(100)는 시험을 개시할 수 없다. 동시에, 주제어기(101)는 표시기(105)에 핸들러의 설정이 불량이라는 것을 표시한다. 또한, 필요에 따라 IC 테스터(100)의 알람 발생기(106)를 기동시켜서 알람을 발생시킬 수도 있다.
또한, 상기 실시예에서는 형식 No.1, No.2, No.4 및 No.5의 측정부에 대해서는 각각 하나의 형식신호(TYPE=1,2,4 또는 5)에 의해 3종류의 측정부를 총칭하도록 구성하였지만, 형식신호 발신기(301)의 발신 가능한 비트 수에 여유가 있으면, 모든 형식(TYPE)의 측정부에 대해 형식 No를 부여할 수도 있다. 이와 같이 모든 형식의 측정부에 대해 형식 No를 부여했을 경우에는, IC 테스터(100)에 있어서 측정부(300)의 형식 No와 IC 소켓의 배열과 동측수 SUM 모두에 대해 테스트 프로그램과 대응하는지 여부에 대해 판정할 수 있다.
이 경우에, IC 테스터(100)측에 있어서 측정부(300)와 테스트 프로그램과의 대응관계가 일치하는지 여부를 판정하고, 그 판정결과가 양이면, 핸들러(400)에 IC 소켓의 배열을 전송하고, 핸들러(400)측에 있어서 핸들러(400)에 설정된 IC 소켓의 배열과 IC 테스터(100)로부터 전송된 소켓 배열을 비교하도록 구성하면 이중의 판정을 행할 수 있어, 신뢰성이 한층 높아지게 된다.
이상의 설명으로 명백해졌듯이, 본 발명에 의하면 피시험 IC의 품종 변경에 대응하여 테스트 헤드에 장착된 측정부를 교환했을 경우에, 각 측정부가 형식신호 발신수단을 설치하고 있기 때문에, 장착된 측정부에서 형식신호가 발신되어, 이것을 판독할 수 있다. 또한, 그 형식신호와 테스트 프로그램에서 추출된 동측수를 핸들러에 전송함으로써, 핸들러측에서는 형식신호와 동측수로부터 참조표에 의해 테스트 헤드에 장착된 측정부의 IC 소켓의 배열을 알 수 있다. 따라서 핸들러측에서 이 참조표에서 판독한 IC 소켓의 배열과 핸들러의 설정기에 설정된 IC 소켓의 배열이 일치하는지 여부를 판정할 수 있기 때문에, 핸들러에 설정된 IC 소켓의 배열이 올바른지 여부를 판정할 수 있다.
또한, IC 테스터에서 핸들러로 전송된 동측수가 형식신호에 존재하지 않는 수치일 경우에, IC 테스터에 로드된 테스트 프로그램이 테스트 헤드에 장착된 측정부의 형식에 적합하지 않다는 것을 의미하게 되므로, IC 테스터의 주제어기에 적정한 프로그램이 로드되어 있는지 여부도 판정할 수 있다.
또한, 상술의 판정결과가 모두 양이면 IC 테스터가 기동되어, 시험을 개시하지만, 상술의 판정결과가 하나라도 불량이 있을 경우에, IC 테스터는 그 기동을 저지하므로 오동작을 할 일은 없다.
이렇게 하여, 본 발명에 의하면, 오설정인 상태로 IC 테스터가 기동되어 핸들러의 기구부분을 파손시키거나 IC를 오분류하는 등의 사고는 발생하지 않으므로 취급이 용이하고 게다가 신뢰성이 높은 IC 시험 장치를 제공할 수 있다는 현저한 이점을 얻을 수 있다.
이상, 본 발명을 도시한 바람직한 실시예에 대해 기재하였지만, 본 발명의 정신 및 범위에서 벗어나지 않고, 상술한 실시예에 관해서 각종 변형, 변경 및 개량을 얻을 수 있다는 것은 당업자에게는 명확한 일일 것이다. 따라서, 본 발명은 예시의 실시예에 한정되는 것이 아니라 첨부의 특허청구의 범위에 의해 정해지는 이 발명의 범위 내에 들어가는 모든 변형, 변경 및 개량을 포함하는 것이다
Claims (15)
- IC 테스터와 핸들러를 구비하는 IC 시험 장치에 있어서,IC 소켓이 장착된 측정부의 형식을 나타내는 형식신호를 발신하는, 이 측정부에 설치된 형식신호 발신수단,상기 측정부의 형식을 나타내는 형식신호를 수신하는, 상기 IC 테스터에 설치된 형식신호 수신수단,적어도 상기 수신한 형식신호를 상기 핸들러에 전송하는 수단,상기 IC 테스터로부터 전송된 형식신호에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는, 상기 핸들러에 설치된 판정수단,상기 판정수단이 출력하는 판정결과를 나타내는 전기신호를 상기 IC 테스터에 전송하는 수단, 및상기 핸들러로부터 전송된 판정결과를 나타내는 전기신호가 핸들러의 설정이 불량임을 나타내는 전기신호일 경우에는, 상기 IC 테스터의 기동을 저지하는 기동·정지 제어수단을 구비하는 것을 특징으로 하는 IC 시험 장치.
- 제 1 항에 있어서, 상기 측정부는 테스트 헤드에 해체 가능하도록 장착되어 있고,상기 IC 테스터는 상기 테스트 헤드, 상기 측정부 및 상기 IC 소켓을 통하여 피시험 IC에 테스트 패턴신호를 인가함과 동시에, 피시험 IC로부터 응답신호를 판독하여 이 응답신호와 기대치 신호를 비교하여 피시험 IC의 양부를 판정하도록 구성되어 있고,상기 핸들러는 상기 측정부에 피시험 IC를 반송함과 동시에, 시험이 종료된 시험완료 IC를 상기 측정부로부터 반출하여, 시험결과에 의거하여 시험완료 IC를 분류하도록 구성되어 있는 것을 특징으로 하는 IC 시험 장치.
- 제 1 항에 있어서, 상기 IC 테스터는 상기 형식신호와 함께 IC 테스터에 기억된 테스트 프로그램에 의해 지정, IC를 동시에 측정하는 개수인 IC의 동측수를 상기 핸들러에 전송하고,상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 이 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부 및 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하여 적정일 경우에는 양신호를, 적정하지 않을 경우에는 불량신호를 각각 출력하고,상기 IC 테스터는, 상기 판정수단의 판정출력이 모두 양신호일 경우에는 IC테스터의 기동명령을 발생하고, 상기 판정수단의 판정출력의 적어도 하나가 불량신호일 경우에는 IC 테스터의 기동을 저지하는 기동 정지명령을 발생하는 기동·정지 제어수단을 포함하는 것을 특징으로 하는 IC 시험 장치.
- 제 2 항에 있어서, 상기 IC 테스터는 상기 형식신호와 함께, IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC의 동측수를 상기 핸들러에 전송하고,상기 핸들러의 판정수단은 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 이 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부, 및 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하여, 적정일 경우에는 양신호를, 적정하지 않을 경우에는 불량신호를 각각 출력하고,상기 IC 테스터는, 상기 판정수단의 판정출력이 모두 양신호일 경우에는 IC테스터의 기동명령을 발생하고, 상기 판정수단의 판정출력이 적어도 하나가 불량신호일 경우에는 IC 테스터의 기동을 저지하는 기동 정지명령을 발생하는 기동·정지 제어수단을 포함하는 것을 특징으로 하는 IC 시험 장치.
- 제 4 항에 있어서, 상기 핸들러에는 상기 테스트 헤드에 장착되는 측정부의 IC 소켓의 배열이 설정되어 있고,상기 핸들러의 판정수단은, 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 이 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치.
- 제 4 항에 있어서, 상기 핸들러에는 상기 테스트 헤드에 장착되는 측정부의 IC 소켓의 배열이 설정되어 있고,상기 핸들러는 형식신호와 동측수로부터 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표를 마련하고,상기 핸들러의 판정수단은, 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수로부터 상기 참조표를 사용하여 상기 테스트 헤드에 장착된 측정부의 IC 소켓의 배열을 특정하여, 이 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치.
- 제 4 항에 있어서, 상기 핸들러의 판정수단은, 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수와의 대응관계가 형식신호와 동측수로부터 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표에 존재하지 않기 때문에, 상기 테스트 헤드에 장착된 측정부의 IC 소켓의 배열을 특정할 수 없을 때는, 상기 IC 테스터에 기억된 테스트 프로그램이 적정하지 않다는 것을 판정하는 것을 특징으로 하는 IC 시험 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 IC 테스터는, 수신한 상기 형식신호와 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC의 동측수에 의거하여, 상기 측정부의 형식, 상기 측정부의 IC 소켓의 배열 및 동측수가 상기 테스트 프로그램과 대응하는지 여부를 판정하고, 대응관계가 일치할 경우에는 상기 IC 소켓의 배열을 상기 핸들러에 전송하고,상기 핸들러의 판정수단은, 상기 IC 테스터로부터 전송된 상기 IC 소켓의 배열과 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치.
- IC 테스터와 핸들러를 구비하는 IC 시험 장치에 있어서,IC 소켓이 장착된 측정부의 형식을 나타내는 형식신호를 이 측정부로부터 발신시키는 단계,상기 형식신호를 상기 IC 테스터에서 수신하는 단계,적어도 상기 수신한 형식신호를 상기 핸들러에 전송하는 단계,상기 IC 테스터로부터 전송된 형식신호에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계,판정결과를 나타내는 전기신호를 상기 IC 테스터에 전송하는 단계, 및상기 판정결과를 나타내는 전기신호가 핸들러의 설정이 불량임을 나타내는 전기신호일 경우에는, 상기 IC 테스터의 기동을 저지하는 단계를 포함하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 9 항에 있어서, 상기 판정하는 단계는, 상기 IC 테스터로부터 전송된 상기 형식신호에 의거하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 9 항에 있어서, 상기 형식신호를 상기 핸들러에 전송하는 단계는, 상기 형식신호와 함께 상기 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC를 동시에 측정하는 개수인 IC의 동측수를 상기 핸들러에 전송하는 단계를 포함하고,상기 판정하는 단계는, 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부 및 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하여, 적정일 경우에는 양신호를, 적정하지 않을 경우에는 불량신호를 각각 출력하는 단계를 포함하고,상기 IC 테스터의 기동을 저지하는 단계는, 상기 판정 단계에 의해 출력되는 신호가 모두 양신호일 때는 상기 IC 테스터의 기동명령을 발생하고, 적어도 하나가 불량신호일 경우에는 상기 IC 테스터의 기동을 저지하는 기동 정지명령을 발생하는 단계를 포함하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 11 항에 있어서, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계는, 상기 IC 테스터로부터 전송된 상기 형식신호 및 동측수에 의거하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC 소켓의 배열과 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 11 항에 있어서, 상기 핸들러에 적정한 측정부의 형식이 설정되어 있는지 여부를 판정하는 단계는, 형식신호와 동측수로부터 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표를 사용하여, 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수로부터 상기 측정부의 IC 소켓의 배열을 특정하여, 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 상기 측정부에 장착된 IC소켓의 배열과 일치하는지 여부를 판정하는 단계를 포함하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 11 항에 있어서, 상기 IC 테스터에 적정한 테스트 프로그램이 기억되어 있는지 여부를 판정하는 단계는, 상기 IC 테스터로부터 전송된 상기 형식신호와 동측수와의 대응관계가 형식신호와 동측수로부터 상기 측정부에 장착된 IC 소켓의 배열을 특정할 수 있는 참조표에 존재하지 않기 때문에, 상기 측정부의 IC 소켓의 배열을 특정할 수 없을 때, 상기 IC 테스터에 기억된 테스트 프로그램이 적정하지 않다고 판정하는 단계를 포함하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
- 제 9 항에 있어서, 상기 IC 테스터에서 수신한 상기 형식신호와 이 IC 테스터에 기억된 테스트 프로그램에 의해 지정된 IC의 동측수에 의거하여, 상기 측정부의 형식, 상기 측정부의 IC 소켓의 배열 및 동측수가 상기 테스트 프로그램과 대응하는지 여부를 판정하여 대응관계가 일치할 경우에는 상기 IC 소켓의 배열을 상기 핸들러에 전송하는 단계를 더 포함하고,상기 판정하는 단계는, 상기 IC 테스터로부터 전송된 상기 IC 소켓의 배열과 상기 핸들러에 설정되어 있는 IC 소켓의 배열이 일치하는지 여부를 판정하는 것을 특징으로 하는 IC 시험 장치의 오동작 방지 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07168398A JP3805888B2 (ja) | 1998-03-20 | 1998-03-20 | Ic試験装置 |
JP98-071683 | 1998-03-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990078097A true KR19990078097A (ko) | 1999-10-25 |
KR100295249B1 KR100295249B1 (ko) | 2001-07-12 |
Family
ID=13467614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990009509A KR100295249B1 (ko) | 1998-03-20 | 1999-03-20 | Ic 시험 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6198274B1 (ko) |
JP (1) | JP3805888B2 (ko) |
KR (1) | KR100295249B1 (ko) |
CN (1) | CN1135395C (ko) |
DE (1) | DE19912417B4 (ko) |
SG (1) | SG79250A1 (ko) |
TW (1) | TW419591B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7003078B2 (en) * | 1999-01-29 | 2006-02-21 | Sbc Knowledge Ventures, Lp | Method and apparatus for telephone line testing |
DE112005003600T5 (de) * | 2005-06-03 | 2008-04-30 | Advantest Corporation | Halbleiter-Prüfvorrichtung |
US7810006B2 (en) * | 2008-01-14 | 2010-10-05 | Emerging Display Technologies Corp. | Testing system for a device under test |
CN101493474B (zh) * | 2008-01-22 | 2012-03-21 | 致茂电子股份有限公司 | Ic元件检测机台用模块化程序组件 |
JP2009229251A (ja) * | 2008-03-24 | 2009-10-08 | Yokogawa Electric Corp | 半導体テスト装置 |
US8190953B2 (en) * | 2008-10-03 | 2012-05-29 | Chakravarthy Sameer H | Method and system for selecting test vectors in statistical volume diagnosis using failed test data |
TWI381177B (zh) * | 2008-12-23 | 2013-01-01 | Princeton Technology Corp | 分類機及分類測試方法 |
CN104316862B (zh) * | 2014-10-17 | 2017-10-13 | 中国兵器工业集团第二一四研究所苏州研发中心 | 三轴mems加速度计信号处理电路的串扰评价方法 |
CN107271882B (zh) * | 2017-06-19 | 2019-07-26 | 中国科学院上海高等研究院 | 一种基于asic验证的旁路验证系统及验证方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875209A (en) * | 1988-04-04 | 1989-10-17 | Raytheon Company | Transient and intermittent fault insertion |
JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
US5260649A (en) * | 1992-01-03 | 1993-11-09 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5323108A (en) * | 1992-01-23 | 1994-06-21 | Hewlett-Packard Company | Method for generating functional tests for printed circuit boards based on pattern matching of models |
JPH05256897A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | Icテストシステム |
US5428624A (en) * | 1993-10-12 | 1995-06-27 | Storage Technology Corporation | Fault injection using boundary scan |
DE19581288T1 (de) * | 1994-09-22 | 1996-11-14 | Advantest Corp | Automatisches Testsystem und -verfahren für Halbleitervorrichtungen |
JP3417528B2 (ja) * | 1996-04-05 | 2003-06-16 | 株式会社アドバンテスト | Ic試験装置 |
-
1998
- 1998-03-20 JP JP07168398A patent/JP3805888B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-19 CN CNB991040643A patent/CN1135395C/zh not_active Expired - Fee Related
- 1999-03-19 DE DE19912417A patent/DE19912417B4/de not_active Expired - Fee Related
- 1999-03-19 US US09/272,832 patent/US6198274B1/en not_active Expired - Lifetime
- 1999-03-20 SG SG9901409A patent/SG79250A1/en unknown
- 1999-03-20 KR KR1019990009509A patent/KR100295249B1/ko not_active IP Right Cessation
- 1999-03-20 TW TW088104435A patent/TW419591B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE19912417A1 (de) | 1999-09-30 |
KR100295249B1 (ko) | 2001-07-12 |
CN1229924A (zh) | 1999-09-29 |
DE19912417B4 (de) | 2006-07-13 |
JPH11271397A (ja) | 1999-10-08 |
JP3805888B2 (ja) | 2006-08-09 |
CN1135395C (zh) | 2004-01-21 |
SG79250A1 (en) | 2001-03-20 |
TW419591B (en) | 2001-01-21 |
US6198274B1 (en) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5736850A (en) | Configurable probe card for automatic test equipment | |
US20080133165A1 (en) | Test apparatus and device interface | |
US20050035774A1 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
KR100295249B1 (ko) | Ic 시험 장치 | |
TWI472780B (zh) | 半導體裝置測試系統 | |
US7495464B2 (en) | Inspection device of a semiconductor device | |
US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
US4841231A (en) | Test probe accessibility method and tool | |
CN111871865B (zh) | 集成电路测试装置及测试方法 | |
US6505138B1 (en) | Function-based control interface for integrated circuit tester prober and handler devices | |
US4691287A (en) | IC device and a system for testing the same | |
US6546619B1 (en) | Electronic device mounting system and method | |
EP0164570A2 (en) | Wiring harness conduction testing apparatus | |
KR100347765B1 (ko) | 웨이퍼의 전기적 특성을 검사하는 방법 및 장치 | |
US7386411B2 (en) | Automatic hi-pot test apparatus and method | |
US5448164A (en) | Electrical test apparatus and method of checking the apparatus | |
US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
US6773934B2 (en) | Method for releasable contact-connection of a plurality of integrated semiconductor modules on a wafer | |
KR20040054904A (ko) | 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 | |
US8283940B2 (en) | Probe device, processing device, and probe testing method | |
US6681352B1 (en) | Method for testing damaged integrated circuits | |
KR100353897B1 (ko) | 무선기기의 자동 시험장치 및 그 제어방법 | |
US5440230A (en) | Combinatorial signature for component identification | |
KR100470989B1 (ko) | 검증용프로우브카드 | |
US6911815B2 (en) | Semiconductor test system and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130404 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |