CN111871865B - 集成电路测试装置及测试方法 - Google Patents
集成电路测试装置及测试方法 Download PDFInfo
- Publication number
- CN111871865B CN111871865B CN202010613957.9A CN202010613957A CN111871865B CN 111871865 B CN111871865 B CN 111871865B CN 202010613957 A CN202010613957 A CN 202010613957A CN 111871865 B CN111871865 B CN 111871865B
- Authority
- CN
- China
- Prior art keywords
- test
- stations
- testing
- chip
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/34—Sorting according to other particular properties
- B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/02—Measures preceding sorting, e.g. arranging articles in a stream orientating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
本申请公开了集成电路测试装置及测试方法。该集成电路测试装置包括:测试机,包括多个测试工位,用于提供多个测试信号以及对多个待测芯片的响应信号进行分析以获得测试结果;以及分选机,包括多个芯片工位,用于放置多个待测芯片,以及根据分选信号对多个待测芯片进行筛选,其中,测试机的多个测试工位经由测试排线与分选机的多个芯片工位相连接,分选机中存储经由测试排线传输的多个芯片工位的工位标识,测试机从分选机获得多个芯片工位的标识回传信号,以及根据测试结果和标识回传信号产生分选信号。该集成电路测试装置允许测试机和分选机之间任意顺序的测试排线连接,即使在大量待测芯片测量的情形也可以避免芯片识别错误。
Description
技术领域
本发明涉及集成电路测试领域,具体涉及集成电路测试装置及测试方法。
背景技术
集成电路测试是采用测试手段评估集成电路的器件功能和性能的重要环节,用于验证设计、监控生产、筛选成品。集成电路测试已经发展成为集成电路产业的独立部门甚至独立企业。
集成电路测试装置例如包括测试机和分选机。测试机向分选机中放置的多个待测芯片(DUT)提供测试信号以及获取响应信号,对响应信号进行分析以判断待测芯片的缺陷、故障和失效等。测试机根据测试结果产生分选信号,使得分选机根据测试结果对待测芯片进行相应的筛选。分选机例如包括机械手,采用机械手将正常工作的待测芯片置入良品料盒,将存在缺陷、故障和失效的待测芯片置入不良品料盒。测试机与分选机采用测试排线彼此连接以传输测试信号和响应信号,以及采用分选信号线彼此连接以传输分选信号。
在现有技术的集成电路测试装置中,测试机根据测试排线的线序区分不同待测芯片,使得分选信号对不同待测芯片执行相应的筛选动作。然而,随着在分选机中放置的待测芯片的数量增加,测试排线的数量也相应增加。在连接测试机和分选机时,测试排线可能存在着线序混乱的情形,测试机根据线序区分待测芯片就会产生错误的分选信号。
因此,期望进一步在集成电路测试装置中引入防呆模块以避免产生芯片识别错误。
发明内容
本发明的目的在于提供集成电路测试装置和测试方法,其中,测试机根据分选机中存储的工位标识产生分选信号,从而可以根据分选信号执行筛选动作。
根据本发明的第一方面,提供一种集成电路测试装置,包括:测试机,包括多个测试工位,用于提供多个测试信号以及对多个待测芯片的响应信号进行分析以获得测试结果;以及分选机,包括多个芯片工位,用于放置所述多个待测芯片,以及根据分选信号对所述多个待测芯片进行筛选,其中,所述测试机的多个测试工位经由测试排线与所述分选机的多个芯片工位相连接,所述分选机中存储经由测试排线传输的所述多个芯片工位的工位标识,所述测试机从所述分选机获得所述多个芯片工位的标识回传信号,以及根据所述测试结果和所述标识回传信号产生所述分选信号。
优选地,所述标识回传信号包括所述多个芯片工位的工位标识的串行数据,所述测试机包括:防呆模块,所述防呆模块将所述多个测试工位设置为第一顺序的第一组工位标识,经由所述测试排线将所述多个测试工位的工位标识分别传输至相连接的所述多个芯片工位,从所述多个芯片工位获取第二顺序的第二组工位标识的串行数据,以及根据所述第二组工位标识的串行数据确定与所述测试结果对应的芯片工位。
优选地,所述分选机包括:多个工位标识模块,所述多个工位标识模块与所述多个芯片工位分别连接,用于分别存储所述多个芯片工位接收的工位标识。
优选地,所述多个工位标识模块按照所述多个芯片工位的物理顺序串联连接,以提供所述第二组工位标识的串行数据。
优选地,所述多个工位标识模块分别包括输入端口和输出端口,并且前一级工位标识模块的输出端口与后一级工位标识模块的输入端口连接。
优选地,所述测试机和所述分选机采用控制线彼此连接,所述测试机经由所述控制线向所述分选机提供标识传输信号,并且所述分选机根据所述标识传输信号产生标识回传信号。
优选地,所述分选机还包括多个机械手,所述多个机械手根据所述分选信号将所述多个待测芯片置入相应的料盒。
根据本发明的第二方面,提供一种集成电路测试方法,包括:经由测试排线配置分选机中多个芯片工位的工位标识,所述多个芯片工位用于放置多个待测芯片;经由控制线获取所述多个芯片工位的工位标识串行数据;经由测试排线获得所述多个待测芯片的测试结果;根据所述测试结果和所述工位标识串行数据产生分选信号;以及采用所述分选信号对所述多个待测芯片进行筛选。
优选地,经由测试排线获得所述多个待测芯片的测试结果的步骤包括:经由所述测试排线获得所述多个待测芯片的响应信号;以及对所述多个待测芯片的响应信号进行分析以获得所述测试结果。
优选地,经由测试排线配置分选机中多个芯片工位的工位标识的步骤包括:测试机的多个测试工位分别经由测试排线向所述分选机的相应芯片工位传输工位标识。
优选地,经由控制线获取所述多个芯片工位的工位标识串行数据的步骤包括:经由控制线向所述分选机发送标识传输信号;所述分选机按照所述多个芯片工位的物理顺序读取存储的所述多个芯片工位的工位标识;以及所述分选机根据所述标识传输信号产生标识回传信号,以及经由控制线返回标识回传信号,所述标识回传信号包括所述工位标识串行数据。
优选地,根据所述测试结果和所述工位标识串行数据产生所述分选信号包括:根据所述工位标识串行数据确定测试机的测试工位和分选机的芯片工位之间的对应关系;根据所述对应关系和所述测试结果产生所述分选信号。
优选地,采用所述分选信号对所述多个待测芯片进行筛选的步骤包括:采用所述分选机的多个机械手根据所述分选信号将所述多个待测芯片置入相应的料盒。
根据本发明实施例的集成电路测试装置和测试方法,分选机中存储经由测试排线传输的工位标识,测试机根据工位标识串行数据确定与测试结果对应的芯片工位以产生分选信号。该集成电路测试装置允许测试机和分选机之间用任意顺序的测试排线连接,即使在大量待测芯片测试的情形也可以避免芯片识别错误,可不依赖操作人员实现防呆,提高集成电路的测试便利性和正确率。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的集成电路测试装置在正常连接时的示意性框图。
图2示出根据现有技术的集成电路测试装置在交叉连接时的示意性框图。
图3示出根据本发明实施例的集成电路测试装置在交叉连接时的示意性框图。
图4示出根据本发明实施例的集成电路测试方法的流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
图1和2分别示出根据现有技术的集成电路测试装置在正常连接和交叉连接时的示意性框图。
集成电路测试装置100例如包括测试机110和分选机130。测试机110包括多个测试工位,测试工位分别用于产生相应一个芯片的测试信号和接收相应一个芯片的响应信号。分选机130包括多个芯片工位,芯片工位分别用于放置相应一个芯片。测试机110与分选机130采用测试排线101彼此连接以传输测试信号和响应信号,采用控制线102彼此连接以传输分选信号。在本实施例中,以2个测试工位111和112以及2个芯片工位121和122为例说明,但本发明不限于2个测试工位和2个芯片工位。
在测试期间,测试机110的测试工位111和112经由测试排线101,向分选机130的芯片工位121和122上放置的待测芯片(DUT)提供测试信号以及获取响应信号。测试机110对响应信号进行分析以判断待测芯片是否存在缺陷、故障和失效等问题。测试机110根据测试结果产生分选信号,使得分选机130根据测试结果对待测芯片进行相应的筛选。分选机130例如包括机械手,采用机械手将正常工作的待测芯片置入良品料盒,将存在缺陷、故障和失效等问题的待测芯片置入不良品料盒。
在测试机110和分选机130彼此连接时,如果测试排线101的线序正确,那么测试机110可以根据线序来区分分选机130的不同芯片工位上的待测芯片。如图1所示,测试机110的测试工位111连接至分选机130的芯片工位121,测试工位112连接至分选机130的芯片工位122。假设芯片工位121和122上的待测芯片分别为正常芯片和失效芯片,则测试机110的测试工位111获取的响应信号例如为正常信号,测试工位112获取的响应信号例如为异常信号。测试机110经由控制线102向分选机130发送的分选信号为芯片工位相应的机械手的控制命令。分选机130的机械手将芯片工位121上的待测芯片置入良品料盒,将芯片工位122上的待测芯片置入不良品料盒。
在测试机110和分选机130彼此连接时,如果测试排线101的线序混乱,那么测试机110在根据线序来区分分选机130的不同芯片工位上的待测芯片时将会产生错误的分选信号。如图2所示,测试机110的测试工位111连接至分选机130的芯片工位122,测试工位112连接至分选机130的芯片工位121。假设芯片工位121和122上的待测芯片分别为正常芯片和失效芯片,则测试机110的测试工位111获取的响应信号为异常信号,测试工位112获取的响应信号为正常信号。测试机110经由控制线102向分选机130发送的分选信号为芯片工位相应的机械手的控制命令。分选机130的机械手将芯片工位121上的待测芯片置入不良品料盒,将芯片工位122上的待测芯片置入良品料盒。
因此,在现有的集成电路测试装置100中,如果测试排线可能存在着线序混乱的情形,测试机根据线序区分待测芯片就会产生错误的分选信号导致机械手的错误动作,将不良的待测芯片混入良品中进行打印编带。
在集成电路测试装置100中,可以采用物理防呆手段避免测试机110与分选机130之间的连接错误,例如,测试排线101可以采用不同的颜色标识线序以目视化防呆,或者测试排线101的连接端为具有防呆插针的64针插头。该64针插头只允许以预定顺序插入分选机130的64孔插座中。然而,上述物理防呆技术操作过程较为繁琐,且包含较多人工操作,容易出错。
图3示出根据本发明实施例的集成电路测试装置在交叉连接时的示意性框图。
集成电路测试装置200例如包括测试机210和分选机230。测试机210包括多个测试工位、以及防呆模块115。在本实施例中,以4个测试工位111至114为例说明,但本发明不限于4个测试工位。测试工位111至114分别用于产生相应一个芯片的测试信号和接收相应一个芯片的响应信号。防呆模块115用于工位标识的配置、回传以及生成分选信号。分选机230包括多个芯片工位、多个工位标识模块、以及多个机械手。在本实施例中,以4个芯片工位11至14为例说明,但本发明不限于4个芯片工位。在本实施例中,以4个机械手21至24为例说明,但本发明不限于4个机械手。芯片工位11至14分别用于放置相应一个芯片。优选的,在测试板10上设置芯片工位11至14和工位标识模块15至18,在操作区20中设置多个机械手21至24。芯片工位11至14按照物理顺序分别与工位标识模块15至18的一一对应连接。工位标识模块15至18分别包括输入端口和输出端口,并且按照与芯片工位11至14对应的物理顺序串联连接。即,工位标识模块15的输出端口连接至工作标识模块16的输入端口,依次类推。测试机210与分选机230采用测试排线101彼此连接以传输测试信号、响应信号和工位标识。测试机210与分选机230采用控制线102彼此连接,例如,控制线102连接至测试板10的接口以传输标识传输信号和标识回传信号,以及连接至操作区20的接口以传输分选信号。
在测试期间,测试机210的测试工位111至114与分选机230的芯片工位11至14之间用测试排线101彼此连接。与现有技术不同,根据该实施例的集成电路测试装置200允许测试排线101采用任意的线序连接测试机210的测试工位111至114和分选机230的芯片工位11至14。
图4示出根据本发明实施例的集成电路测试方法的流程图。该集成电路测试方法包括以下的步骤S01至S04。
在步骤S01中,经由测试排线配置芯片工位的工位标识。
在该步骤中,测试机210的防呆模块115为测试工位111至114分别配置工位标识ID1至ID4,经由测试排线101将测试工位111至114的工位标识ID1至ID4传输至芯片工位11至14,存储在与芯片工位11至14相对应的工位标识模块15至18中。
在步骤S02中,经由控制线获取芯片工位的工位标识串行数据,根据工位标识串行数据获得测试工位和芯片工位的对应关系。
在该步骤中,测试机210的防呆模块115经由控制线102向分选机230的工位标识模块15至18发送标识传输信号,分选机230根据标识传输信号产生标识回传信号,测试机210从工位标识模块15至18获得标识回传信号。参见图3所示的线序,工位标识模块15至18存储的工位标识依次为ID2、ID3、ID4和ID1。测试机210的防呆模块115经由控制线102从分选机230接收的标识回传信号为“ID2-ID3-ID4-ID1”的串行数据,根据包括工位标识串行数据的标识回传信号得到测试机210的测试工位111-114和分选机230的芯片工位11-14之间的对应关系,具体为:测试工位111连接芯片工位14,测试工位112连接芯片工位11,测试工位113连接芯片工位12,测试工位114连接芯片工位13。
在步骤S03中,经由测试排线获得所述多个待测芯片的测试结果。
在该步骤中,测试机210的测试工位111至114经由测试排线101,分别向分选机230的芯片工位11至14上放置的待测芯片(DUT)提供测试信号以及获取响应信号。测试机210对响应信号进行分析获得测试结果。例如为芯片故障、芯片正常、芯片失效等。
在步骤S04中,根据测试工位和芯片工位的对应关系与所述测试结果以产生分选信号。
在该步骤中,测试机210的防呆模块115根据芯片工位和测试工位的对应关系和测试结果产生分选信号,分选信号为芯片工位相应的机械手提供控制命令。测试机210的防呆模块115根据测试结果和芯片工位和测试工位的对应关系获得测试结果和芯片工位之间的对应关系,芯片工位11上的待测芯片为正常芯片,芯片工位12上的待测芯片为异常芯片,芯片工位13上的待测芯片为正常芯片,芯片工位14上的待测芯片为正常芯片,并据此产生分选信号。
在步骤S05中,采用分选信号对待测芯片进行筛选。
在该步骤中,分选机230根据分选信号对待测芯片进行相应的筛选。机械手21、23和24将正常工作的待测芯片置入良品料盒,机械手22将不良的待测芯片置入不良品料盒。
在其他实施例中,测试机210的防呆模块115根据测试结果和从分选机230获得工位标识串行数据“ID2-ID3-ID4-ID1”获得的分选信号,分选信号为芯片工位相应的机械手的控制命令。
此外,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种集成电路测试装置,包括:
测试机,包括多个测试工位,用于提供多个测试信号以及对多个待测芯片的响应信号进行分析以获得测试结果以及根据所述测试结果产生分选信号;以及
分选机,包括经由测试排线与所述多个测试工位相连接的多个芯片工位,用于放置所述多个待测芯片,以及根据所述分选信号对所述多个待测芯片进行筛选,
其中,所述测试机包括:防呆模块,所述防呆模块将所述多个测试工位设置为第一顺序的第一组工位标识,经由所述测试排线将所述多个测试工位的工位标识分别传输至相连接的所述多个芯片工位,从所述多个芯片工位获取第二顺序的第二组工位标识的串行数据,以及根据所述第二组工位标识的串行数据确定与所述测试结果对应的芯片工位。
2.根据权利要求1所述的集成电路测试装置,其中,所述分选机包括:多个工位标识模块,所述多个工位标识模块与所述多个芯片工位分别连接,用于分别存储所述多个芯片工位接收的工位标识。
3.根据权利要求2所述的集成电路测试装置,其中,所述多个工位标识模块按照所述多个芯片工位的物理顺序串联连接,以提供所述第二组工位标识的串行数据。
4.根据权利要求3所述的集成电路测试装置,其中,所述多个工位标识模块分别包括输入端口和输出端口,并且前一级工位标识模块的输出端口与后一级工位标识模块的输入端口连接。
5.根据权利要求1所述的集成电路测试装置,其中,所述测试机和所述分选机采用控制线彼此连接,所述测试机经由所述控制线向所述分选机提供标识传输信号,并且所述分选机根据所述标识传输信号产生第二组工位标识的串行数据。
6.根据权利要求1所述的集成电路测试装置,其中,所述分选机还包括多个机械手,所述多个机械手根据所述分选信号将所述多个待测芯片置入相应的料盒。
7.一种集成电路测试方法,包括:
将测试机的多个测试工位设置为第一顺序的第一组工位标识;
经由测试排线将所述多个测试工位的工位标识分别传输至与所述测试机相连接的分选机的多个芯片工位,所述多个芯片工位用于放置多个待测芯片;
从所述多个芯片工位获取第二顺序的第二组工位标识的串行数据;根据所述第二组工位标识的串行数据确定与所述测试结果对应的芯片工位;
经由测试排线提供多个测试信号以及对多个待测芯片的响应信号进行分析以获得测试结果;
根据所述测试结果和所述第二组工位标识的串行数据产生分选信号;以及
采用所述分选信号对所述多个待测芯片进行筛选。
8.根据权利要求7所述的测试方法,其中,获取第二顺序的第二组工位标识的串行数据的步骤包括:
经由控制线向所述分选机发送标识传输信号;
按照所述多个芯片工位的物理顺序读取所述多个芯片工位的工位标识;以及
所述分选机经由控制线返回所述第二组工位标识的串行数据。
9.根据权利要求7所述的测试方法,其中,根据所述测试结果和所述第二组工位标识的串行数据产生分选信号的步骤包括:
根据所述第二组工位标识的串行数据确定所述测试机的多个测试工位和所述分选机的多个芯片工位之间的对应关系;
根据所述对应关系和所述测试结果产生所述分选信号。
10.根据权利要求7所述的测试方法,其中,采用所述分选信号对所述多个待测芯片进行筛选的步骤包括:采用所述分选机的多个机械手根据所述分选信号将所述多个待测芯片置入相应的料盒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010613957.9A CN111871865B (zh) | 2020-06-30 | 2020-06-30 | 集成电路测试装置及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010613957.9A CN111871865B (zh) | 2020-06-30 | 2020-06-30 | 集成电路测试装置及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111871865A CN111871865A (zh) | 2020-11-03 |
CN111871865B true CN111871865B (zh) | 2021-08-13 |
Family
ID=73157341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010613957.9A Active CN111871865B (zh) | 2020-06-30 | 2020-06-30 | 集成电路测试装置及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111871865B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113578774A (zh) * | 2021-08-25 | 2021-11-02 | 珠海格力智能装备有限公司 | 接驳台自动分拣方法及系统 |
CN114740401B (zh) * | 2022-03-24 | 2022-11-18 | 深圳市三一联光智能设备股份有限公司 | 一种产品元件的测试方法及系统 |
CN116381452B (zh) * | 2022-12-08 | 2024-01-26 | 杭州领策科技有限公司 | 一种芯片测试方法、装置、系统及可读存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234543A (ja) * | 1987-03-24 | 1988-09-29 | Nec Kyushu Ltd | 半導体集積回路の自動選別装置 |
US4795554A (en) * | 1987-05-15 | 1989-01-03 | Carl Bernardi | PLCC co-planarity measurement method and apparatus |
CN101750578A (zh) * | 2008-12-16 | 2010-06-23 | 北京华大泰思特半导体检测技术有限公司 | 一种集成电路板级自动测试系统 |
CN104808095A (zh) * | 2015-04-27 | 2015-07-29 | 深圳市共进电子股份有限公司 | 一种自动化生产测试系统及其产品测试方法 |
CN105467256A (zh) * | 2015-05-14 | 2016-04-06 | 华润赛美科微电子(深圳)有限公司 | 芯片测试分选方法 |
CN105510803A (zh) * | 2015-12-30 | 2016-04-20 | 深圳市科美集成电路有限公司 | 集成电路测试装置和方法 |
CN107321641A (zh) * | 2017-06-30 | 2017-11-07 | 华润赛美科微电子(深圳)有限公司 | 集成电路分选防呆系统和方法 |
CN110989521A (zh) * | 2019-11-30 | 2020-04-10 | 航天科技控股集团股份有限公司 | 一种生产线智能管理系统 |
-
2020
- 2020-06-30 CN CN202010613957.9A patent/CN111871865B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234543A (ja) * | 1987-03-24 | 1988-09-29 | Nec Kyushu Ltd | 半導体集積回路の自動選別装置 |
US4795554A (en) * | 1987-05-15 | 1989-01-03 | Carl Bernardi | PLCC co-planarity measurement method and apparatus |
CN101750578A (zh) * | 2008-12-16 | 2010-06-23 | 北京华大泰思特半导体检测技术有限公司 | 一种集成电路板级自动测试系统 |
CN104808095A (zh) * | 2015-04-27 | 2015-07-29 | 深圳市共进电子股份有限公司 | 一种自动化生产测试系统及其产品测试方法 |
CN105467256A (zh) * | 2015-05-14 | 2016-04-06 | 华润赛美科微电子(深圳)有限公司 | 芯片测试分选方法 |
CN105510803A (zh) * | 2015-12-30 | 2016-04-20 | 深圳市科美集成电路有限公司 | 集成电路测试装置和方法 |
CN107321641A (zh) * | 2017-06-30 | 2017-11-07 | 华润赛美科微电子(深圳)有限公司 | 集成电路分选防呆系统和方法 |
CN110989521A (zh) * | 2019-11-30 | 2020-04-10 | 航天科技控股集团股份有限公司 | 一种生产线智能管理系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111871865A (zh) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111871865B (zh) | 集成电路测试装置及测试方法 | |
US5355320A (en) | System for controlling an integrated product process for semiconductor wafers and packages | |
US8547108B2 (en) | Universal mate-in cable interface system | |
CN105717439A (zh) | 芯片测试方法及系统 | |
JP2021071460A (ja) | 自動回路基板試験システム及びその試験方法 | |
US6505138B1 (en) | Function-based control interface for integrated circuit tester prober and handler devices | |
CN111830376A (zh) | 一种配电器综合检测平台 | |
JPH05256897A (ja) | Icテストシステム | |
CN111128779A (zh) | 晶圆的测试方法 | |
CN112444730A (zh) | 一种多Site模式测试装置防呆方法和测试机防呆方法 | |
US20140002101A1 (en) | Universal mate-in cable interface system | |
CN111913136A (zh) | 检测测试位与测试机接口是否接错的方法及芯片测试系统 | |
US9921263B2 (en) | Electronic identification slave connector | |
KR100295249B1 (ko) | Ic 시험 장치 | |
CN116559629A (zh) | 芯片测试方法、装置、系统及可读存储介质 | |
CN108845902B (zh) | 一种检查ate硬件配置与测试程序配置的方法 | |
US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
CN113485157B (zh) | 晶圆仿真测试方法、装置及晶圆测试方法 | |
CN111143211B (zh) | 离线快速检测测试设置准确性的方法 | |
CN114247664A (zh) | 一种分选和测试一体的芯片ft测试系统和方法 | |
CN115420918A (zh) | 一种多端子复杂线缆自动测试的装置及方法 | |
JP3659007B2 (ja) | 試験治具の検査方法 | |
CN220611403U (zh) | 分选控制装置及芯片测试系统 | |
CN220611404U (zh) | 芯片测试系统 | |
CN116381452B (zh) | 一种芯片测试方法、装置、系统及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |