KR19990076761A - 에너지 손실이 최소화된 능동 정류기 - Google Patents

에너지 손실이 최소화된 능동 정류기 Download PDF

Info

Publication number
KR19990076761A
KR19990076761A KR1019980704884A KR19980704884A KR19990076761A KR 19990076761 A KR19990076761 A KR 19990076761A KR 1019980704884 A KR1019980704884 A KR 1019980704884A KR 19980704884 A KR19980704884 A KR 19980704884A KR 19990076761 A KR19990076761 A KR 19990076761A
Authority
KR
South Korea
Prior art keywords
transistor
rectifier
voltage
substrate
active
Prior art date
Application number
KR1019980704884A
Other languages
English (en)
Inventor
핀차스 노박
루돌프 버그만
Original Assignee
맨프래드 메이어
이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8219936&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR19990076761(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 맨프래드 메이어, 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님 filed Critical 맨프래드 메이어
Publication of KR19990076761A publication Critical patent/KR19990076761A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Hybrid Cells (AREA)
  • Bipolar Transistors (AREA)

Abstract

입력단자(9)와 출력단자(8)간에 연결된 다이오드(4)를 포함하는 전력공급회로에 사용하는 능동정류기에 있어서, 본 발명의 능동정류기는 상기 입력단자(9)와 상기 출력단자(8)에 각각 연결되는 두 개의 전도성 전극(6, 7)과 제어전극을 가지며 기판(50)에 형성된 트랜지스터(2)와 상기 입력단자(9)와 출력단자(8)에 각각 연결되는 두 개의 입력(+, -)과 상기 트랜지스터 제어전극(5)에 연결된 출력을 가지며 상기 전력공급회로에 의해 전력을 공급받는 비교기(3)를 더욱 포함함을 특징으로 한다.

Description

에너지 손실이 최소화된 능동 정류기
전압발생기에 의해 생성된 교류전압을 전자회로에 공급하기에 적합한 직류 전압으로 변환시키는 회로를 구성하기 위해서 정류기를 사용하는 것은 공지이다. 이러한 회로는 AC 전압 발생기와 이로부터 발생된 전력에 의해 구동되는 시간유지회로를 가지는 팔목시계 등에 사용된다. 이러한 종류의 팔목시계에서, 정류기회로가 AC 전압 발생기에 의해 생성된 교류전압을 시간유지회로를 구동시키는 DC 전압으로 전환시키기 위해 필요하다. 공지의 팔목시계분야에서 정류기 회로는 단일한 다이오드를 수단으로 반파 정류하거나 종래의 방식으로 배열된 4개의 다이오드를 사용하는 브릿지를 수단으로 전파 정류한다.
그러나, 전방 바이어스에서 다이오드는 입력터미날과 출력터미날 간의 전압강하를 보이는데, 이것은 다이오드에 전류가 흐르기 시작하는 한계전압보다 약간 더 크다. 실리콘 접합 다이오드의 경우에, 전압강하는 약 0.7볼트에서 쇼트키(Schottky) 다이오드의 경우에 전압강하는 약 0.4볼트이다. 그러므로 시간유지회로에 공급되는 전압강하는 AC 전압발생기에 의해 생성된 전압보다 1.4볼트 정도 더 낮을 수 있어서 전력이 손실된다. 저-전력, 저-전압 분야와 같은 많은 상황에서 이러한 전력손실은 의미가 있으며 바람직하지 않다.
이러한 손실을 극복하기 위해서 이론적으로는 AC발생기 코일의 권선수를 증가시키는 것이 가능하다. 그러나 더 많은 수의 권선을 가지는 코일은 부피가 크므로 팔목시계와 같은 작은 용적의 시계에서 이용가능한 제한공간내에 수용하기가 어렵다. 코일의 부피를 작게 하도록 작은 직경의 와이어를 사용하여 코일을 제조하는 것은 어려우며 제조비용이 많이 든다. AC 발생기 코일의 권선수를 증가시키면 코일의 저항도 증가하므로 전력손실의 원인이 된다.
게다가, 위에서 언급된 전압강하는 시간유지회로에 공급되고 저장될 수 있는 에너지의 감소를 초래한다. AC 발생기가 지속된 기간동안 작동하지 않는다면 이러한 비작동기간동안 시간유지회로의 올바른 기능을 유도하고 유지시키는데 이용가능한 에너지가 더 작다.
본 발명은 정류기, 특히 입력터미날과 출력터미날간에 연결된 다이오드를 포함하는 정류기에 관계한다.
도 1 은 본 발명에 따른 정류기를 포함하는 반파정류기회로의 개략적 회로도이다.
도 2 는 본 발명에 따른 정류기를 복수개 포함하는 전파정류기회로의 개략적 회로도이다.
도 3 은 도 2 의 2개의 정류기중 트랜지스터 구성부분의 개략적 단면도이다.
도 4 는 본 발명에 따른 정류기를 복수개 포함하는 또다른 전파정류기회로의 개략적 회로도이다.
도 5 는 본 발명에 따른 정류기를 복수개 포함하는 또다른 전파정류기회로의 개략적 회로도이다.
도 6 은 도 5 의 정류기중 트랜지스터 구성부분의 개략적 단면도이다.
도 7 은 도 5 의 2개의 트랜지스터의 확산에 의해 형성된 수개의 기생요소의 개략도이다.
도 8 은 도 4 정류기의 MOS 트랜지스터의 공간배치를 보여주는 단면도이다.
* 부호설명
1,70,100 ... 정류기 2 ... MOS 트랜지스터
3,22,28,35,37 ... 비교기 4 ... 다이오드
5 ... 게이트 6 ... 소스
7 ... 드레인 8,9,25,26,31,31 ... 단자
10,24,30,36,38 ... 전압승산기 11 ... AC 발생기
12 ... 부하 20 ... 정류기회로
21,27,32,33 ... PMOS 트랜지스터 23,29 ... 기생다이오드
39,40 ... 비-기생 다이오드 50 ... 기판
51,52,56,57,110,114,115 ... P형 지역
53,58 ... 전극
55,59,111,112,116,117 ... n형 지역
101,102 ... NMOS 트랜지스터 103,104,160,161 ... 접합 트랜지스터
118,119 ... 접합다이오드 162,163 ... 기생 저항
170,171,172,173 ... P형 지역
본 발명의 목적은 공지 정류기의 단점을 줄이거나 극복하는 정류기를 제공하는 것이다.
본 발명의 또다른 목적은 교류신호를 직류신호로 전환하는 동안 에너지 손실을 최소화하는 정류기를 제공하는 것이다.
특히 CMOS 기술로 집적회로의 형태로 실현될 수 있으며 필요한 외부소자의 수를 최소화하는 정류기를 제공하는 것도 본 발명의 목적이다.
실현하는 것이 단순하며 효과적이고 최소한의 공간을 점유하는 정류기를 제공하는 것도 본 발명의 목적이다.
본 발명은 전력공급회로에 사용하며 입력터미날과 출력터미날간에 연결된 다이오드를 포함하는 정류기를 제공하는데, 상기 정류기가 기판에 형성되며 상기 입력터미날과 출력터미날에 각각 연결되는 두 개의 전도성 전극과 제어전극을 가지는 트랜지스터와 상기 전력공급회로에 의해 전력을 공급받으며 상기 입력터미날과 출력터미날에 각각 연결된 두 개의 입력과 상기 트랜지스터의 제어전극에 연결된 출력을 가지는 비교기를 더욱 포함함을 특징으로 한다.
다이오드는 개시순간에 입력터미날과 출력터미날간에 정류기의 전도성을 보장한다. 비교기의 최소공급전압에 도달되면 다이오드는 비교기 제어 트랜지스터에 의해 단락되어서 정상 작동시 정류기를 가로지르는 전압강하가 상당히 감소한다.
본 발명의 선호되는 구체예에서 다이오드는 기판에 형성된 기생(parasitic)접합다이오드로 구성될 수 있어서 요구되는 외부성분의 개수를 더욱 최소화시킨다.
도 1 에 MOS 트래지스터(2), 비교기(3) 및 다이오드(4)를 포함하는 능동정류기(1)가 도시되는데, 후자는 MOS 트랜지스터(2)를 기판에 확산시켜 형성된다. "능동정류기"는 연산증폭기, 비교기, 트랜지스터 또는 전원에 의해 전력을 공급받아야 하는 유사 요소와 같은 최소한 하나의 능동요소를 사용하여 교류신호를 정류하는 디바이스이며, "수동정류기"는 다이오드와 같은 수동요소만을 사용하는 디바이스이다. "기판"은 트랜지스터가 형성되는 구조물이다.
MOS 트랜지스터(2)는 게이트(5), 소스(6) 및 드레인(7)을 포함하는데, 두 개의 후자는 각각 출력단자(8) 및 입력단자(9)에 연결된다. MOS 트랜지스터(2)는 게이트와 소스간에 적용된 전압이 0일 때 드레인전류흐름이 사실상 없는 인핸스먼트(enhancement)형 MOSFET와 같은 OFF디바이스이다.
비교기(3)의 두 개의 입력은 각각 단자(8, 9)에 연결된다. 비교기(3)의 출력은 전압승산기(10)를 경유하여 MOS 트랜지스터(2)의 게이트(5)에 연결된다. 작동중 비교기(3)는 단자(9, 8)간의 전위차를 비교한다. 단자(8, 9)간의 전위차가 양일 때 전압승산기(10)의 입력에 논리적 하이(high)신호가 단자(9, 8)간의 전위차가 음일 때 전압승산기(10)의 입력에 논리적 로우(low)신호가 제공된다.
전압승산기(10)는 트랜지스터(2)의 게이트(5)에 적용되기 이전에 비교기(3)에서 나오는 출력신호를 증폭한다. 따라서 MOS 트랜지스터(2)의 소스와 게이트사이에 전압승산기(10)에 의해 가해진 전압은 임의의 드레인-소스 전압에서 트랜지스터(2)의 드레인 전류를 최대화하는 작용을 한다. 결과적으로, 드레인과 소스간의 저항은 트랜지스터(2)가 전도상태에 있을 때 매우 낮게 유지된다. 이러한 현상은 P형 MOS 트랜지스터의 경우에 음의 게이트 오버드라이브라고 부르고 n형 MOS 트랜지스터의 경우에 양의 게이트 오버드라이브 라고 부른다. 그러나 본 발명의 다른 구체예는 본 발명에 따른 능동정류기를 가로지른 전압강하의 감소가 전압승산기 없이도 달성되므로 전압승산기 사용을 생략할 수 있다.
능동정류기(1)의 단자(8, 9)는 단자를 가로질러 AC 전압을 공급하는 AC 발생기(11) 및 부하(12)와 직렬연결된다. 능동정류기(1)는 AC 발생기(11)에 의해 공급된 AC 전압을 반파정류하여 DC 정류전압을 부하(12)에 공급한다. 부하(12)는 전하를 저장하고 비교기(3) 및 전압승산기(10)의 전원으로 작용할 수 있도록 최소한 하나의 충전요소를 포함한다.
능동정류기(1)는 비교기(3) 및 전압승산기(10)가 둘다 능동정류기(1) 자체에 의해 발생된 정류기 DC 전압에 의해 구동된다는 점에서 자신의 공급전압을 제공한다. 비교기(3) 및 전압승산기(10)는 AC 발생기(11)와 부하(12)간의 공통지점과 단자(8)에 각각 연결되는 두 개의 전력공급단자를 포함한다.
AC 발생기(11)는 팔목시계에 통상 포함되는 종류이다. 이러한 팔목시계는 회전중심 및 무게중심이 서로에 대해 편심적인(eccentric) 진동추를 포함한다. 팔목시계의 운동에 의해 야기되는 진동추의 회전은 AC 발생기의 회전자 형성부를 회전시킨다. 회전자는 영구자석이며 고정자에 의해 둘러 싸인다. 코일은 고정자의 코어형성부상에 감긴다. 회전자의 회전은 코일에 교류전압형태로 전자기력을 유도한다.
부하(12)가 완전 방전될 경우에, 예컨대 도 1 에 도시된 회로를 포함하는 팔목시계가 장기간 정지위치에서 방치되는 경우에 AC 발생기(11), 능동정류기(1) 또는 부하(10)에 전류가 흐르지 않는다. 결과적으로, AC 발생기(11)와 부하(12)간의 공통지점과 단자(8)사이에 존재하는 전압이 없다. 그러므로, 비교기(3) 및 전압승산기(10)를 작동시키기에는 공급전압이 불충분하다. 게이트(5)에 가해지는 신호가 없을 경우에 MOS 트랜지스터는 비-전도성 상태에 있으며 인식가능한 드레인전류가 흐르지 않는다.
AC 발생기(11)의 활성화시, 예컨대 팔목시계가 착용될 경우에 AC 전압이 단자를 가로질러 발생되고 해당 AC 전류가 흐르기 시작한다. MOS 트랜지스터(2)는 비-전도상태에 있기 때문에 전류가 흐르고 기생 다이오드(4)에 의해 반파정류된다. 따라서 정류된 DC 전압이 부하(12)에 확립되므로 부하가 지정된 작동을 수행할 수 있다. 팔목시계의 경우에 부하(12)는 시간유지회로일 수 있으며 AC 발생기(11)의 활성화는 시간유지회로가 시간유지기능을 개시할 수 있게 한다.
전류흐름이 확정되면 AC 발생기(11)와 부하(12)간의 공통지점과 능동정류기단자(8) 사이의 전압으로 충분한 전하를 저장할 수 있으므로 비교기(3)와 전압승산기(10)를 작동시키는데 필요한 최소한의 공급전압을 초과하게 된다.
기생 다이오드(4)를 통한 전류흐름으로 인하여 약 0.7볼트의 전위차가 초기에 능동정류기 단자(8, 9)간에 존재한다. 적어도 최소한의 공급 전압이 이용가능할 경우에 이러한 전위차는 전압승산기(10)와 함께 MOS 트랜지스터(2)의 게이트에 신호를 제공하여 트랜지스터를 전도시키는 비교기(3)에 의해 탐지될 수 있다. 매우 낮은 저항으로 인하여 MOS 트랜지스터(4)는 기생 다이오드(4)를 효과적으로 단락시킴으로써 능동정류기(1)의 단자(8, 9)를 가로지르는 전압강하가 크게 감소된다.
이후에 AC 발생기(11)에 의해 발생된 AC 전류는 AC 발생기(11)와 부하(12)간의 공통지점과 능동정류기 단자(8)간의 전압이 필요한 최소의 공급전압을 초과하는한 비교기(3), MOS 트랜지스터(2) 및 전압승산기(10)의 전압에 의해 반파정류된다. 따라서 MOS 트랜지스터(2)는 AC 발생기(11)에 의해 발생된 교류전압의 양의 절반 싸이클동안 전도상태에 있으며 음의 절반 싸이클동안 비-전도 상태에 있게된다.
도 1 의 MOS 트랜지스터(2)는 n형 MOS(NMOS) 또는 P형 MOS(PMOS) 트랜지스터로 구성될 수 있다.
도 2 는 도 1의 AC 발생기(11) 및 부하(12)를 사용하는 또다른 정류기회로를 보여준다. 정류기회로(20)는 반파정류기회로이며 본 발명에 따라서 복수의 정류기를 포함한다. 정류기회로(20)는 제 1 PMOS 트랜지스터(21) 및 관련 비교기(22), 기생 다이오드(23) 및 전압승산기(24)를 포함한다. 이들 요소는 도 1 의 능동정류기(1)에 대해서 기술된 방식으로 두 단자(25, 26)사이에 상호연결된다. 유사하게, 정류기회로(20)는 또다른 PMOS 트랜지스터(27) 및 관련 비교기(28), 기생다이오드(29) 및 전압승산기(30)를 포함하며, 이들 요소는 단자(26)와 단자(31)사이에 상호연결된다.
정류기회로(20)는 두 개의 추가 PMOS 트랜지스터(32, 33)를 포함한다. PMOS 트랜지스터(32)는 비교기(35) 및 전압승산기(36)에 연결되고 PMOS 트랜지스터(33)는 비교기(37) 및 전압승산기(38)에 연결된다. PMOS 트랜지스터(32)의 드레인 및 소스는 단자(25)와 단자(34)사이에 연결되며 PMOS 트랜지스터(33)의 드레인 및 소스는 단자(31)와 단자(34)사이에 연결된다.
비교기(35)의 두 입력은 각각 단자(26, 31)에 연결되며 비교기(37)의 두 입력은 각각 단자(25, 26)에 연결된다.
추가로, 정류기회로(20)는 PMOS 트랜지스터(32, 33)의 드레인과 소스사이에 각각 연결되는 두 개의 비-기생 다이오드(39, 40)를 포함한다. 이들 다이오드는 다결정 다이오드와 같은 이산 다이오드 또는 집적 다이오드일 수 있다.
AC 발생기(11)는 단자(25, 31)사이에 연결된 두 개의 출력 단자를 가지며 단자(26, 34)는 부하(12)에 연결되어 공급전압을 제공한다. 이들 두 단자의 전위는 각각 VDD와 VFWR이다. 추가로, 단자(25, 31)의 전위는 VGEN1과 VGEN2이다.
도 3 은 기판(50)에 확산된 PMOS 트랜지스터(27, 33)의 단면도이다. 트랜지스터(21, 32)는 도 3에 도시된 것과 동일한 구조를 가지도록 기판(50)에 확산될 수 있다.
이 구체예에서, 기판(50)은 N-으로 표기되며 얕게 도핑된 n형 실리콘으로 형성된다. PMOS트랜지스터(27)는 드레인과 소스를 구성하는 두 개의 두껍게 도핑된 P형지역(51, 52)을 포함한다. 다결정 실리콘 또는 금속 전극(53)은 PMOS 트랜지스터(21)의 게이트를 형성하며 이산화 실리콘과 같은 얇은 절연재료에 의해 지역(51, 52)사이의 채널로부터 분리된다. 추가로, PMOS 트랜지스터(27)와 관련된 두껍게 도핑된 n형지역(55)이 기판(50)에 확산되어서 기판을 공급전위(VDD)에 연결하여 기판(50)을 적절히 바이어스 시킬 수 있다.
유사하게, PMOS 트랜지스터(33)는 소스와 드레인을 구성하는 두 개의 두껍게 도핑된 P형 지역(56, 57)을 포함한다. 다결정 실리콘 또는 금속 전극(58)은 PMOS트랜지스터(33)의 게이트를 형성하며 얇은 이산화 실리콘 절연 재료에 의해 지역(56, 57)간의 채널로부터 분리된다. PMOS 트랜지스터(33)와 관련된 두껍게 도핑된 n형 지역(59)은 기판을 공급전위(VDD)에 연결하기 위해서 기판에 확산되어서 기판(50)을 적절히 바이어스시킬 수 있다.
반도체 디바이스 분야의 숙련자에게 알려진 바와 같이 접합다이오드는 각각 p형 도핑제와 n형 도핑제를 써서 두 개의 인접한 외인성(extrinsic)실리콘 지대에 의해 형성된다. p지역 및 n지역 경계를 pn접합이라 부르며 p 및 n 지역은 각각 접합다이오드의 양극 및 음극을 형성한다. 도 3 에서, PMOS트랜지스터(27)의 확산으로 인하여 p형 지역(51)과 n형 지역(55)과 같은 지역을 통해 공급전위(VDD)에 부착되는 n형 기질(50)사이에 기생 접합다이오드(29)가 고유 형성된다. 따라서 기생 접합 다이오드(29)는 PMOS 트랜지스터(27)의 드레인 및 소스를 가로질러 병렬연결되어서 관련 능동정류기 브렌치의 전도성을 제공하며, 반면에 비교기 및 전압승산기로의 공급전압은 필요한 최소 공급전압보다 더 작다. 동일한 방식으로 기생 접합 다이오드(23)가 PMOS 트랜지스터(21)의 확산으로 인하여 기판(50)에 고유 형성된다.
그러나, 도 2 에 도시된 구체예에서 PMOS 트랜지스터(32, 33)의 드레인 및 소스를 가로질러 이러한 기생 다이오드가 형성되지 않는다. 그러므로 다이오드(39, 40)가 이산 다이오드에 의해 형성되고 기판(50)에 별도로 확산되거나 기판(50)으로부터 외인성 방식으로 형성된다.
도 2 에 도시된 회로를 포함하는 팔목시계가 장기간 정지위치에 방치될 경우에 부하(12)가 완전방전되고 AC 발생기(11), 능동정류기(20) 또는 부하(12)에 전류가 전혀 흐르지 않는다. 결과적으로 단자(26, 34)간의 전압을 존재하지 않는다. 그러므로 비교기(22, 28, 35, 37)와 전압승산기(24, 20, 36, 38)를 작동시키기에는 공급전압이 부족하다. 각각의 게이트에 가해지는 적절한 제어신호가 없을 경우에 PMOS 트랜지스터(21, 27, 32, 33)는 비-전도 상태에 있게되고 이들 트랜지스터를 드레인 전류는 흐르지 않는다.
AC 발생기(11)의 활성화시 AC 전압이 단자를 가로질러 발생된다. AC 전압의 양의 절반 싸이클(즉, 전위(VGEN1)이 전위(VGEN2)보다 클때)에서 전류는 초기에 부하(12) 및 이산다이오드(40)를 가로질러 기생다이오드(23)를 통해 흐른다. 유사하게 AC 전압의 음의 절반싸이클에서(즉, 전위(VGEN1)가 전위(VGEN2)보다 작을 경우) 전류는 부하(12)와 이산다이오드(39)를 가로질러 기생다이오드(29)를 통해 흐른다.
따라서 정류된 DC 전압이 부하(12)를 가로질러 확립되어 부하가 지정된 기능을 수행할 수 있다. 팔목시계의 경우에 부하(12)는 시간유지회로이며 AC발생기의 활성화는 시간유지회로가 시간유지기능을 수행할 수 있게 한다.
전류 흐름이 확립되면 부하(12)는 단자(26, 34)간의 전압이 비교기(22, 38, 35, 37) 및 전압승산기(24, 30, 36, 38)의 작동을 시키는데 필요한 최소의 공급전압을 초과하도록 충분한 전하를 저장할 수 있다.
적어도 최소한의 공급전압이 이용가능하면 AC 발생기(11)에 의해 공급된 AC 전압의 양의 절반싸이클동안 다이오드(23)를 가로지르는 전위차가 비교기(22)에 의해 탐지되어 전압승산기(24)와 함께 PMOS 트랜지스터(21)의 게이트에 신호를 제공하여 상기 트랜지스터가 전도하게 한다. 매우 낮은 저항으로 인하여 PMOS 트랜지스터(21)는 기생다이오드(23)를 효과적으로 단락시킴으로써 능동정류기(20)의 단자(26, 25)를 가로지르는 전압강하를 감소시킨다.
비교기(22, 37)의 입력단자는 단자(25, 26)에 연결되기 때문에 비교기(37)는 전압승산기(38)와 함께 양의 절반 싸이클동안 PMOS 트랜지스터(33)가 전도하게 한다. 따라서 PMOS 트랜지스터(33)는 이산 다이오드(40)를 효과적으로 단락시킴으로써 정류기(20)의 단자(31,34)를 가로지르는 전압강하를 감소시킨다.
동일한 방식으로 AC발생기(11)에 의해 공급된 AC전압의 음의 절반싸이클동안 다이오드(29)를 가로지는 전위차가 비교기(28)에 의해 탐지되어 전압승산기(30)와 함께 PMOS 트랜지스터(27)의 게이트에 신호를 제공하여 상기 트랜지스터가 전도하게 한다. 따라서 PMOS 트랜지스터(27)는 기생다이오드(29)를 효과적으로 단락 시킴으로써 능동정류기(20)의 단자(26, 31)를 가로지는 전압강하를 감소시킨다.
비교기(28, 35)의 입력단자는 단자(26, 31)에 연결되기 때문에 비교기(35)는 전압승산기(36)와 함께 음의 절반 싸이클동안 PMOS 트랜지스터(32)가 전도하게 한다. 따라서 PMOS 트랜지스터(32)는 이산 다이오드(39)를 효과적으로 단락시킴으로써 정류기(20)의 단자(25, 34)를 가로지르는 전압강하를 감소시킨다.
도 2 의 정류기(20)의 작동을 고려함으로써, 정류기 구성부분의 일부에서 기능의 이중화(duplication)가 있음을 깨달을 것이다. 따라서 비교기(22, 37)의 두 입력이 단자(26, 25)에 연결됨으로 이들의 작동이 동일하다. 유사하게, 비교기(28, 35), 전압승산기(24, 38)및 전압승산기(30, 36)의 작동이 동일하다. 그러므로 본 발명에 따른 정류기의 설계를 단순화시키기 위해서 이들 이중화된 회로요소의 일부 또는 전부를 생략할 수 있다.
도 4 는 본 발명에 따른 또다른 정류기(70)를 보여주는데, 이중화된 요소는 생략되었다. 비교기(35, 37)와 전압승산기(36, 38)가 생략된 점을 제외하면 정류기(70)는 도 2 의 정류기(20)와 동일하다. 따라서, PMOS 트랜지스터(32)의 게이트는 전압승산기(30)의 출력에 직접연결되며 PMOS 트랜지스터(33)의 게이트는 전압승산기(24)의 출력에 직접연결된다.
이러한 단순화에도 불구하고 도 2 의 정류기(20)가 도 4 의 정류기(70)에 비해 선호되는 분야가 있을 수 있다. 정류기(70)에서 비교기(22, 28)가 두 개의 전압 승산기를 통해 두 개의 MOS 트랜지스터를 구동하는데 필요하므로 이들의 에너지 소모는 도 2 의 정류기(20)에 있는 비교기보다 크다. 유사하게 정류기(70)의 일부를 형성하는 전압승산기(24, 30)는 각각 두 개의 MOS 트랜지스터를 구동하므로 이들의 표면적은 정류기(20)에 있는 전압승산기보다 크다.
도 2 및 도 4에 도시된 본 발명에 구체예는 정류기(20, 70)의 정류기 브릿지를 형성할 때 비-기생 다이오드가 두 개의 트랜지스터의 드레인 및 소스를 가로질러 연결될 필요가 있다. 즉, 이산다이오드(39, 40)가 PMOS 트랜지스터(32, 33)의 드레인 및 소스를 가로질러 연결될 필요가 있다.
도 5 는 이러한 이산 성분이 불필요한 또다른 구체예를 보여준다. 이 도면은 PMOS 트랜지스터(32, 33)와 이산다이오드(39, 40)가 생략된 점을 제외하면 도 4 의 정류기(70)와 동일한 정류기(100)를 보여준다. 이들 대신에 정류기(100)는 두 개의 NMOS 트랜지스터(101, 102)를 포함한다. NMOS 트랜지스터(101)의 드레인 및 소스는 단자(25, 34)에 각각 연결되며 NMOS 트랜지스터(102)의 소스는 각각 단자(31, 34)에 연결된다. NMOS 트랜지스터(101, 102)의 게이트는 각각 단자(31, 25)에 연결된다.
추가로, 전파정류기(100)는 NMOS 트랜지스터(101, 102)의 드레인 확산의 결과로서 형성된 두 개의 기생 2극 접합 트랜지스터(103, 104)를 포함한다. 도 6 은 PMOS 트랜지스터(27)와 상보적 MOS 트랜지스터(CMOS)로서 기판(50)에 확산되는 NMOS 트랜지스터(102)의 단면을 보여준다. 트랜지스터(21, 101)가 또한 기판에 확산되어서 도 3 에 도시된 결과 유사한 구조를 가진다.
NMOS 트랜지스터(102)는 n형 기판(50)에 확산된 얕게 도핑된 P형웰(110)을 포함한다. 두 개의 두껍게 도핑된 n형 지역(111, 112)은 각각 트랜지스터(102)의 소스 및 드레인을 구성한다. 다결정 실리콘 또는 금속 전극(113)은 NMOS 트랜지스터(102)의 게이트를 형성하며 이산화실리콘과 같은 얇은 절연재료에 의해 지역(111, 112)간의 채널로부터 분리된다.
두 개의 두껍게 도핑된 P형 지역(114, 115)은 P형웰을 공급전위(VFWK)에 연결하기 위해서 기판(50)에 확산된다. 추가로, 두 개의 두껍게 도핑된 n형지역(116, 117)이 기판(50)에 확산되어서 기판(50)을 VDD로 바이어스시킬 수 있다.
도 6 에 도시된 바와 같이 NMOS 트랜지스터(102)의 확산은 P형지역(114, 115)을 통해 공급전위(VFWK)에 부착된 P형지역(11)과 n형지역(112)간에 기생접합다이오드(118)를 고유형성한다. 추가로, 기생접합다이오드(119)가 n형지역(116, 117)을 통해 공급전위(VDD)에 부착되는 n형 기판(50)과 P형지역(110)간에 형성된다. 이러한 두 개의 접합다이오드(118, 119)는 도 5 에 도시된 기생 2극 접합 트랜지스터(104)의 베이스-이미터 접합 및 콜렉터-베이스 접합을 형성한다. 기생2극 트랜지스터(104)의 베이스-이미터 접합 다이오드는 능동정류기(100)의 개시상태동안 관련 능동정류기 브렌치의 전도를 제공하며, 비교기(22, 28) 및 전압승산기(24, 30)로의 공급전압은 필요한 최소공급전압보다 작다
기생 2극 접합 트랜지스터(103)가 도 5에 도시된 NMOS 트랜지스터(101)의 확산으로 인하여 유사하게 형성된다.
AC발생기(11)에 의해 발생된 AC전압의 양의 절반 싸이클동안 NMOS 트랜지스터(102)의 소스와 그릴간에 가해진 전위차(VGEN1-VFWK)는 트랜지스터가 전도하게 한다. 이것은 트랜지스터(104)의 베이스-이미터 접합에 의해 형성된 기생 접합 다이오드를 효과적으로 단락시킨다. 따라서, AC발생기(11)에 의해 발생된 AC전류는 각 양의 절반싸이클동안 부하(12)를 가로질러 PMOS 트랜지스터(21)를 통해, 그리고 NMOS 트랜지스터(102)를 통해 흐른다.
AC발생기(11)에 의해 발생된 AC전압의 음의 절반싸이클동안 NMOS 트랜지스터(101)의 소스와 그릴간에 가해진 전위차(VGEN2-VFWK)는 트랜지스터를 전도하게 하여서 트랜지스터(103)의 베이스-이미터 접합에 의해 형성된 기생 접함 다이오드를 효과적으로 단락시킨다. 따라서 AC발생기에 의해 발생된 AC전류는 부하(12)를 가로질러 PMOPS 트랜지스터(27)와 NMOS 트랜지스터(101)를 통해 흐른다.
도 5 에 도시된 능동정류기의 구체예는 CMOS제조 기술을 사용하여 실현될 수 있으며, 따라서 MOS 트랜지스터(21, 27, 101, 102)는 두 개의 n형/p형 상보적 MOS 트랜지스터 쌍으로 구성된다.
전방 전도에서 MOS 트랜지스터의 드레인과 소스간의 저항(RON)은 다음과 같이 주어진다:
여기서 W는 트랜지스터 채널의 폭이고 L은 트랜지스터 채널의 길이이며 VGS는 그릴-소스 전압이고 VT는 한계 전압이며 β는 1과 동이란 비 을 가지는 트랜지스터의 전류 이득이다.
능동정류기(100)는 NMOS 트랜지스터의 전류이득(β)이 PMOS 트랜지스터 보다 약 3배 더 큰 장점을 이용한다. 따라서 저항(RON)과 NMOS 트랜지스터 소스-트레인 전압강하는 유사한 칫수의 PMOS 트랜지스터 보다 작다.
그럼에도 불구하고 각 NMOS 트랜지스터(101, 102)를 가로지른 전압강하는 단자(31, 25)에 연결된 입력과 트랜지스터(101)의 게이트 및 트랜지스터(102)의 게이트에 연결된 출력을 가지는 두 개의 전압 승산기를 제공함으로써 전도상태에서 더욱 감소될 수 있다.
도 7 에는 도 5 에 도시된 구조에서 나타나는 기생요소의 개략적 다이아그램이다. 이들 요소는 두 개의 기생 2극 접합 트랜지스터(160, 161) 및 두 개의 기생 저항(162, 163)을 포함한다.
도 6에서 도시된 바와 같이 측부 2극 접합 트랜지스터(100)는 P형 지대(51)와 n형 기판(50)간의 접합 다이오드(이미터-베이스 접합)와 P형웰(110) 과 n형 기판(50)간의 접합다이오드(콜렉터-베이스접합)로 구성된다. 게다가, P형 지대(52)와 n형기판(50)간의 접합다이오드에 의해 추가 이미터-베이스 접합이 형성된다. 기생다이오드(160)의 콜렉터는 P형웰(110)을 가로지르는 전류흐름에 대한 저항을 나타내는 기생 저항(162)을 경유하여 P형지대(115)에 연결된다.
유사하게, 수직 2극접합 트랜지스터(161)는 n형지대(112)와 P형웰(110)간의 접합다이오드(이미터-베이스 접합)와 P형웰(110)과 n형 기판(50)간의 접합다이오드(콜렉터-베이스 접합)로 구성된다. 추가 이미터-베이스 접합이 또한 n형 지대(111)와 P형웰(110)간의 접합다이오드에 의해 형성된다. 기생 트랜지스터(161)의 콜렉터는 n형 기판(50)을 가로지르는 전류흐름에 대한 저항을 나타내는 기생저항(163)을 경유하여 n형 지대(54)에 연결된다.
트랜지스터(161)의 베이스와 트랜지스터(16)의 콜렉터는 공통(즉, n형기판(50))에서 트랜지스터(160)의 베이스와 트랜지스터(161)의 콜렉터도 마찬가지이다.(즉, P형웰 (110)이다.)
도 5 의 MOS 트랜지스터(21, 27, 101, 102)가 도 6 의 기판(50)에 확산될 때 래치-업 효과를 피하기 위해서 주위가 필요하다. CMOS 기술에서 알려진 이러한 현상은 도 7 에 도시된 요소를 고려함으로써 이해될 수 있다. AC발생기(11)에 의해 제공된 AC전압의 양의 절반 싸이클동안 전위차(VGEN1-VDD)는 트랜지스터(160)에 콜렉터-이미터 전류를 유도한다. 이러한 콜렉터 전류는 저항(162)을 가로질러 흘러서 전위차를 발생한다. 이러한 전위차는 트랜지스터(161)의 베이스와 이미터사이에 가해져서 트랜지스터가 전도하게 한다. 따라서 저항(163)을 통해 흐르고 전위차를 발생시키는 콜렉터 전류가 생성된다. 이러한 전위차는 트랜지스터(160)의 베이스와 이미터 사이에 가해져서 트랜지스터가 전도상태에 유지되게 한다.
전위차(VFWR-VGEN2)가 트랜지스터(161)에서 콜렉터-이미터 전류를 유도할 때 유사한 래치-업 효과가 조장된다. 이러한 두가지 래치-업 조장 메카니즘은 CMOS회로의 특성이지만 도 5 의 구체예에서는 이러한 조장메카니즘이 동시에 발생된다.
그러므로 각 트랜지스터는 다른 트랜지스터가 전도상태와 비-전도상태를 고대할 수 없게 한다. 이러한 래치-업 또는 레이스-어라운드 상태는 트랜지스터 작동을 효과적으로 차단하여 능동정류기가 올바르게 작동하는 것을 막는다. 특히 래치-업 상태동안 전류소모는 100mA정도로 높아서 정류기의 개시가 방지된다. 이러한 래치-업 위험은 도 7 에 도시된 기생 2극 접합 트랜지스터의 발생으로 인하여 n형 및 P형 트랜지스터를 둘다 사용한 경우에 더 크다.
이를 극복하기 위해서 능동정류기(20, 70, 100)의 위상 기하학에 대한 몇가지 개선이 제공된다.
도 6에서 얕게 도핑된 P형지대(170, 171)가 기판(50)에 확산된다. 이들 지대의 상부에 두껍게 도핑된 P형지대(172, 173)가 확산된다. 도 6 에는 별도의 지대로 표시될지라도 지대(170, 173)는 사실상 PMOS 트랜지스터(27)를 완전히 에워싸는 P형 링형태로 확산될 수 있다. 이러한 링은 도 7 에 도시된 바와 같이 전위(VFWK)에 "직접연결되는" 기생 트랜지스터(100)의 의사 콜렉트로서 작용한다. 이러한 방식으로 기생 저항(162)을 전도시키기에 충분한 베이스-이미터 전압을 적용할 위험이 감소된다. 특히, 지대(170, 171)는 도 6 에 도시된 바와 같이 이러한 효과를 최대화하기 위해서 P형웰(110)과 동일한 깊이까지 확산된다.
유사하게, 지대(116, 117)는 NMOS 트랜지스터(102)를 완전히 에워싸는 n형 링 형태로 확산될 수 있다. 이러한 링은 기생 트랜지스터(161)의 의사 콜렉터로서 작용하며 도 7 에 도시된 바와 같이 기생 저항(163)을 통해 흐르는 콜렉터 전류를 최소화하여 트랜지스터(160)의 전도를 야기하기에 충분한 베이스-이미터 전압을 적용할 위험을 감소시키기 위해서 전위(VPD)에 "직접연결"된다.
게다가, 지대(114, 115)가 NMOS 트랜지스터(102)를 완전히 에워싸는 제 2 링, 즉 P형 링 형태로 확산될 수 있다. 링과 트랜지스터(102)간의 거리를 최소화함으로써 저항(162)의 저항이 최소화되어서 트랜지스터(100)에 적용되는 베이스-이미터 전압을 최소화한다.
지대(54, 55)는 PMOS 트랜지스터(27)를 완전 에워싸는 제 2 링, 즉 n형 링 형태로 확산될 수 있다. 링과 트랜지스터(27)간의 거리를 최소화함으로써 저항(163)의 저항이 최소화되어서 트랜지스터(161)에 적용된 베이스-이미터 전압을 최소화한다.
또한 앞서 언급한 이중 조장메카니즘으로 인하여 AC발생기(11)에 의해 제공되는 AC신호의 절반싸이클 동안 전도하는 MOS 트랜지스터를 서로 분리시키는 것이 이득이다. 도 8 에 도시된 바와 같이 양의 절반 싸이클동안 전도하는 PMOS 트랜지스터(21) 및 NMOS 트랜지스터(102)가 PMOS 트랜지스터(27)에 의해 분리될 수 있다. 유사하게 음의 절반 싸이클동안 전도하는 PMOS 트랜지스터(27)와 NMOS 트랜지스터(101)가 PMOS 트랜지스터(21)에 의해 분리될 수 있다. 주어진 시간에 전도하는 두 개의 MOS 트랜지스터의 분리는 2극 트랜지스터(160, 161)의 전류이득을 감소시키는 작용을 하여서 래치-업 상태에 이르는 것을 어렵게 한다.
4개의 PMOS 트랜지스터를 사용하는 본 발명의 다른 구체예에서, 도 2 의 트랜지스터(32, 33)와 같은 PMOS 트랜지스터가 소스-팔로어(FOLLOWER)로서 구성되어서, 소스에서 출력이 드레인에서 전위를 뒤따른다(이러한 구성은 2극 접합 트랜지스터의 이미터 팔로어와 유사하다). 그러므로, 이러한 PMOS 트랜지스터의 정확한 스위칭을 위해서 이러한 분야에서 더 큰 이득을 갖는 전압 승산기를 사용하는 것이 바람직하다.
MOS 트랜지스터에 대해 언급이 될지라도 다른 구체예는 2극 접합 트랜지스터와 같은 하나의 제어전극과 두 개의 전도전극을 가지는 다른 동류의 트랜지스터를 사용할 수 있다. 이 경우에 비교기 및 전압 승산기가 2극 접합 트랜지스터를 포화시켜서 콜렉터-이미터 전압을 0으로 감소시키기에 충분한 베이스 전류를 제공할 수 있다. 본 발명의 장점을 달성하기 위해서 2극 접합 트랜지스터의 확산으로 나타나는 기생 접합 다이오드를 회로설계에서 적절히 고려하는 것이 필요하다.
본 발명의 실시예는 n형 기판 또는 P형웰에서 생성된 트랜지스터를 포함하지만 P형 기판 또는 n형웰에 생성된 트랜지스터에는 적용가능하다.

Claims (13)

  1. 입력단자(9)와 출력단자(8)사이에 연결된 다이오드(4)를 포함하는 전력공급 회로에서 사용하는 능동정류기에 있어서,
    - 입력단자(9)와 출력단자(8)에 각각 연결된 두 개의 전도성 전극(6,7)과 제어전극(5)을 가지며 기판(50)에 형성된 트랜지스터(2),
    - 상기 입력단자(9)와 상기 출력단자(8)에 각각 연결된 두 개의 입력(+, -)과 상기 트랜지스터 제어전극(5)에 연결된 출력을 가지며 상기 전력공급회로에 의해 전력을 공급받은 비교기(3)를 더욱 포함함을 특징으로 하는 능동정류기.
  2. 제 1 항에 있어서, 상기 다이오드(4)가 상기 기판(50)에 형성된 기생 접합 다이오드로 구성됨을 특징으로 하는 정류기.
  3. 제 1 항 또는 2항에 있어서, 상기 비교기(3)의 출력과 상기 트랜지스터의 제어단자(5) 사이에 연결된 전압 승산기(10)를 더욱 포함함을 특징으로 하는 정류기.
  4. 앞선 청구항 중 한 항에 있어서, 상기 트랜지스터(2)가 MOS 트랜지스터임을 특징으로 하는 정류기.
  5. - 제 1 입력단자(25)와 제 1 출력단자(26)사이에 연결된 제 1 정류기(21-24),
    - 제 2 입력단자(31)와 상기 제 1 출력단자(26)사이에 연결된 제 2 정류기(27-30),
    - 상기 제 1 입력단자(25)와 제 2 출력단자(34)사이에 연결된 제 3 정류기(32, 35, 36, 39; 101, 103),
    - 상기 제 2 입력단자(31)와 상기 제 2 출력단자(34) 사이에 연결된 제 4 정류기(33, 37, 38, 40; 102, 104)를 포함하는 전력공급회로에서 사용하는 브릿지 정류기에 있어서,
    상기 제 1, 제 2, 제 3 또는 제 4 능동정류기중 최소한 하나가 청구범위 제 1 항 내지 4항중 한 항에 따른 정류기로 구성됨을 특징으로 하는 브릿지 정류기.
  6. 제 5 항에 있어서, 상기 제 1 또는 제 2 능동정류기 중 최소한 하나의 트랜지스터 형성부가 P형 MOS 트랜지스터임을 특징으로 하는 브릿지 정류기.
  7. 제 5 항 또는 6 항에 있어서, 상기 제 3 능동정류기(101, 103)가
    - 상기 제 1 입력단자(25)와 상기 제 2 출력단자(34)사이에 연결되는 드레인 및 소스와 게이트를 가지며 상기 기판(50, 110)에 형성된 n형 MOS 트랜지스터(101),
    - 상기 제 2 출력단자(34)와 상기 제 1 입력단자(25)사이에 연결되며 상기 기판(50, 110)에 형성된 기생접합 다이오드(103)를 포함함을 특징으로 하는 브릿지 정류기.
  8. 제 5 항 내지 7 항중 한 항에 있어서, 상기 제 4 능동정류기(102, 104)가
    - 상기 제 2 입력단자(31)와 상기 제 2 출력단자(34)사이에 연결된 드레인 및 소스와 게이트를 가지며,
    상기 기판(50, 110)에 형성된 n형 MOS 트랜지스터(102),
    - 상기 제 2 출력단자(34)와 상기 제 1 출력단자(26)사이에 연결되며 상기 기판(50, 110)에 형성된 기생 접합 다이오드(104)를 포함함을 특징으로 하는 브릿지 정류기.
  9. 제 5 항 내지 8 항중 한 항에 있어서, 상기 제 1, 제 2, 제 3 또는 제 4 능동정류기의 트랜지스터 구성부가 CMOS 트랜지스터로서 상기 기판에 형성됨을 특징으로 하는 브릿지 정류기.
  10. 제 5 항 내지 9 항중 한 항에 있어서, 상기 기판(50, 110)에 형성되며 상기 트랜지스터중 하나를 완전히 둘러싸서 이 트랜지스터에 대한 의사-콜렉터로서 작용하는 최소한 하나의 제 1 링(170-173)을 더욱 포함함을 특징으로 하는 브릿지 정류기.
  11. 제 5 항 내지 10 항중 한 항에 있어서, 상기 제 1 및 제 4 능동정류기를 구성하는 트랜지스터가 상기 제 2 또는 제 3 능동정류기를 구성하는 트랜지스터에 의해 상기 기판(50, 110)에서 서로 분리되며, 상기 제 2 및 제 3 능동정류기를 구성하는 트랜지스터가 상기 제 1 또는 제 4 능동정류기를 구성하는 트랜지스터에 의해 상기 기판(50, 110)에서 서로 분리됨을 특징으로 하는 브릿지 정류기.
  12. 청구범위 제 1 항 내지 4 항중 한 항에 따른 능동정류기에 의해 상호 연결되는 AC 발생기(11)와 시간유지회로(12)를 포함하는 팔목시계.
  13. 청구범위 제 5 항 내지 11 항중 한 항에 따른 능동정류기에 의해 상호 연결되는 AC 발생기(11) 및 시간유지회로(12)를 포함하는 팔목시계.
KR1019980704884A 1995-12-29 1996-12-23 에너지 손실이 최소화된 능동 정류기 KR19990076761A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95120718 1995-12-29
EP95120718.2 1995-12-29
PCT/EP1996/005825 WO1997024795A1 (en) 1995-12-29 1996-12-23 Active rectifier having minimal energy losses

Publications (1)

Publication Number Publication Date
KR19990076761A true KR19990076761A (ko) 1999-10-15

Family

ID=8219936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980704884A KR19990076761A (ko) 1995-12-29 1996-12-23 에너지 손실이 최소화된 능동 정류기

Country Status (11)

Country Link
US (1) US5991182A (ko)
EP (1) EP0870357B2 (ko)
JP (1) JP3875996B2 (ko)
KR (1) KR19990076761A (ko)
CN (1) CN1104087C (ko)
AT (1) ATE224608T1 (ko)
AU (1) AU715800B2 (ko)
CA (1) CA2241271A1 (ko)
DE (1) DE69623814T2 (ko)
HK (1) HK1018556A1 (ko)
WO (1) WO1997024795A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE179529T1 (de) † 1995-09-07 1999-05-15 Konrad Schafroth Uhrwerk
CN1175552C (zh) 1996-11-13 2004-11-10 精工爱普生株式会社 电力供给装置及便携式电子仪器
JP3624665B2 (ja) * 1997-02-07 2005-03-02 セイコーエプソン株式会社 発電装置、充電方法および計時装置
DE19706985B4 (de) * 1997-02-21 2004-03-18 Telefonaktiebolaget L M Ericsson (Publ) Eingangspufferschaltkreis
US5999849A (en) * 1997-09-12 1999-12-07 Alfred E. Mann Foundation Low power rectifier circuit for implantable medical device
US6088608A (en) 1997-10-20 2000-07-11 Alfred E. Mann Foundation Electrochemical sensor and integrity tests therefor
EP1056190B1 (en) * 1998-09-17 2005-11-23 Seiko Epson Corporation Power supply device, power supply method, portable electronic device, and electronic watch
US6324084B1 (en) * 1998-12-02 2001-11-27 Seiko Epson Corporation Power supply device, power supply method, portable electronics apparatus, and electronic timepiece
US6271712B1 (en) * 1999-04-07 2001-08-07 Semiconductor Components Industries Llc Synchronous rectifier and method of operation
JP2001186771A (ja) 1999-10-15 2001-07-06 Seiko Epson Corp チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置
US6421262B1 (en) 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
US6501320B1 (en) * 2000-07-25 2002-12-31 Exar Corporation Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier
JP2004519991A (ja) 2001-03-28 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 同期整流器
KR100468787B1 (ko) * 2003-05-02 2005-01-29 삼성전자주식회사 래치-업(Ｌａｔｃｈ-ｕｐ)에 의한 전류 흐름을 방지할 수있는 반도체 장치
JP2005295794A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd アクティブダイオード
DE102004029439A1 (de) * 2004-06-18 2006-02-02 Infineon Technologies Ag Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises
JP4546184B2 (ja) * 2004-08-04 2010-09-15 株式会社ニデック 整流回路及びこれを備えた視覚再生補助装置
US7561404B2 (en) * 2005-11-22 2009-07-14 Harris Corporation Biased-MOSFET active bridge
US8614874B2 (en) * 2005-11-22 2013-12-24 Harris Corporation Biased MOSFET active bridge with active gate drive
JP4493045B2 (ja) * 2005-12-05 2010-06-30 パナソニック株式会社 スイッチングレギュレータ回路
US7411768B2 (en) * 2006-05-30 2008-08-12 Harris Corporation Low-loss rectifier with shoot-through current protection
US20080084239A1 (en) * 2006-09-08 2008-04-10 Matsushita Electric Industrial Co., Ltd. Regulated charge pump circuit
US7852639B2 (en) * 2007-05-22 2010-12-14 Harris Corporation Low-loss rectifier with optically coupled gate shunting
US7737668B2 (en) 2007-09-07 2010-06-15 Panasonic Corporation Buck-boost switching regulator
US7683719B2 (en) * 2007-09-07 2010-03-23 Panasonic Corporation Internal frequency compensation circuit for integrated circuit controllers
US8064227B2 (en) * 2008-09-08 2011-11-22 GM Global Technology Operations LLC Rectifying circuit for a multiphase electric machine
US8125808B2 (en) 2009-09-28 2012-02-28 Harris Corporation Three-phase low-loss rectifier
US8174214B2 (en) * 2009-09-28 2012-05-08 Harris Corporation Three-phase low-loss rectifier with active gate drive
US8354871B2 (en) 2009-11-09 2013-01-15 University Of Florida Research Foundation, Inc. Self-powered comparator
US8045350B2 (en) * 2009-12-11 2011-10-25 Harris Corporation N-phase active bridge circuits including N-channel field effect transistors with active gate drive
US8606447B2 (en) 2011-05-23 2013-12-10 GM Global Technology Operations LLC Method and apparatus to operate a powertrain system including an electric machine having a disconnected high-voltage battery
US9434258B2 (en) 2011-11-18 2016-09-06 GM Global Technology Operations LLC Power converter with diagnostic unit power supply output
DE102011122197B4 (de) * 2011-12-23 2018-06-07 Albert-Ludwigs-Universität Freiburg Spannungswandler mit geringer Anlaufspannung
EP2757352B1 (fr) * 2013-01-17 2015-11-18 EM Microelectronic-Marin SA Système de contrôle et méthode de gestion de capteur
KR101502153B1 (ko) * 2013-04-30 2015-03-12 주식회사 맵스 능동 다이오드 드라이버
KR101440919B1 (ko) 2013-07-05 2014-09-18 한국항공대학교산학협력단 Cmos 정류기
US10110118B2 (en) * 2014-09-11 2018-10-23 Philips Lighting Holding B.V. Charge pump effect compensation for high frequency isolation transformer in lighting device power supplies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139880A (en) * 1977-10-03 1979-02-13 Motorola, Inc. CMOS polarity reversal circuit
JPS5482039A (en) † 1977-12-12 1979-06-29 Seiko Instr & Electronics Circuit for charging solar cell and secondary cell
CH627610GA3 (ko) † 1980-05-16 1982-01-29
US4519024A (en) * 1983-09-02 1985-05-21 At&T Bell Laboratories Two-terminal transistor rectifier circuit arrangement
NL8303319A (nl) * 1983-09-28 1985-04-16 Hazemeijer Bv Aktieve dubbelzijdige gelijkrichtschakeling.
JPS6136946A (ja) † 1984-07-30 1986-02-21 Nec Corp 半導体装置
DE3875650D1 (de) * 1987-05-15 1992-12-10 Standard Elektrik Lorenz Ag Schaltungsanordnung zur sprachsteuerung fuer ein endgeraet der nachrichtentechnik.
DE3855081T2 (de) † 1987-09-21 1996-07-18 Seiko Epson Corp Analoger elektronischer Zeitgeber
JPH05110002A (ja) † 1991-10-17 1993-04-30 Nec Corp 相補型半導体集積回路装置
ATE153196T1 (de) * 1994-01-31 1997-05-15 Siemens Ag Schaltungsanordnung mit einem feldeffekttransistor
US5506527A (en) † 1994-04-15 1996-04-09 Hewlett-Packard Compnay Low power diode
JPH07280964A (ja) † 1995-03-31 1995-10-27 Seiko Epson Corp 発電装置付き電子時計

Also Published As

Publication number Publication date
CN1209222A (zh) 1999-02-24
EP0870357B1 (en) 2002-09-18
EP0870357B2 (en) 2009-04-08
DE69623814T2 (de) 2003-08-07
EP0870357A1 (en) 1998-10-14
AU715800B2 (en) 2000-02-10
JP3875996B2 (ja) 2007-01-31
ATE224608T1 (de) 2002-10-15
DE69623814D1 (de) 2002-10-24
HK1018556A1 (en) 1999-12-24
WO1997024795A1 (en) 1997-07-10
CN1104087C (zh) 2003-03-26
CA2241271A1 (en) 1997-07-10
JP2000502877A (ja) 2000-03-07
AU1378697A (en) 1997-07-28
US5991182A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR19990076761A (ko) 에너지 손실이 최소화된 능동 정류기
US6429723B1 (en) Integrated circuit with charge pump and method
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
US4870555A (en) High-efficiency DC-to-DC power supply with synchronous rectification
US8411467B2 (en) Ultra-low voltage boost circuit
US4777580A (en) Integrated full-wave rectifier circuit
US10547250B2 (en) Rectifier device
JP3863571B2 (ja) 集積部品を用いた電圧整流装置
US4259600A (en) Integrated insulated-gate field-effect transistor control device
EP0277193A1 (en) TWO-PHASE RECTIFIER CIRCUIT.
US6570435B1 (en) Integrated circuit with current limited charge pump and method
USH64H (en) Full-wave rectifier for CMOS IC chip
US6734475B2 (en) Charge pump device
US10666158B2 (en) Rectifier device
US4700286A (en) Integrated half-wave rectifier circuit
JPH05226597A (ja) 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造
US4276592A (en) A-C Rectifier circuit for powering monolithic integrated circuits
JP3501541B2 (ja) 全波整流回路
JP2007123706A (ja) 半導体装置
JP3231003B2 (ja) 電気回路
JPS5952632B2 (ja) 整流装置
JPH0217715A (ja) 自己分離ｃ／ｄｍｏｓプロセスとコンパチブルな倍電圧回路
JP2009177983A (ja) スイッチング電源回路
JPH0851166A (ja) 電力用集積回路装置
JPH05121672A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application