JPH05121672A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121672A JPH05121672A JP27951991A JP27951991A JPH05121672A JP H05121672 A JPH05121672 A JP H05121672A JP 27951991 A JP27951991 A JP 27951991A JP 27951991 A JP27951991 A JP 27951991A JP H05121672 A JPH05121672 A JP H05121672A
- Authority
- JP
- Japan
- Prior art keywords
- region
- current
- conductivity type
- base region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】バイポーラトランジスタの入力電気的特性の向
上を図る。 【構成】トランジスタのベース領域４をドレインとし、
新たに設けたインジェクタ領域６とゲート電極８を各々
ソース，ゲートとするＭＯＳＦＥＴを形成する。
上を図る。 【構成】トランジスタのベース領域４をドレインとし、
新たに設けたインジェクタ領域６とゲート電極８を各々
ソース，ゲートとするＭＯＳＦＥＴを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
トランジスタの構造に関する。
トランジスタの構造に関する。
【０００２】
【従来の技術】従来のバイポーラ・トランジスタは、図
３に示す様に、例えばＰ型半導体基板１上に電気的に分
離されたＮ型エピタキシャル層２を有し、このエピタキ
シャル層２内にＮ型のコレクタ領域３とＰ型のベース領
域４を有し、このベース領域４内にＮ型のエミッタ領域
５を有する構造となっていた。
３に示す様に、例えばＰ型半導体基板１上に電気的に分
離されたＮ型エピタキシャル層２を有し、このエピタキ
シャル層２内にＮ型のコレクタ領域３とＰ型のベース領
域４を有し、このベース領域４内にＮ型のエミッタ領域
５を有する構造となっていた。
【０００３】この様な従来のバイポーラ・トランジスタ
では、コレクタ領域３とエミッタ領域５に、外部からの
第１の電源により電流を供給し、ベース領域４に接続す
る、外部からの第２の電源による電流により、第１の電
源により供給される電流を制御するという機能を有す
る。
では、コレクタ領域３とエミッタ領域５に、外部からの
第１の電源により電流を供給し、ベース領域４に接続す
る、外部からの第２の電源による電流により、第１の電
源により供給される電流を制御するという機能を有す
る。
【０００４】
【発明が解決しようとする課題】この従来のバイポーラ
・トランジスタでは、制御するためのベース領域４に流
す電流を直接外部から供給する形態をとっているため、
入力インピーダンスが低くなり、回路に用いる場合、前
段の回路とのつながり部の電気的特性を意識して設計し
なければならないといった問題点があった。
・トランジスタでは、制御するためのベース領域４に流
す電流を直接外部から供給する形態をとっているため、
入力インピーダンスが低くなり、回路に用いる場合、前
段の回路とのつながり部の電気的特性を意識して設計し
なければならないといった問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体基板上に形成された逆導電型エピタキシ
ャル層と、このエピタキシャル層に形成された逆導電型
コレクタ領域と一導電型ベース領域と、このベース領域
内に形成された逆導電型エミッタ領域と、前記ベース領
域に隣接して前記エピタキシャル層に形成された一導電
型インジェクタ領域と、このインジェクタ領域と前記ベ
ース領域間の前記エピタキシャル層上に形成された薄い
酸化膜と、この酸化膜上に形成されたゲート電極とを含
むものである。
一導電型半導体基板上に形成された逆導電型エピタキシ
ャル層と、このエピタキシャル層に形成された逆導電型
コレクタ領域と一導電型ベース領域と、このベース領域
内に形成された逆導電型エミッタ領域と、前記ベース領
域に隣接して前記エピタキシャル層に形成された一導電
型インジェクタ領域と、このインジェクタ領域と前記ベ
ース領域間の前記エピタキシャル層上に形成された薄い
酸化膜と、この酸化膜上に形成されたゲート電極とを含
むものである。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＮＰＮ型トランジスタの
断面図である。以下製造方法と共に説明する。
る。図１は本発明の一実施例のＮＰＮ型トランジスタの
断面図である。以下製造方法と共に説明する。
【０００７】Ｐ型半導体基板１の上に、Ｎ型エピタキシ
ャル層２を形成し、フォトリソグラフィ技術と不純物拡
散技術を用いて、Ｎ型コレクタ領域３，Ｐ型ベース領域
４，Ｎ型エミッタ領域５，Ｐ型インジェクタ領域６を各
々形成する。次に、ベース領域４と、インジェクタ領域
６の間の表面に、薄い酸化膜７を形成し、その上にポリ
シリコンもしくは金属でゲート電極を形成する。
ャル層２を形成し、フォトリソグラフィ技術と不純物拡
散技術を用いて、Ｎ型コレクタ領域３，Ｐ型ベース領域
４，Ｎ型エミッタ領域５，Ｐ型インジェクタ領域６を各
々形成する。次に、ベース領域４と、インジェクタ領域
６の間の表面に、薄い酸化膜７を形成し、その上にポリ
シリコンもしくは金属でゲート電極を形成する。
【０００８】図２は、このようにして形成されたＮＰＮ
型トランジスタの等価回路図である。図１にて説明した
様に、本実施例のトランジスタを形成すると、ベース領
域４，インジェクタ領域６，ゲート電極８，エピタキシ
ャル層２を各々ドレイン，ソース，ゲート，バックゲー
トとするＰチャネル型ＭＯＳＦＥＴ９が構成される。
型トランジスタの等価回路図である。図１にて説明した
様に、本実施例のトランジスタを形成すると、ベース領
域４，インジェクタ領域６，ゲート電極８，エピタキシ
ャル層２を各々ドレイン，ソース，ゲート，バックゲー
トとするＰチャネル型ＭＯＳＦＥＴ９が構成される。
【０００９】又、コレクタ領域３，ベース領域４，エミ
ッタ領域５を各々コレクタ，ベース，エミッタとするＮ
ＰＮ型トランジスタ１１が構成される。この時、ベース
領域４により、前記ＭＯＳＦＥＴ９のドレインとＮＰＮ
型トランジスタ１１のベースは、等電位に保たれる。
ッタ領域５を各々コレクタ，ベース，エミッタとするＮ
ＰＮ型トランジスタ１１が構成される。この時、ベース
領域４により、前記ＭＯＳＦＥＴ９のドレインとＮＰＮ
型トランジスタ１１のベースは、等電位に保たれる。
【００１０】本実施例によれば、コレクタ領域３とエミ
ッタ領域５の端子間に、外部から電圧もしくは、電流を
加え、インジェクタ領域６に外部より一定電流を流し込
んだ場合、ＭＯＳＦＥＴのゲート電極８に加える電圧に
より、ベース領域４に流し込む電流を制御できる。ベー
ス領域４に流し込まれる電流によって、コレクタ領域か
らエミッタ領域へ流れる電流を制御できるので、本トラ
ンジスタでは、入力インピーダンスの高いＭＯＳＦＥＴ
のゲートを電圧で制御することによって、コレクタ領域
とエミッタ領域を流れる電流を連続的に制御できる。
又、この機能を、ＩＣチップ上の占有面積を小さく実現
できる。
ッタ領域５の端子間に、外部から電圧もしくは、電流を
加え、インジェクタ領域６に外部より一定電流を流し込
んだ場合、ＭＯＳＦＥＴのゲート電極８に加える電圧に
より、ベース領域４に流し込む電流を制御できる。ベー
ス領域４に流し込まれる電流によって、コレクタ領域か
らエミッタ領域へ流れる電流を制御できるので、本トラ
ンジスタでは、入力インピーダンスの高いＭＯＳＦＥＴ
のゲートを電圧で制御することによって、コレクタ領域
とエミッタ領域を流れる電流を連続的に制御できる。
又、この機能を、ＩＣチップ上の占有面積を小さく実現
できる。
【００１１】本実施例によれば、従来のバイポーラ・ト
ランジスタの入力インピーダンスが数Ωから数Ωであっ
たのに対し、１０6 〜１０10Ωに大きくすることができ
る。
ランジスタの入力インピーダンスが数Ωから数Ωであっ
たのに対し、１０6 〜１０10Ωに大きくすることができ
る。
【００１２】
【発明の効果】以上説明した様に本発明は、従来のバイ
ポーラ・トランジスタのベース領域に直結する形でイン
ジェクタ領域とゲート電極によるＭＯＳＦＥＴを形成し
ているので、インジェクタ領域に外部から定電流を供給
することにより、トランジスタのベース電流の制御は、
ＭＯＳＦＥＴのゲート電圧で制御できるため、入力イン
ピーダンスを大きくとれるという効果を有する。又、Ｍ
ＯＳＦＥＴを同一領域に形成するため、素子サイズも小
さくできる。
ポーラ・トランジスタのベース領域に直結する形でイン
ジェクタ領域とゲート電極によるＭＯＳＦＥＴを形成し
ているので、インジェクタ領域に外部から定電流を供給
することにより、トランジスタのベース電流の制御は、
ＭＯＳＦＥＴのゲート電圧で制御できるため、入力イン
ピーダンスを大きくとれるという効果を有する。又、Ｍ
ＯＳＦＥＴを同一領域に形成するため、素子サイズも小
さくできる。
【図１】本発明の一実施例の断面図。
【図２】図１に示した半導体装置の等価回路図。
【図３】従来の半導体装置の断面図。
１ 半導体基板 ２ エピタキシャル層 ３ コレクタ領域 ４ ベース領域 ５ エミッタ領域 ６ インジェクタ領域 ７ 薄い酸化膜 ８ ゲート電極 ９ ＭＯＳＦＥＴ １０ ゲート １１ トランジスタ １２ ベース領域
Claims (1)
- 【請求項１】 一導電型半導体基板上に形成された逆導
電型エピタキシャル層と、このエピタキシャル層に形成
された逆導電型コレクタ領域と一導電型ベース領域と、
このベース領域内に形成された逆導電型エミッタ領域
と、前記ベース領域に隣接して前記エピタキシャル層に
形成された一導電型インジェクタ領域と、このインジェ
クタ領域と前記ベース領域間の前記エピタキシャル層上
に形成された薄い酸化膜と、この酸化膜上に形成された
ゲート電極とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951991A JPH05121672A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951991A JPH05121672A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121672A true JPH05121672A (ja) | 1993-05-18 |
Family
ID=17612161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27951991A Pending JPH05121672A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121672A (ja) |
-
1991
- 1991-10-25 JP JP27951991A patent/JPH05121672A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672584A (en) | CMOS integrated circuit | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JP2848288B2 (ja) | 誘導性負荷に電源供給、再循環および減磁を行なうための半導体素子 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JPH05121672A (ja) | 半導体装置 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPS6046064A (ja) | 半導体装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JPH01189955A (ja) | 半導体装置 | |
| JP2671304B2 (ja) | 論理回路 | |
| JPS6051273B2 (ja) | 半導体出力回路 | |
| JPH03145163A (ja) | サイリスタ | |
| JPS6336145B2 (ja) | ||
| JPH0612818B2 (ja) | 半導体装置 | |
| JPH06132529A (ja) | Ｍｏｓｆｅｔ装置 | |
| JPS63161658A (ja) | 半導体集積回路装置 | |
| JPS5910256A (ja) | 半導体集積装置 | |
| JPS6086857A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |