JPH06132529A - Ｍｏｓｆｅｔ装置 - Google Patents

Ｍｏｓｆｅｔ装置

Info

Publication number
JPH06132529A
JPH06132529A JP4300597A JP30059792A JPH06132529A JP H06132529 A JPH06132529 A JP H06132529A JP 4300597 A JP4300597 A JP 4300597A JP 30059792 A JP30059792 A JP 30059792A JP H06132529 A JPH06132529 A JP H06132529A
Authority
JP
Japan
Prior art keywords
gate electrode
back gate
mosfet
electrode
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4300597A
Other languages
English (en)
Inventor
Takao Fukumitsu
高雄 福滿
Nobuhiko Yamashita
暢彦 山下
Kazuo Tsukamoto
一男 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4300597A priority Critical patent/JPH06132529A/ja
Publication of JPH06132529A publication Critical patent/JPH06132529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ＭＯＳＦＥＴのバックゲート電極にバイアス
電圧を印加して用いる際に生じる、寄生バイポーラトラ
ンジスタのコレクタ電流を小さくし、かつ、ＭＯＳＦＥ
Ｔの動作温度が上昇した場合に起こる閾値電圧の低下を
制御することを目的とする。 【構成】 ショットキバリアダイオード１をｎチャネル
ＭＯＳＦＥＴ２のソース電極３とバックゲート電極６に
並列に接続し、ソース電極３とバックゲート電極６に流
れる電流電圧を制御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、バックゲート電極に
バイアス電圧を印加し、ＭＯＳＦＥＴの閾値電圧を変化
させるＭＯＳＦＥＴ装置に関する。
【０００２】
【従来の技術】図５（ａ）は、従来のＭＯＳＦＥＴ装置
を示す構成図であり、５１はソース電極、５２は ｎ+型
ソース領域、５３はドレイン電極、５４は ｎ+型ドレイ
ン領域、５５はゲート電極、５６は絶縁層、５７はｐ型
半導体領域、５８はバックゲート電極である。従来で
は、 ｎ+型ソース領域５２とバックゲート電極５８が接
続するｐ型半導体領域５７とで形成されるｐｎ接合を弱
く順バイアスするように、ソース電極５１とバックゲー
ト電極５８の間にバイアス電圧をかけて、 ｎ+型ソース
領域５２とｐ形半導体領域５７との間の閾値電圧を変化
させていた。
【０００３】
【発明が解決しようとする課題】従来は以上のようにな
されていたので、動作温度の変動によりＭＯＳＦＥＴを
構成する半導体の抵抗が変化し、これによりそのＭＯＳ
ＦＥＴの閾値が変動してしまうという問題があった。ま
た、図５（ｂ）に示すように、バックゲート電極５８に
定電流電源７による電源を印加して、ＭＯＳＦＥＴを使
用する場合、このＭＯＳＦＥＴの寄生バイポーラトラン
ジスタが動作してしまうという問題があった。すなわ
ち、 ｎ+型ソース領域５２とｐ型半導体領域５７との間
に電流が流れ、このため、この電流がｎｐｎ型の寄生バ
イポーラトランジスタ５９のベース電流となり、寄生バ
イポーラトランジスタ５９のコレクタ電流がソース電極
５１とドレイン電極５３との間に流れてしまうという問
題があった。
【０００４】この発明は、以上のような問題点を解消す
るためになされたもので、ＭＯＳＦＥＴのバックゲート
電極にバイアス電圧を印加して用いる際に生じる、寄生
バイポーラトランジスタのコレクタ電流を小さくし、か
つ、ＭＯＳＦＥＴの動作温度が上昇した場合に起こる閾
値電圧の低下を制御することを目的とする。
【０００５】
【課題を解決するための手段】この発明のＭＯＳＦＥＴ
装置は、このＭＯＳＦＥＴのバックゲート電極とソース
電極との間のｐｎ接合部と並列になるようにダイオード
を接続し、ｐｎ接合部アノードとダイオードのアノード
が接続し、ｐｎ接合部のカソードとダイオードのカソー
ドとが接続し、このダイオードの順方向の等価抵抗が前
記ｐｎ接合部の等価抵抗より小さいことを特徴とする。
また、バックゲート電極に印加される電源が定電流電源
であることを特徴とする。
【０００６】
【作用】ＭＯＳＦＥＴの動作温度が上昇すると、ダイオ
ードの順方向電圧が低下し、これと並列に接続されてい
るＭＯＳＦＥＴのソース電極とバックゲート電極との間
の順方向バイアス電圧が低下し、ＭＯＳＦＥＴの閾値電
圧が上昇する。また、バックゲート電極に定電流電源に
よるバイアスを印加する場合、ソース電極とバックゲー
ト電極との間のｐｎ接合部の等価抵抗より、並列に接続
されているダイオードの順方向の等価抵抗の方が小さい
ので、ソース電極とバックゲート電極との間のｐｎ接合
部に流れる電流が減少する。
【０００７】
【実施例】以下、この発明の１実施例を図を参照して説
明する。図１は、この発明の１実施例であるｎチャネル
ＭＯＳＦＥＴの使用方法を示す構成図である。同図にお
いて、１はショットキバリアダイオード、２はｎチャネ
ルＭＯＳＦＥＴ、３はｎチャネルＭＯＳＦＥＴ２のソー
ス電極、４はｎチャネルＭＯＳＦＥＴ２のドレイン電
極、５はｎチャネルＭＯＳＦＥＴのゲート電極、６はｎ
チャネルＭＯＳＦＥＴのバックゲート電極である。ショ
ットキバリアダイオード１は、ソース電極３とバックゲ
ート電極６との間に、バックゲート電極６からソース電
極３を順方向とするように接続される。また、バックゲ
ート電極６には定電流電源７により定電流電源が印加さ
れる。
【０００８】このように接続すると、ショットキバリア
ダイオード１は、ｎチャネルＭＯＳＦＥＴ２の寄生バイ
ポーラトランジスタのベース，エミッタ間のｐｎ接合ダ
イオード部と並列に接続されたことになる。ショットキ
バリアダイオード１の順方向の等価抵抗は、上記寄生バ
イポーラトランジスタのベース，エミッタ間のダイオー
ドの等価抵抗より小さくなっている。したがって、バッ
クゲート電極６に定電流源７を用いた場合には、寄生バ
イポーラトランジスタのベース電流より、ショットキバ
リアダイオード１に流れる電流の方が大きくなり、寄生
バイポーラトランジスタのベース電流を減らしコレクタ
電流を減らすことができる。
【０００９】図４は、ｎチャネルＭＯＳＦＥＴ２のゲー
ト電圧とドレイン電流の相関を示す特性図であり、曲線
Ａはバックゲート電極にバイアス電圧をかけない場合を
示し、曲線Ｂはバックゲート電極にバイアス電圧をかけ
る従来の場合を示し、曲線Ｃはこの発明の場合を示して
いる。曲線Ａで示されるように、このｎチャネルＭＯＳ
ＦＥＴ２は閾値電圧ＶTHA が約０．７Ｖであり，ゲート
電圧が閾値電圧以下ではチャネル電流が流れないためド
レイン電流は０Ａである。また曲線Ｂで示されるよう
に、このｎチャネルＭＯＳＦＥＴ２は、ソース電極３と
バックゲート電極６とにバイアス電流２μＡを印加する
と、これによるバイアス電圧によりゲート電圧の閾値電
圧ＶTHB が約０．４５Ｖに下がり、曲線Ａのバイアス電
圧をかけないときより閾値が約０．２５Ｖ低くなる。
【００１０】しかしこの場合、ゲート電圧が閾値電圧以
下では、ｎチャネルＭＯＳＦＥＴ２のチャネル電流が流
れないにもかかわらず、寄生バイポーラトランジスタの
コレクタ電流によるドレイン電流が約１８μＡ流れてし
まう。ところが、この発明による状態を示す曲線Ｃで
は、ソース電極３とバックゲート電極６とにかかるバイ
アス電圧によって閾値電圧ＶTHC は約０．５Ｖとなり、
バイアス電圧をかけないときの閾値電圧と比較して約
０．２Ｖ低くできる。そして、ゲート電圧が閾値電圧以
下においては、ドレイン電流が約１．９μＡとなり、寄
生バイポーラトランジスタのコレクタ電流が、従来の状
態を示す曲線Ｂに比較して、約１／９に低減できる。
【００１１】また、ｎチャネルＭＯＳＦＥＴ２とショッ
トキバリアダイオード１の温度が上昇したとき、ショッ
トキバリアダイオード１の順方向電圧が低下するため、
ｎチャネルＭＯＳＦＥＴ２のソース電極３とバックゲー
ト電極６の間の順バイアスが弱くなり、温度変化による
ｎチャネルＭＯＳＦＥＴ２の閾値電圧の変動を補償する
ように動作する。
【００１２】（実施例２）図２は、この発明の他の実施
例であり、ｐチャネルＭＯＳＦＥＴについての例であ
る。２ａはｐチャネルＭＯＳＦＥＴであり、他は図１と
同様である。この実施例においても、実施例１と同様
に、ショットキバリアダイオード１をｐチャネルＭＯＳ
ＦＥＴ２ａの寄生バイポーラトランジスタのベース，エ
ミッタ間のｐｎ接合ダイオード部と並列に接続されてい
るので、温度が変化してもｐチャネルＭＯＳＦＥＴ２ａ
の温度による閾値の変動が減少し、寄生バイポーラトラ
ンジスタのドレイン電流を減少させることができる。
【００１３】（実施例３）図３は、この発明のＭＯＳＦ
ＥＴ装置を実際の素子とした場合の構成を示す断面図で
ある。図３において、３１はバックゲート電極、３２は
ｐ+型バックゲートコンタクト領域、３３はソース電
極、３４は ｎ+型ソース領域、３５は絶縁層、３６はゲ
ート電極、３７はドレイン電極、３８は ｎ+型ドレイン
領域、３９はバックゲート領域、４０は基板、４１はｎ
型半導体領域である。また、４２はバックゲート電極３
１とｎ型半導体領域４１との間のショットキー接合部、
４３はバックゲート電極３１とバックゲートコンタクト
領域３２との間のオーミック接合部である。
【００１４】以上のように構成することにより、バック
ゲート電極３１とｎ型半導体領域４１とでショットキバ
リアダイオードが形成され、ｎチャネルＭＯＳＦＥＴの
バックゲート領域３９と ｎ+型ソース領域３４とから構
成されるｐｎ接合部と、バックゲート電極３１からソー
ス電極３３の方向を順方向にして並列に接続されている
ことになる。
【００１５】なお、上記実施例３ではｎチャネルＭＯＳ
ＦＥＴの場合について述べたが、ｐチャネルＭＯＳＦＥ
Ｔの場合についても同様に、ショットキバリアダイオー
ドを同一基板上に形成した素子を実現できることは言う
までもない。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、ＭＯＳＦＥＴの動作温度の変化による閾値の変動を
抑制できるという効果がある。また、ＭＯＳＦＥＴのバ
ックゲート電極に、定電流電源によるバイアス電圧を印
加して閾値を低減させる場合、そのＭＯＳＦＥＴの寄生
バイポーラトランジスタのコレクタ電流による、ＭＯＳ
ＦＥＴのドレイン電流の増加を抑制できるという効果が
ある。
【図面の簡単な説明】
【図１】この発明の１実施例であるｎチャネルＭＯＳＦ
ＥＴの回路を示す回路図である。
【図２】この発明の他の実施例であるｐチャネルＭＯＳ
ＦＥＴの回路を示す回路図である。
【図３】この発明を同一素子上で実現するための１例を
示す半導体装置の断面図である。
【図４】この発明のＭＯＳＦＥＴの回路によるドレイン
電流の抑制効果を示す説明図である。
【図５】従来のＭＯＳＦＥＴの回路の構成を示す構成図
である。
【符号の説明】
１ ショットキバリアダイオード ２ ｎチャネルＭＯＳＦＥＴ ３ ソース電極 ４ ドレイン電極 ５ ゲート電極 ６ バックゲート電極 ７ 定電流電源

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ソース電極，ゲート電極，ドレイン電
    極，バックゲート電極の４端子を有するＭＯＳＦＥＴの
    前記ソース領域とバックゲート領域間のｐｎ接合部を順
    バイアスするように前記バックゲート電極に電源を印加
    するＭＯＳＦＥＴ装置において、 前記ｐｎ接合部と並列接続されるようにダイオードを設
    け、 前記ｐｎ接合部アノードと前記ダイオードのアノードが
    接続し、 前記ｐｎ接合部のカソードと前記ダイオードのカソード
    とが接続し、 前記ダイオードの順方向の等価抵抗が前記ｐｎ接合部の
    順方向の等価抵抗より小さいことを特徴とするＭＯＳＦ
    ＥＴ装置。
  2. 【請求項２】 請求項１記載のＭＯＳＦＥＴ装置におい
    て、 前記バックゲート電極に印加される電源が定電流電源で
    あることを特徴とするＭＯＳＦＥＴ装置。
JP4300597A 1992-10-14 1992-10-14 Ｍｏｓｆｅｔ装置 Pending JPH06132529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4300597A JPH06132529A (ja) 1992-10-14 1992-10-14 Ｍｏｓｆｅｔ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4300597A JPH06132529A (ja) 1992-10-14 1992-10-14 Ｍｏｓｆｅｔ装置

Publications (1)

Publication Number Publication Date
JPH06132529A true JPH06132529A (ja) 1994-05-13

Family

ID=17886766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4300597A Pending JPH06132529A (ja) 1992-10-14 1992-10-14 Ｍｏｓｆｅｔ装置

Country Status (1)

Country Link
JP (1) JPH06132529A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432579B2 (en) 2003-10-09 2008-10-07 Kabushiki Kaisha Toshiba Semiconductor device with horizontal MOSFET and Schottky barrier diode provided on single substrate
JP2015169811A (ja) * 2014-03-07 2015-09-28 株式会社Ｊｏｌｅｄ 表示装置、及び、表示装置を備えた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432579B2 (en) 2003-10-09 2008-10-07 Kabushiki Kaisha Toshiba Semiconductor device with horizontal MOSFET and Schottky barrier diode provided on single substrate
JP2015169811A (ja) * 2014-03-07 2015-09-28 株式会社Ｊｏｌｅｄ 表示装置、及び、表示装置を備えた電子機器

Similar Documents

Publication Publication Date Title
US4689647A (en) Conductivity modulated field effect switch with optimized anode emitter and anode base impurity concentrations
US5696396A (en) Semiconductor device including vertical MOSFET structure with suppressed parasitic diode operation
US5796290A (en) Temperature detection method and circuit using MOSFET
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US4300152A (en) Complementary field-effect transistor integrated circuit device
US5031009A (en) Conductivity modulation semiconductor with no negative resistance characteristics
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
JPS62296474A (ja) 縦形ｍｏｓｆｅｔ
JP2000174133A (ja) 静電放電における寄生バイポ―ラ効果を低減する半導体装置および方法
US4987098A (en) Method of producing a metal-oxide semiconductor device
US4562454A (en) Electronic fuse for semiconductor devices
JPH0575110A (ja) 半導体装置
JPH0793383B2 (ja) 半導体装置
JP3186405B2 (ja) 横型ｍｏｓｆｅｔ
JP3665367B2 (ja) 半導体装置
US5077586A (en) Vdmos/logic integrated circuit comprising a diode
US5497011A (en) Semiconductor memory device and a method of using the same
JPH0291974A (ja) 半導体装置
JPH06132529A (ja) Ｍｏｓｆｅｔ装置
JP2980108B2 (ja) 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護
JPH0291975A (ja) 半導体装置
JPH0656890B2 (ja) 伝導度変調型たて型ｍｏｓ―ｆｅｔ
US5212396A (en) Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
JPS6241428B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Effective date: 20070809

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20071005

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20080117

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20080325

Free format text: JAPANESE INTERMEDIATE CODE: A911

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080527

A131 Notification of reasons for refusal

Effective date: 20080805

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080904

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110919

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120919

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120919

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5