JPH0851166A

JPH0851166A - 電力用集積回路装置

Info

Publication number: JPH0851166A
Application number: JP18696394A
Authority: JP
Inventors: Yoshihiro Shigeta; 善弘重田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-08-09
Filing date: 1994-08-09
Publication date: 1996-02-20

Abstract

(57)【要約】【目的】電力用トランジスタとその制御回路を簡単な構
造のウエハを利用しながら比較的少ない製造工程数で１
チップ内に集積化する。【構成】集積回路装置50用のウエハとして例えばｐ形の
半導体基板10をそのまま用いてその表面部の異なる個所
にｎ形のウエル11をそれぞれ拡散し、電力用トランジス
タ20としてウエル11の表面部分に拡散されたｐ形の島状
層13と，その一端部に配設されたゲート21およびソース
層22と，他端部に配設されたドレイン層23とを備える横
形の電界効果トランジスタを作り込み、これと別のウエ
ル11にその表面部分に拡散されたｐ形の島状層13と，そ
の表面部分に拡散されたｎ形のエミッタ層31とを備え，
かつ島状層13をベース層，ウエル11をコレクタ層とそれ
ぞれするバイポーラトランジスタ30を制御回路用に作り
込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電力用トランジスタの半
導体チップの中にそれと関連する制御回路を組み込んで
なる例えばスイッチング電源用の集積回路装置に関す
る。

【０００２】

【従来の技術】周知のように最近の電力用ＭＯＳトラン
ジスタでは、集積回路技術を利用して微小な単位構造を
高集積化することにより数百ｋHzの高周波スイッチング
動作が可能なので、照明用のインバータ装置やスイッチ
ング電源装置等の種々な高周波動作の電子装置への組み
込み用として用途が益々拡大している。しかし、実際の
用途に適用する際には制御回路と組み合わせる必要があ
り、この際に装置全体の構成を簡単化するには各用途に
合わせた制御回路を１チップ内に集積化するのが有利で
ある。図４にかかる制御回路用の集積回路と電力用ＭＯ
Ｓトランジスタを組み合わせた従来例をスイッチング電
源装置について回路図で示す。

【０００３】まず、スイッチング電源の全体構成を概要
説明する。商用電源１の交流電圧を整流回路２により整
流しキャパシタ３により平滑化した入力電圧Viを変圧器
４の一次コイル4aに与えて、それに流れる電流を電力用
ＭＯＳトランジスタ20により数百ｋHzの高周波の周期で
断続させながら、二次コイル4bに誘起する交流電圧をダ
イオード５により整流しかつキャパシタ６により平滑化
かつ安定化させた上で直流の出力電圧Voとして取り出
す。

【０００４】一点鎖線で囲んで示された電力用ＭＯＳト
ランジスタ20は前述のように微小な単位構造の繰り返し
からなる縦形構造の素子であり、その複数の単位構造の
内のふつう一つが電流検出用の補助ソース20ａとして用
いられる。同じく一点鎖線で囲んで示された制御回路50
用の集積回路装置のチップ内には電力用ＭＯＳトランジ
スタ20に対するスイッチング制御回路51や過電流保護回
路52のほかにふつうは起動回路53が含まれている。

【０００５】この内のスイッチング制御回路51は出力電
圧Voの検出電圧Vdを受けて、これを基準電圧Vrと比較し
ながらふつうはＰＷＭ制御によって出力電圧Voを常に一
定に保つよう電力用ＭＯＳトランジスタ20のゲートにオ
ンオフ動作のデューティ比を指定するスイッチング指令
Swを与える。過電流保護回路52は電力用ＭＯＳトランジ
スタ20の上述の補助ソース20ａから検出電流Idを受け、
それが所定の限界値を越えたときスイッチング制御回路
51から例えばオフ動作を指定するスイッチング指令Swを
電力用ＭＯＳトランジスタ20に与えさせるものである。

【０００６】さらに、起動回路53は商用電源１の投入直
後のスイッチング電源の動作がまだ充分立ち上がらない
前に制御回路50を動作させる給電電圧Vsを入力電圧Vi側
から取るもので、これに関連して入力電圧Viを受ける抵
抗Rsを設けて100V以上の入力電圧Viをその電圧降下によ
り低圧の給電電圧Vsまで下げるとともに、変圧器４に補
助コイル4cを設けてその誘起電圧をダイオード７で整流
しかつキャパシタ８により平滑化かつ安定化させて５〜
15Ｖの補助電圧Vaを作る。スイッチング電源の起動が完
了してこの補助電圧Vaが所定値まで立ち上がると、起動
回路53はこれを給電電圧Vsとして制御回路50に給電す
る。

【０００７】

【発明が解決しようとする課題】上述の従来技術でも制
御回路を小形の１チップに高集積化して個別素子である
電力用ＭＯＳトランジスタのチップと組み合わせて配線
基板等に実装することにより種々な電子装置の半導体回
路を簡単に構成できるが、実装の際にチップ数にほぼ比
例して配線基板への取り付けやその配線導体との接続に
手間が掛かるほか実装スペースも余分に必要になるの
で、電子装置の一層の合理化のために電力用トランジス
タのチップ内に制御回路を集積化して装置の半導体回路
部分を完全に１チップ化することが要請されるようにな
って来た。

【０００８】かかる電力用トランジスタおよびその制御
回路の１チップ化は前者が元々集積回路技術を利用した
微小単位構造の繰り返しにより構成されている点から見
れば困難はないはずであるが、実際には裏面側からドレ
イン端子を導出すべき縦形の電力用ＭＯＳトランジスタ
のチップに横形素子で構成される制御回路をプレーナプ
ロセスにより集積化するのには構造上で無理があり、か
つ縦形と横形の素子の構造がかなり異なるため両素子を
作り込むに適する構造のウエハは非常に高価に付きやす
く, かつウエハプロセスの工程数も増加するのでむしろ
従来の別チップ方式よりもかなりコスト高になるのが実
情である。

【０００９】本発明の目的は、かかる問題点を解決して
簡単な構造のウエハを利用しながらできるだけ簡単な製
造工程で電力用トランジスタとその制御回路を１チップ
内に集積化できる電力用集積回路装置を提供することに
ある。

【００１０】

【課題を解決するための手段】上記の目的は本発明によ
れば、電力用トランジスタと関連する制御回路を同じ半
導体チップに組み込むに当たり、それ用のウエハとして
一方の導電形の半導体基板を用いてその表面部の異なる
個所にウエルを他方の導電形で拡散し、電力用トランジ
スタ用にウエルの表面部に拡散した一方の導電形の島状
層と, 島状層の一端部側に配設したゲートおよびソース
と, 他端側に配設したドレインを備える横形構造の電界
効果トランジスタを作り込み、これと別のウエルにその
表面部に拡散した一方の導電形の島状層とその表面部に
拡散した他方の導電形のエミッタ層を備え, ウエルをコ
レクタ層とし，島状層をベース層とするバイポーラトラ
ンジスタを制御回路用に作り込むことによって達成され
る。

【００１１】なお、電力用トランジスタ用やバイポーラ
トランジスタ用の各ウエルに対する島状層は同時拡散で
作り込むのが製造工程上有利である。電力用トランジス
タは接合形の電界効果トランジスタとしてもよいが、島
状層の一方の端部の表面部に拡散した他方の導電形のソ
ース層と, ソース層とウエルの間の島状層の表面上に配
設したゲートと，島状層の他方の端部に接してウエルの
表面に拡散した他方の導電形のドレイン層を備えるＭＯ
Ｓトランジスタとするのが有利である。また、ソース層
を外側から取り囲む一方の導電形のチャネル層を島状層
の延出部として拡散するのが望ましい。

【００１２】さらに、制御回路にバイポーラトランジス
タのほかＭＯＳトランジスタを組み込む場合は、半導体
基板の表面部に電力用トランジスタ用とは別にウエルを
拡散して、これに逆の導電形でソース層とドレイン層を
拡散し，かつ両層の相互間の上にゲートを配設して低電
圧用のＭＯＳトランジスタとすることでよく、とくにそ
の耐圧を上げたい場合はドレイン層を外側から取り囲む
よう島状層を拡散するのが有利である。また、ＭＯＳト
ランジスタでＣＭＯＳ回路を構成したい場合は半導体基
板に一方の導電形のウエルと他方の導電形のウエルを拡
散してそれらにそれぞれチャネル形の異なるＭＯＳトラ
ンジスタを作り込むことでよい。また、制御回路内に基
準電圧発生回路を組み込む必要がある場合が多いが、本
発明ではバイポーラトランジスタで構成したバンドギャ
ップ回路にＭＯＳトランジスタで構成した電流ミラー回
路を組み合わせてこれを構成するのがよい。

【００１３】スイッチング電源等の安定化電源装置では
起動時に制御回路に給電する電圧を入力電圧側から取る
ために抵抗が必要になるが、本発明では上述の電力用ト
ランジスタとしての電界効果トランジスタ，とくにＭＯ
Ｓトランジスタをごく僅かな構造の変更だけで常時導通
形またはディプリーション形としてゲート制御可能な抵
抗として用い、起動完了後にはこれをオフの切り離し状
態にすることによって起動時だけに必要な抵抗に常時発
生するむだな電力消費をカットできる。

【００１４】

【作用】本発明はまず電力用集積回路を作り込むべきウ
エハとして通常の集積回路では必要とされるエピタキシ
ャル層を省いた半導体基板のままを用いてそのコストを
下げ、この半導体基板の表面部にウエルを複数個拡散し
かつそれぞれに島状層を逆の導電形で拡散しておいた上
で、ウエル内に電力用トランジスタとして横形の電界効
果トランジスタを高耐圧化のため島状層をいわゆるオフ
セット層に利用しながら作り込むとともに、別のウエル
内に島状層をベース層として利用しながら制御回路用に
バイポーラトランジスタを作り込むことにより、通常の
集積回路に用いられるプレーナプロセスによって大電流
容量と高耐圧を要する電力用トランジスタと高電流増幅
率を要するバイポーラトランジスタを同時並行的に，従
ってふつうの集積回路を製造するのと同等の工程数でウ
エハに組み込んで高性能かつ低コストの電力用集積回路
装置を提供するものである。

【００１５】

【実施例】以下、図を参照しながら本発明の実施例を説
明する。図１は本発明の電力用集積回路装置の電力用ト
ランジスタとバイポーラトランジスタを含む要部断面図
と図４に対応するその適用例の回路図を示し、図２は電
力用集積回路装置にＭＯＳトランジスタを制御回路用に
組み込む際の断面図とその適用例の回路図を示し、図３
は安定化電源に適用した電力用集積回路装置の電力用ト
ランジスタを抵抗として利用する場合に適する断面図を
示す。

【００１６】図１(a) の断面図に示すように、本発明で
は集積回路を組み込むべきウエハとして通例のエピタキ
シャル層を備えない半導体基板10をそのままで用いて、
その表面部の互いに異なる個所に, 図では右側と左側に
ウエル11を逆の導電形でそれぞれ拡散する。この実施例
ではこの半導体基板10にｐ形でかつその不純物濃度が比
較的低くて比抵抗が80〜200 Ωcmのものを用いて、ｎ形
のウエルを約６μｍの深さに２ｘ10¹⁶原子／cm³程度の
表面不純物濃度で拡散するものとする。なお、図の右側
のウエル11が電力用トランジスタ20用で, 左側のウエル
11がバイポーラトランジスタ30用である。

【００１７】さらに本発明ではこれら電力用トランジス
タ20とバイポーラトランジスタ30のいずれ用のｎ形のウ
エル11にも島状層13を表面部に逆のｐ形で島状に拡散す
る。この島状層13は例えば 1.5μｍの深さに１ｘ10¹⁷原
子／cm³の表面不純物濃度で両ウエル11に対し同時に拡
散して、後述のようにそれぞれ電力トランジスタ20のオ
フセット層とバイポーラトランジスタ30のベース層とし
て利用する。この後に図のようにウエハ表面の要所を主
には素子分離膜用にいわゆる L0COS膜等である厚い酸化
膜15によって覆う。

【００１８】電力用トランジスタ20側では、島状膜13の
図の左端部側にゲート21をごく薄いゲート酸化膜21ａを
介して配設した後に、その両側にこの実施例ではまずｐ
形のチャネル層13ａを島状層13の延出部分として例えば
２μｍの深さに拡散し、その内側にｎ形のソース層22を
約 0.5μｍの深さに10²⁰原子／cm³程度の高い不純物濃
度で拡散する。また、このソース層22と同時に島状層13
の図の右端部に接するようにウエル11の表面部にｎ形の
ドレイン層23を拡散する。なお、ソース層22は図のよう
にチャネル層13ａにより外側ないし下側から取り囲まれ
る。

【００１９】バイポーラトランジスタ30側では、上述の
ソース層22とドレイン層23の拡散と同時に島状層13とウ
エル11の表面部にｎ形のエミッタ層31とコレクタ接続層
32をそれぞれソース層22と同じ深さと不純物濃度で拡散
し、かつ島状層13の表面部にｐ形のベース接続層33を同
様に 0.5μｍの深さに10²⁰原子／cm³の不純物濃度で拡
散する。このバイポーラトランジスタ30ではウエル11が
コレクタ層の役目を,島状層13がベース層の役目をそれ
ぞれ果たす。

【００２０】このように電力用トランジスタ20とバイポ
ーラトランジスタ30の双方に対してウエル11と島状層13
をそれぞれ同時拡散し、同じｎ形の電力用トランジスタ
20のソース層22とドレイン層23, およびバイポーラトラ
ンジスタ30のエミッタ層31とコレクタ接続層32をも同時
拡散することによりウエハプロセスの工程数を通常の集
積回路の場合と同程度に減らすことができる。この拡散
工程の後は電極膜16を要所に配設して、電力用トランジ
スタ20側ではチャネル層13ａとソース層22からソース端
子Ｓ, ドレイン層23からドレイン端子Ｄ, ゲート21から
ゲート端子Ｇをそれぞれ導出しかつバイポーラトランジ
スタ30側ではエミッタ層31からエミッタ端子Ｅ, コレク
タ接続層32からコレクタ端子Ｃ, ベース接続層33からベ
ース端子Ｂをそれぞれ導出して図の完成状態とする。

【００２１】この完成状態の電力用トランジスタ20は横
形構造をもつＭＯＳトランジスタであり、ゲート端子Ｇ
に制御電圧を受けたときゲート21の下側のチャネル層13
ａの表面にｎ形のチャネルが導通して、電子電流がソー
ス端子Ｓからこのチャネルとｎ形のウエル11のｐ形の島
状層13の下側部を介してドレイン端子Ｄに流れるオン状
態となる。一方、オフ状態では空乏層がｎ形のウエル11
のほかオフセット層としてのｐ形の島状層13の中にも広
がるので、電力用トランジスタ20にオン抵抗が低い大電
流容量を賦与しても数百Ｖの耐圧をもたせることができ
る。

【００２２】バイポーラトランジスタ30の方はｎ形のウ
エル11をコレクタ層とするふつうの縦形構造の npnトラ
ンジスタであって、例えばエミッタ層31の下側のベース
層としての島状層13の深さであるベース幅を適宜に設定
することによりこれに充分な電流増幅率を賦与するとと
もに、オフ時にコレクタ層用のウエル11内に空乏層を必
要に応じ電力用トランジスタ20の場合と同様に横方向に
広がらせてかなり高い耐圧値をもたせることができる。

【００２３】なお、以上説明した図１(a) の電力用トラ
ンジスタ20の構造例では島状層13の延出部としてチャネ
ル層13ａを同じｐ形で別に拡散するようにしたが、もち
ろん最初からチャネル層13ａを含めたパターンで島状層
13を拡散してもよい。また、電力用トランジスタ20をＭ
ＯＳ形としたが、これに限らず例えばゲートを拡散によ
り島状層13の左端部に作り込んでその島状層13と反対側
にソース層を拡散した接合形の電界効果トランジスタと
することもできる。

【００２４】次の図１(b) の本発明の適用例としてのス
イッチング電源装置の回路図では、電力用トランジスタ
20とバイポーラトランジスタ30を含む制御回路を組み込
んだ集積回路装置50のチップが一点鎖線で囲んで示され
ており、前に説明した図４の従来例との対応部分に同じ
符号が付けられているので、冗長をさけるために重複部
分に対する説明は省くこととする。本発明の集積回路装
置50では従来と同様なスイッチング制御回路51と過電流
保護回路52と起動回路53のほかに図示のように電力用ト
ランジスタ20がそのチップ内に組み込まれる。

【００２５】この電力用トランジスタ20に関連してその
補助ソース20ａによる検出電流Idはチップの内部配線を
介して過電流保護回路52に与えられる。また、図示の例
では電力用トランジスタ20に対する過熱保護回路54が追
加して組み込まれる。これはチップ内の電力用トランジ
スタ20のごく近傍に作り込まれた温度センサ, 例えばダ
イオード等のpn接合から所定の温度係数をもつ順方向電
圧を温度検出信号Tdとして受け、これから過熱状態を検
出したときにスイッチング制御回路51を介して電力用ト
ランジスタ20をオフ動作させるものである。さらに起動
回路53との関連では図４の従来例から起動時用の抵抗Rs
が省略されている。これは、図３で説明するようにその
かわりに電力用トランジスタ20とほぼ同構造の常時導通
形の電界効果トランジスタ20ｒが同じチップ内に組み込
まれるからである。

【００２６】以上のように構成された図１(a) のスイッ
チング電源装置では、商用電源１の100〜240Vの交流電
圧を整流した最大400Vの入力電圧Viが変圧器４に与えら
れ、その一次コイル4aの電流を断続する電力用トランジ
スタ20には650V程度の耐圧と例えば2Aの電流容量をもた
せる。これがＭＯＳ形の場合のスイッチング周波数は50
0ｋHz程度まで可能である。また、過電流保護回路52お
よび過熱保護回路54の動作点設定は例えばそれぞれ2.2A
および 130℃とされる。

【００２７】図２(a) に本発明の集積回路装置内にＭＯ
Ｓトランジスタをその制御回路用に組み込む場合の構造
例を要部の断面図で示す。図の左側に通常の低耐圧のＭ
ＯＳトランジスタ40をｐチャネル形の場合について示
し、右側にやや高耐圧化された相補なＭＯＳトランジス
タ40ｐと40ｎをそれらによりＣＭＯＳインバータ回路を
構成する場合について示す。この図２(a) は前の図１
(a) と同じチップ内でありそれとの対応部分に同じ符号
が付けられている。

【００２８】図の左側のｐチャネル形のＭＯＳトランジ
スタ40では、ｐ形の半導体基板10に前述のｎ形のウエル
11をそのサブストレート用に拡散してその中央部分の上
側にゲート41を薄いゲート酸化膜41ａを介して配設し、
その両側部に一対のソース・ドレイン層42をｐ形で図１
(a) のバイポーラトランジスタ30のベース接続層33と同
時に同じ深さおよび不純物濃度で拡散し、かつそのソー
ス側にサブストレート接続層43をｎ形で電力用トランジ
スタ20のソース層22等と同時に同じ深さおよび不純物濃
度で拡散した後、ソース端子Ｓとドレイン端子Ｄとゲー
ト端子Ｇを図のように導出して完成状態とする。このＭ
ＯＳトランジスタ40のソース・ドレイン端子間の耐圧は
ふつう10Ｖ程度である。

【００２９】図の右側の相補形ＭＯＳトランジスタ40ｐ
と40ｎでは、ｐチャネル形の前者のサブストレート用に
は前述のｎ形のウエル11を用いるが、ｎチャネル形の後
者のサブストレート用には別にｐ形のウエル12をｎ形と
同程度の深さと不純物濃度で拡散する。さらに、高耐圧
化のために前述のｐ形の島状層13をｐチャネルトランジ
スタ40ｐのドレイン側に拡散し、ｎチャネルトランジス
タ40ｎにも別にｎ形の島状層14をドレイン側に拡散す
る。また、トランジスタ40ｐと40ｎに対し通例のように
ゲート41を設けてその両側部にそれぞれｐ形とｎ形のソ
ース・ドレイン層42と44を拡散し、さらにそれらのソー
ス側にｎ形とｐ形のサブストレート接続層43と45をそれ
ぞれ拡散する。これらの層も他工程との同時拡散とする
のがよい。インバータ回路用のこれらトランジスタ40ｐ
と40ｎからソース端子Ｓを個別に，ドレイン端子Ｄとゲ
ート端子Ｇを共通にそれぞれ導出して図の完成状態とす
る。ドレイン層42と44を同じ導電形で不純物濃度が低い
島状層13と14により外側からそれぞれ取り囲んだ構造の
これらＭＯＳトランジスタ40ｐと40ｎには50Ｖ程度の比
較的高い耐圧値をもたせることができる。

【００３０】前述のスイッチング電源装置のような本発
明の適用対象では制御回路内に温度依存性のない基準電
圧の発生回路を組み込む必要が生じる場合が多い。例え
ば、図１(b) の例ではスイッチング制御回路51に出力電
圧Voの検出電圧Vdの目標値として与えるべき基準電圧Vr
は温度により変化しないようにする必要があるので、い
わゆるバンドギャップリファレンス回路を用いてこの基
準電圧Vrを発生させるのが望ましい。図２(b) は本発明
の集積回路装置に組み込むに適するこの方式の基準電圧
発生回路60の例を示すものである。

【００３１】図で一点鎖線で囲んで示すバンドギャップ
リファレンス回路61は、図１(a) のバイポーラトランジ
スタ30と同じ npn形の一対のトランジスタ30ａと30ｂを
共通ベース接続してコレクタ抵抗によりそれらに流す電
流を互いに異ならせるように設定し、トランジスタ30ａ
のコレクタをベースに接続しかつトランジスタ30ｂにエ
ミッタ抵抗を接続してなる。これに動作電流を供給する
電流ミラー回路62は、図２(a) のＭＯＳトランジスタ40
と同じｐチャネル形の基準トランジスタ40ｒと従動トラ
ンジスタ40ｆを用いて両者の共通ゲートを前者のドレイ
ンと接続しかつ両者のソースに制御回路用の電源電圧Vs
を与えてなり、基準トランジスタ40ｒに流れる定電流源
63による一定の電流に比例した電流を従動トランジスタ
40ｆからバンドギャップリファレンス回路61に供給す
る。

【００３２】周知のようにバンドギャップリファレンス
回路61のトランジスタ30ａと30ｂのエミッタ電流の比と
後者のエミッタ抵抗に対するコレクタ抵抗の比で設定さ
れる正の温度係数をもつ電圧がそのコレクタ抵抗に発生
するが、トランジスタ30ｂのコレクタにベースが接続さ
れたエミッタ接地の別の npn形のトランジスタ30ｃのベ
ース・エミッタ間電圧がもつ負の温度係数によりこの正
の温度係数を補償することにより温度依存性のない基準
電圧Vrが得られる。

【００３３】なお、ふつうの基準電圧発生回路では電流
ミラー回路62を pnp形のバイポーラトランジスタで構成
するのが通例であるが、本発明の集積回路装置ではウエ
ハに半導体基板10をそのまま用いるためウエルを二重構
造にしない限り電流増幅率が大きい pnpトランジスタを
縦形構造で組み込むのが困難である。このため、この図
２(b) のように電流ミラー回路62をＭＯＳトランジスタ
で構成したＢｉＭＯＳ構成の基準電圧発生回路60とする
のが有利である。

【００３４】次に図３を参照して図４の抵抗Rsのかわり
に使用可能な常時導通形の電界効果トランジスタ20ｒの
構造例を説明する。図からわかるように、これは図１
(a) の電力用トランジスタ20とほとんど同じ構造でゲー
ト21の下側のウエル11の表面にｎ形のチャネル導通層24
が拡散されている点のみが異なるディプリーション形の
ＭＯＳトランジスタである。チャネル導通層24はゲート
21の配設前のウエル11の表面にごく僅かなｎ形不純物を
導入しておくか、ゲート21を配設した後にそれを通して
ｎ形不純物をイオン注入することにより容易に作り込め
る。

【００３５】この電界効果トランジスタ20ｒは例えばそ
のドレイン端子Ｄとゲート端子Ｇにそれぞれ入力電圧Vi
と補助電圧Vaを与えソース端子Ｓから制御回路に対する
給電電圧Vsを取り出す図１(b) の起動回路53そのものと
して用いることができ、補助電圧Vaがまだ立ち上がらな
いスイッチング電源装置の起動時には図４の抵抗Rsのか
わりに制御回路に対し動作電流を供給し、補助電圧Vaが
立ち上がるにつれオフ状態に変化して入力電圧Vi側から
の電流供給を自動遮断してスイッチング電源の運転中の
むだな電力消費をカットする役目を果たす。

【００３６】上述のように、この電界効果トランジスタ
20ｒは電力用トランジスタ20とほぼ同構造として高耐圧
化するが、電流容量がごく小さくてよいのでそれよりず
っと小さなチップ面積内に作り込むことができる。な
お、図３のようなＭＯＳ構造の電界効果トランジスタ20
ｒに限定されず、例えば前述の接合形の電界効果トラン
ジスタをそのかわりに用いることも可能である。

【００３７】

【発明の効果】本発明の集積回路装置では、電力用トラ
ンジスタと関連する制御回路を単一の半導体チップに組
み込むために上述のようにまず集積回路のウエハとして
一方の導電形の半導体基板を用いてその表面部の異なる
個所に他方の導電形のウエルを拡散し、電力用トランジ
スタとしてウエルの表面部に拡散された一方の導電形の
島状層と, その一端側に配設されたゲートおよびソース
と, 他端側に配設されたドレインを備える横形の電界効
果トランジスタを作り込み、これと別のウエルに同様に
拡散された島状層とその表面部に拡散された他方の導電
形のエミッタ層を備え, 島状層をベース層，ウエルをコ
レクタ層とするバイポーラトランジスタを制御回路用に
作り込むことにより、次の効果を上げることができる。

【００３８】(a) 集積回路を作り込むべきウエハとして
ふつうの集積回路では必要とされるエピタキシャル層を
省いた最も簡単な半導体基板をそのままで用いるように
したので、高耐圧トランジスタを含む集積回路装置のウ
エハに要するコストを通常の低圧用の集積回路装置の場
合の２〜数分の１に削減できる。 (b) 電力用トランジスタおよび制御回路用のバイポーラ
トランジスタやＭＯＳトランジスタに対しウエルや島状
層を同時拡散でウエハに作り込むことができ、さらに電
力用トランジスタのソース層やドレイン層，バイポーラ
トランジスタのエミッタ層，ＭＯＳトランジスタのソー
ス・ドレイン層等も共通の工程で同時に作り込むことが
できるので、低圧用の通常の集積回路装置とほとんど変
わらない工程数で制御系を含む電力用集積回路装置を経
済的に製造できる。

【００３９】(c) 電力用トランジスタを横形構造の電界
効果トランジスタとし、バイポーラトランジスタを縦形
構造とすることにより、上述のように少ない工程数で両
者を同時に作り込みながら電力用トランジスタに数百Ｖ
の耐圧値をもたせバイポーラトランジスタに高い電流増
幅率を賦与できる。また、制御回路用のＭＯＳトランジ
スタについても島状層を利用してドレイン層を外側から
取り囲むことによって耐圧値を通常の数倍程度に向上で
きる。

【００４０】なお、電力用トランジスタを高圧ＭＯＳ構
造として、島状層の一端部の表面に拡散したソース層
と, ソース層とウエルの間の島状層の上に配設したゲー
トと，島状層の他端部に接するようウエルに拡散したド
レイン層を設ける本発明の実施態様は、充分な電流容量
をもたせながらオフ時に空乏層をウエルと島状層に充分
広がらせて耐圧値を向上する効果を有し、さらに島状層
を延出したチャネル層でソース層を外側から囲む態様は
この効果を一層確実にする利点がある。

【００４１】さらに、電力用トランジスタとは別のウエ
ルにＭＯＳトランジスタを作り込む態様やこれによりＣ
ＭＯＳ回路を構成する態様は、制御回路に種々な機能を
追加する際に有利であり、ＭＯＳトランジスタのドレイ
ン層を島状層を利用して外側から囲む態様はその耐圧値
の向上に有利である。制御回路に基準電圧発生回路を組
み込む際これをバイポーラトランジスタを用いるバンド
ギャップ回路とＭＯＳトランジスタを用いる電流ミラー
回路を設ける態様は、温度依存性のない一定の基準電圧
を用いて制御回路の動作精度を高め得る効果を有する。

【図面の簡単な説明】

【図１】本発明による電力用集積回路装置の要部とその
適用例を示し、同図(a) はその電力用トランジスタとバ
イポーラトランジスタと含む要部の断面図、同図(b) は
その適用例としてのスイッチング電源装置の回路図であ
る。

【図２】本発明の電力用集積回路装置にＭＯＳトランジ
スタを組み込む場合の実施例とその適用例を示し、同図
(a) は若干のＭＯＳトランジスタの断面図、同図(b) は
その適用例としての基準電圧発生回路の回路図である。

【図３】本発明の電力用集積回路装置の電力用トランジ
スタをスイッチング電源装置の起動時用の抵抗として利
用する場合のその断面図である。

【図４】本発明装置の適用対象例としてのスイッチング
電源装置の従来の構成例を示す回路図である。

【符号の説明】

10 ウエハとしてのｐ形の半導体基板 11 ｎ形のウエル 12 ｐ形のウエル 13 ｐ形の島状層 13ａ島状層の延出部としてのチャネル層 14 ｎ形の島状層 20 電力用トランジスタ 20ｒ抵抗用の常時導通形のＭＯＳトランジスタ 21 ゲート 22 ソース層 23 ドレイン層 30 バイポーラトランジスタ 31 エミッタ層 40 ＭＯＳトランジスタ 40ｎｎチャネル形のＭＯＳトランジスタ 40ｐｐチャネル形のＭＯＳトランジスタ 50 集積回路装置 51 スイッチング制御回路 52 過電流保護回路 53 起動回路 54 過熱保護回路 60 基準電圧発生回路 61 バンドギャップリファレンス回路 62 電流ミラー回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/73 29/78 Ｈ０１Ｌ 29/78 ３０１Ｗ

Claims

【特許請求の範囲】

【請求項１】電力用トランジスタとそれに関連する制御
回路を単一の半導体チップに組み込んでなる集積回路装
置であって、集積回路のウエハとして一方の導電形の半
導体基板を用いてその表面部の異なる個所に他方の導電
形のウエルをそれぞれ拡散し、電力用トランジスタとし
てウエルの表面部に拡散された一方の導電形の島状層
と, 島状層の一方の端部側に配設されたゲートおよびソ
ースと,他方の端部側に配設されたドレインを備える横
形の電界効果トランジスタを作り込み、これと別のウエ
ル内にその表面部に拡散された一方の導電形の島状層
と,その表面部に拡散された他方の導電形のエミッタ層
を備え, 島状層をベース層，ウエルをコレクタ層とする
バイポーラトランジスタを制御回路用として作り込むよ
うにしたことを特徴とする電力用集積回路装置。
【請求項２】請求項１に記載の装置において、電力用ト
ランジスタ用とバイポーラトランジスタ用の各ウエルに
対し島状層を同時拡散により作り込むようにしたことを
特徴とする電力用集積回路装置。
【請求項３】請求項１に記載の装置において、電界効果
トランジスタとして前記のウエルおよび島状層と，島状
層の一方の端部の表面部に拡散された他方の導電形のソ
ース層と, ソース層とウエルの相互間の島状層の表面上
に配設されたゲートと，島状層の他方の端部に接するよ
うウエルの表面部に拡散された他方の導電形のドレイン
層とを備えるＭＯＳトランジスタを作り込むようにした
ことを特徴とする電力用集積回路装置。
【請求項４】請求項３に記載の装置において、ソース層
を外側から取り囲む一方の導電形のチャネル層を島状層
の延出部分として拡散するようにしたことを特徴とする
電力用集積回路装置。
【請求項５】請求項１に記載の装置において、電力用ト
ランジスタとは別のウエル内にその表面部に逆の導電形
で拡散されたソース層およびドレイン層と，両層間の上
側に配設されたゲートとを備えるＭＯＳトランジスタを
制御回路用に作り込むようにしたことを特徴とする電力
用集積回路装置。
【請求項６】請求項５に記載の装置において、ドレイン
層を島状層によって外側から取り囲むようにしたことを
特徴とする電力用集積回路装置。
【請求項７】請求項５に記載の装置において、一方の導
電形の別のウエルと他方の導電形の別のウエルを拡散し
てそれぞれチャネル形の異なるＭＯＳトランジスタを作
り込んでＣＭＯＳ回路を構成するようにしたことを特徴
とする電力用集積回路装置。
【請求項８】請求項５に記載の装置において、バイポー
ラトランジスタから構成されたバンドギャップ回路とＭ
ＯＳトランジスタから構成された電流ミラー回路とを含
む基準電圧発生回路を制御回路用に組み込むようにした
ことを特徴とする電力用集積回路装置。