KR19990075636A - 반도체장치의 트렌지스터 제조방법 - Google Patents

Abstract

본 발명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히,게이트를 반도체기판 표면 이하에 형성하므로서 기판 표면에서의 박막들의 표면단차를 최소화한 반도체장치의 몰입형 게이트를 갖는 트랜지스터의 제조방법에 관한 것이다.

이를 위하여 본 발명은 반도체기판 표면의 소정부위를 제거하여 게이트형성용 패턴부위를 형성하는 단계와, 게이트형성용 부위 및 기판의 표면에 게이트절연막을 형성하는 단계와, 게이트형성용 부위에 게이트를 형성하는 단계와, 기판에 있어서 게이트의 측면에 게이트절연막을 개재하여 소스/드레인을 형성하는 단계로 이루어진 공정을 구비한다.

Description

반도체장치의 트렌지스터 제조방법

본 발명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히,게이트를 반도체기판 표면 이하에 형성하므로서 기판 표면에서의 박막들의 표면단차를 최소화한 반도체장치의 몰입형 게이트를 갖는 트랜지스터의 제조방법에 관한 것이다.

전계효과트렌지스터란 다른 트렌지스터가 pn 접합을 통과하는 캐리어의 작용을 이용하는 전류제어형인데 비해 전계효과트렌지스터는 반도체중에서의 전자흐름을 다른 전극으로 제어하는 전압제어형이다. 즉 게이트에 가하는 제어전압의 크기에 따라 공핍층의 확산이 달라지며 그 때문에 채널의 폭이 달라져서 드레인의 전류가 제어되며 전압구동형으로서 그 특성은 진공관에 가깝고 저잡음이며 입력임피던스가 높은 특성이 있다.

일반적으로 알려진 바와 같이 게이트와 소스 및 드레인으로 이루어진 트렌지스터의 동작특성은 게이트에 문턱전압 이상의 전압이 인가되면 드레인 과 소스 사이에는 채널이 형성되어 그 채널을 통해 드레인과 소스 사이에 전류가 흐르게 된다. 이러한 스위칭 역할이 트렌지스터의 대표적인 동작이라 할 수 있다.

반도체장치가 고집적화 됨에 따라 각각의 셀은 미세해져 형성되는 소자간의 단차도 제품의 신뢰도에 미치는 영향이 점점 증대하고 있다. 따라서 종래 기술에 따라 제조된 돌출형 게이트를 갖는 트랜지스터는 일반적으로 게이트가 기판의 표면 위로 돌출되고 소스/드레인은 기판 표면 아래에 형성되어 게이트와 소스/드레인간의 레벨(level)이 차이가 지게되어 단차를 발생한다.

도 1 은 종래 기술에 따라 제조된 반도체장치의 트렌지스터의 채널길이방향에서 본 단면도이다.

제 1 도전형 실리콘반도체기판(10) 표면을 열산화시켜 기판(10) 상부에 제 1 절연막으로 게이트 산화막(1)을 형성한다.

제 1 절연막(1) 위에 불순물이 도핑된 다결정실리콘층(2)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한다.

포토레지스트를 다결정실리콘층(2) 위에 도포한 다음 게이트형성용 마스크를 이용한 사진공정을 실시하여 포토레지스트패턴(도시 안함)을 다결정실리콘층(3) 위에 정의한다.

포토레지스트패턴을 식각방지용 마스크로 이용하여 이로 부터 보호되지 아니하는 부위의 다결정실리콘층(2)과 제 1 절연막(1)을 포토리쏘그래피(photolithography) 방법으로 패터닝하여 게이트(2) 및 게이트 밑에 잔류한 산화막인 제 1 절연막(1)을 형성한다.

이후 일반적인 공정으로 제 2 도전형 불순물로 고농도 도핑된 소스드레인 영역(3)을 게이트 절연막인 잔류한 제 1 절연막(1) 하단 부근에 위치한 실리콘 기판(10)에 형성하고 불순물을 확산시켜 트렌지스터 소자를 완성한다. 이때 이온주입시의 마스크 역할을 하는 게이트(2)의 길이가 채널영역의 길이가 된다.

그러나 상술한 바와 같이 종래의 기술에 의해 제조된 반도체장치의 트렌지스터는 반도체가 점점 고집적화되면서 그에 반비례하여 트렌지스터 사이즈 및 게이트산화막의 두께가 감소하게 되고 게이트의 한계크기(critical dimension)이 작아지게 되면 게이트와 소스/드레인의 위치가 서로 다른 평면상에 위치하게 되어 콘택공정에서의 단차를 크게하여 이후 공정에서 콘택홀의 형성이 곤란하게 되는 문제점이 있다.

따라서, 본 발명의 목적은 트랜지스터의 크기가 감소함에 비례하여 게이트를 반도체기판 표면 이하에 형성하므로서 기판 표면에서의 박막들의 표면단차를 최소화한 반도체장치의 몰입형 게이트를 갖는 트랜지스터의 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 트랜지스터 제조방법은 반도체기판 표면의 소정부위를 제거하여 게이트형성용 패턴부위를 형성하는 단계와, 게이트형성용 부위 및 기판의 표면에 게이트절연막을 형성하는 단계와, 게이트형성용 부위에 게이트를 형성하는 단계와, 기판에 있어서 게이트의 측면에 게이트절연막을 개재하여 소스/드레인을 형성하는 단계로 이루어진 공정을 구비한다.

도 1 은 종래 기술에 따라 제조된 반도체장치의 트렌지스터의 채널길이방향에서 본 단면도

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 트렌지스터의 채널길이방향에서 본 제조공정 단면도

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 트렌지스터의 채널길이방향에서 본 제조공정 단면도이다.

도 2a를 참조하면, 제 1 도전형 실리콘반도체기판(20) 표면에 게이트 형성을 위한 포토레지스트패턴(도시 안함)을 정의하여 기판 표면의 소정 부위를 노출시킨다. 그리고 포토레지스트패턴으로 보호되지 아니하는 부위의 기판(20)을 식각하여 소정 깊이로 제거한다. 이때 제거된 부위는 게이트 형성용 패터닝 부위이다. 그리고 포토레지스트패턴을 제거하여 게이트 형성용 패터닝 부위를 포함하는 기판(20)의 전 표면을 다시 노출시킨다.

그 다음 기판(20)의 노출된 표면에 패드산화막(도시 안함)을 얇게 증착하여 형성한 다음 문턱전압 조절을 위한 이온주입을 기판(20)의 표면에 실시하여 채널 부위의 문턱전압을 형성한다.

도 2b를 참조하면, 패드산화막을 제거한 다음 다시 노출된 기판(20)의 전표면에 게이트절연막으로 게이트산화막을 증착하여 형성한다. 이때 게이트절연막(21)은 게이트형성용 패터닝부위의 표면에도 증착되도록 한다.

그다음 게이트를 형성하기 위한 도전층으로 폴리실리콘을 게이트 형성용부위의 깊이보다 높게 증착하여 도전층(22)인 폴리실리콘층(22)을 형성한다.

도 2c를 참조하면, 기판(20) 표면의 제 1 절연막(21)을 식각정지막으로 이용하여 도전층인 폴리실리콘층(22)을 에치백하여 실리콘기판(20)의 표면을 평탄화시킨다. 이때 게이트형성용 부위에 잔류한 도전층(22)이 게이트(22)가 된다.

도 2d를 참조하면, 소스/드레인 형성용 이온주입을 고농도로 기판의 전면에 실시하여 불순물 매몰층을 형성한 다음 불순물 이온을 확산시켜 소스/드레인(23)을 형성한다. 이때 형성된 소스/드레인(23)의 기판 표면으로 부터의 형성 깊이는 게이트(22) 하단의 깊이보다 깊게 형성되게 하며 형성깊이의 조절은 이온주입으로 매몰층을 형성할 때 한다. 따라서 형성된 게이트(22)와 소스/드레인(23)은 동일 평면상에 위치하게 되어 단차가 거의 없게 형성된다. 그리고 게이트(22)와 소스/드레인(23)은 게이트 절연막(21)에 의하여 격리되어 있으며, 게이트(22) 하단에 위치한 기판부위로서 소스와 드레인 사이의 부위는 소자의 채널영역이 된다.

그다음, 패시베이션층(24)으로 비피에스지(boronphospho silicate glass)를 기판의 전면에 두껍게 증착하여 형성한다.

그리고 사진식각공정을 실시하여 패시베이션층(24)의 소정 부위를 제거하여 콘택홀을 형성한 다음 콘택홀 및 패시베이션층(24)의 표면에 도전성을 가진 물질을 증착한 후 패터닝하여 게이트 전극(25)과 소스/드레인 전극(26)을 형성하므로서 금속배선을 형성한다.

따라서, 본 발명은 종래 기술의 문제점인 소자의 크기가 감소함에 따라 중요해지는 박막의 단차를 최소화하므로서 이후 공정에서의 각종 패턴 형성을 용이하게 할 수 있고, 게이트를 WSi₂로 형성하는 경우 추가로 게이트 보호막을 증착할 필요가 없는 장점이 있다.

Claims (4)

1. 반도체기판 표면의 소정부위를 제거하여 게이트형성용 패턴부위를 형성하는 단계와,

   상기 게이트형성용 부위 및 상기 기판의 표면에 게이트절연막을 형성하는 단계와,

   상기 게이트형성용 부위에 게이트를 형성하는 단계와,

   상기 기판에 있어서 상기 게이트의 측면에 상기 게이트절연막을 개재하여 소스/드레인을 형성하는 단계로 이루어진 것이 특징인 반도체장치의 트랜지스터 제조방법.
2. 청구항 1에 있어서, 상기 게이트는 WSi₂로 형성하는 것이 특징인 반도체장치의 트랜지스터 제조방법.
3. 청구항 1에 있어서, 상기 게이트는,

   상기 게이트형성용 부위를 완전히 매립하며 상기 게이트 절연막의 표면에 형성하는 도전층을 형성하는 단계와,

   상기 게이트절연막을 식각정지막으로 이용한 에치백을 상기 도전층의 표면에 실시하는 단계를 더 포함하여 형성하는 것이 특징인 반도체장치의 트랜지스터 제조방법.
4. 청구항 1에 있어서, 상기 소스/드레인의 상기 기판으로 부터의 형성 두께는 상기 게이트의 형성 깊이 보다 더 깊게 형성하는 것이 특징인 반도체장치의 트렌지스터 제조방법.