KR100298430B1 - 반도체소자의제조방법 - Google Patents

Abstract

반도체소자의 제조방법에 관한 것으로 특히, 게이트 산화막의 파괴로 인한 브레이크다운을 방지하기에 적당한 반도체소자의 제조방법에 관한 것이다. 이와 같은 반도체소자의 제조방법은 반도체기판을 준비하는 단계, 상기 반도체기판상에 게이트 절연막과 반도체층을 차례로 형성하는 단계, 상기 반도체층을 선택적으로 패터닝하여 반도체층 패턴을 형성하는 단계, 상기 반도체층 패턴에만 선택적으로 불순물 이온을 주입하여 게이트 전극을 형성하는 단계를 포함한다.

Description

반도체소자의 제조방법{METHOD FOR FABRICATING OF SEMICONDUCTOR DEVICE}

본 발명은 반도체소자의 제조방법에 관한 것으로 특히, 게이트 산화막의 파괴로 인한 브레이크다운을 방지하기에 적당한 반도체소자의 제조방법에 관한 것이다.

집적회로 소자제조공정에 있어서, 실리콘 웨이퍼의 산화막(SiO₂)성장은 매우 중요한 공정 중의 하나이다.

산화막은 구조상으로 비정질(amorphous)이며, 성장방법에 따라 그 특성이 변화된다.

산화막의 특성을 결정짖는 인자로는 밀도(density), 파괴전압(breakdown voltage) 및 식각비(etch rate)등이며, 이들 특성인자를 고려하여 소자 제조공정에 응용한다.

산화막은 이온주입 및 불순물 확산공정에 대한 마스킹(selective)효과, 표면안정화(surface passivation), 표면 유전성(dielectric) 및 소자의 부분품(component)등으로 이용된다. 그리고, 산화막성장공정에서는 산화막의 균일성(uniformity) 및 재현성(reproductibility)이 요구되며, 이물질에 오염이 되지 않은 양질의 산화막이 형성되어야 한다.

이와 같은 산화막은 모스 트랜지스터에서 아주 중요한 역할을 하는데 모스 소자는 소오스와 드레인 사이의 전류흐름이 게이트 전극과 기판사이에 가해준 전압에 의해 조절됨으로써 트랜지스터의 역할을 한다.

예를 들어 반도체기판을 p형기판으로 형성하였을 경우 기판에는 전류의 운반자(carrier)인 자유전자의 수가 적으므로 소오스와 드레인 사이에 높은 전압을 가해도 기판의 저항이 너무 크므로 전류가 흐를수 없게 된다. 그러나 게이트와 기판사이에 전압을 가하면 중간의 절연체인 산화막(SiO₂) 때문에 전류가 흐를 수 없으므로 기판과 산화막의 경계면을 따라 전자가 모이게 되어 전도채널이 형성되며 이를 통해 소오스와 드레인 사이에 전류가 흐르게 되는 것이다. 즉, 충분히 의도적인 면을 갖고 반도체기판과 게이트 전극 사이에 산화막을 형성하는 것이다.

이와 같은 종래 반도체소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 1a 내지 도 1c는 종래 반도체소자의 제조공정 단면도이다.

먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)에 통상의 공정으로 필드산화막(2)을 형성하여 상기 반도체기판(1)을 활성영역과 격리영역으로 구분한다. 이어서, 상기 반도체기판(1)을 포함한 전면에 게이트 산화막(3)을 형성한다. 그다음, 상기 게이트 산화막(3)상에 언도프트 폴리실리콘층(4)을 형성한다. 이때, 상기 언도프트 폴리실리콘층(4)은 반도체층이므로 저항이 커서 전도층으로 사용하기에는 적당하지 못하다.

도 1b에 나타낸 바와 같이, 상기 언도프트 폴리실리콘층(4)전면에 불순물 이온 도핑(doping)공정을 실시하여 도프트 폴리실리콘층(4a)을 형성한다. 이때, 상기한 바와 같은 불순물 이온 도핑은 언도프트 폴리실리콘층(4)의 저항이 크기 때문에 실시하는 것으로 POCl₃를 이용한다. 이때, 상기한 바와 같은 불순물 이온 도핑공정후 열처리를 통한 확산공정을 마쳐야만 도프트 폴리실리콘층(4a)에 대한 형성공정을 완료하게되는 것인데 상기한 바와 같은 열처리공정시 상기 도프트 폴리실리콘층(4a)상에는 POCl₃+ Si+ O₂→ SiO₂+ P₂O₅와 같은 반응에 의해 PSG막(Phospho-silicate Glass Film)(5)이 형성된다. 이와 같은 PSG막(5)은 후확산공정시 불순물 분포에 영향을 미치는 것으로 알려져 있다.

도 1c에 나타낸 바와 같이, 상기 PSG막(5)을 불산(HF)용액으로 제거한다(Deglaze). 이어서, 상기 도프트 폴리실리콘층(4a)전면에 감광막(PR)을도포한다음 노광 및 현상공정으로 전도층 라인영역을 정의하여 전도층 라인 영역에만 남도록 상기 감광막(PR)을 패터닝한다. 이어서, 패터닝된 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 도프트 폴리실리콘층(4a)을 선택적으로 제거하여 도프트 폴리실리콘층 패턴(4b)을 형성한다. 이때, 상기 도프트 폴리실리콘층 패턴(4b)은 게이트전극을 형성하기 위한 것으로 라인(line) 형태로 길게 패터닝된다. 그리고, 상기 도프트 폴리실리콘층(4a)을 선택적으로 제거할 때 일반적으로 건식식각법을 사용하게되는데 그와 같은 경우는 플라즈마(plasma)를 이용한 식각방법으로 플라즈마는 물질의 제 4 상태로 고체, 액체 및 기체 그 어느것도 아닌 플라즈마 상태로 플라즈마 식각의 장점은 크기 조절에 있는데 언더에치가 줄어들고, 에천트(etchant)가스가 작은 구멍으로도 들어가므로 VLSI급 이상에서는 필수적이다.

종래 반도체소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 도프트 폴리실리콘층을 식각하여 라인 형태의 패턴으로 형성할 때 도프트 폴리실리콘층이 전도성을 갖고 있기 때문에 플라즈마의 전하가 절연체인 게이트 산화막으로 축적될 수 있는데 이때, 산화막에 약간의 손상이라도 있을 경우에는 플라즈마가 그손상부위에 집중되어 산화막이 깨지므로 게이트 산화막의 브레이크다운을 유발하여 반도체소자로써의 신뢰도를 저하시키는 문제점이 있었다.

둘째, 언도프트 폴리실리콘층을 도핑시키는 공정중 PSG층이 형성되는 문제가 있어 PSG를 제거하는 공정(deglaze)이 추가되어야 하는 문제가 있었다.

본 발명은 상기한 바와 같은 종래 반도체소자의 문제점을 해결하기 위하여안출한 것으로 언도프트 폴리실리콘층등과 같은 반도체층을 패터닝하여 게이트 전극을 형성할 때 우선, 패터닝공정을 실시한다음 반도체층에 불순물 이온을 주입하여 전도층 패턴으로 형성하므로 플라즈마를 이용한 식각공정시 게이트 절연막내로 전하가 축적되는 것을 방지하여 신뢰도를 향상시킨 반도체소자의 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 반도체소자의 제조공정 단면도

도 2a 내지 도 2e는 본 발명 반도체소자의 제조공정 단면도

도면의 주요부분에 대한 부호의 설명

11 : 반도체기판 12 : 필드산화막

13 : 게이트 절연막 14b : 전도층 패턴

본 발명에 따른 반도체소자의 제조방법은 반도체기판을 준비하는 단계, 상기 반도체기판상에 게이트 절연막과 반도체층을 차례로 형성하는 단계, 상기 반도체층을 선택적으로 패터닝하여 반도체층 패턴을 형성하는 단계, 상기 반도체층 패턴에만 선택적으로 불순물 이온을 주입하여 게이트 전극을 형성하는 단계를 포함한다.

이와 같은 본 발명 반도체소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d는 본 발명 반도체소자의 제조공정 단면도이다.

먼저, 도 2a에 나타낸 바와 같이, 반도체기판(11)에 통상의 공정으로 필드산화막(12)을 형성하여 상기 반도체기판(11)을 활성영역과 격리영역으로 구분한다. 이어서, 상기 반도체기판(11)을 포함한 전면에 게이트 절연막(13)을 형성한다. 그다음, 상기 게이트 절연막(13)상에 반도체층(14)을 형성한다. 이때, 상기 반도체층(14)은 언도프트 폴리실리콘층을 사용하여 형성한다.

도 2b에 나타낸 바와 같이, 상기 반도체층(14)상에 감광막(PR)을 도포한후 노광 및 현상공정으로 전도층 패턴 영역을 정의하여 상기 전도층 패턴 영역에만 남도록 상기 감광막(PR)을 패터닝한다. 이어서, 패터닝된 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 반도체층(14)을 선택적으로 식각하여 반도체층 패턴(14a)을 형성한다. 이때, 상기 전도층 패턴 영역은 게이트 전극 패턴을 형성하기 위한 것으로 활성영역으로 정의된 반도체기판(11)의 소정영역으로 정의한다.

도 2c에 나타낸 바와 같이, 상기 감광막(PR₁₁)을 제거한다. 이어서, 상기 반도체층 패턴(14a)을 포함한 전면에 감광막(PR₁₂)을 도포한다음 노광 및 현상공정으로 반도체층 패턴(14a)상측의 감광막(PR₁₂)이 선택적으로 제거되도록 패터닝한다. 이어서, 상기 반도체층 패턴(14a)에 불순물 이온을 주입한다. 이때, 상기 불순물 이온은 인(phosphorus)이온을 사용한다. 즉, 언도프트 폴리실리콘층으로 형성되는 상기 반도체층 패턴(14a)은 게이트 전극과 같은 전도층으로 사용하기에는 저항이 크기떼문에 전도성을 갖도록 하기 위하여 불순물 이온을 주입하는 것이다. 이때, 상기 반도체층 패턴(14a)형성영역 이외의 영역은 감광막(PR₁₂)으로 마스킹 되어 있으므로 이온주입되지 않는다.

도 2d에 나타낸 바와 같이, 상기 감광막(PR₁₂)을 제거한다.

도 2e에 나타낸 바와 같이, 상기 불순물 이온이 주입된 반도체층 패턴(14a)을 열처리하여 불순물 이온을 확산시켜 게이트 전극으로 이용할 전도층 패턴(14b)을 형성한다.

본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 전도성이 거의 없는 언도프트 폴리실리콘층을 식각하여 라인 형태의 패턴으로 형성하므로 플라즈마의 전하가 절연체인 게이트 산화막으로 축적될 수 없어 게이트 산화막의 데미지를 방지하므로 신뢰도 높은 반도체소자의 제조방법을 제공할수 있는 효과가 있다.

둘째, 언도프트 폴리실리콘층을 식각하여 라인 형태의 패턴으로 형성한다음 이온주입법으로 불순물 이온을 주입하여 도프트 폴리실리콘층 패턴으로 형성하므로 그 상측면에 PSG층이 생기는 것을 방지할 수 있어 공정이 단순해지는 효과가 있다.

Claims (2)

1. 반도체기판을 준비하는 단계;

   상기 반도체기판상에 게이트 절연막과 반도체층을 차례로 형성하는 단계;

   상기 반도체층을 선택적으로 패터닝하여 반도체층 패턴을 형성하는 단계;

   상기 반도체층 패턴을 포함한 상기 반도체기판 전면상에 감광막을 도포하는 단계;

   상기 반도체층 패턴 상부의 상기 감광막만 제거되도록 상기 감광막을 패터닝하는 단계;

   상기 반도체층 패턴에만 선택적으로 불순물 이온을 주입하여 전도층 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
2. 제 1 항에 있어서, 상기 반도체층은 언도프트 폴리실리콘층인 것을 특징으로 하는 반도체소자의 제조방법.

Images