KR19990072585A - 반도체소자의표면처리방법및장치 - Google Patents

반도체소자의표면처리방법및장치 Download PDF

Info

Publication number
KR19990072585A
KR19990072585A KR1019990004805A KR19990004805A KR19990072585A KR 19990072585 A KR19990072585 A KR 19990072585A KR 1019990004805 A KR1019990004805 A KR 1019990004805A KR 19990004805 A KR19990004805 A KR 19990004805A KR 19990072585 A KR19990072585 A KR 19990072585A
Authority
KR
South Korea
Prior art keywords
sample
plasma
high frequency
bias
frequency
Prior art date
Application number
KR1019990004805A
Other languages
English (en)
Other versions
KR100521120B1 (ko
Inventor
오노데츠오
미즈타니다츠미
하마사키료지
구레도쿠오
도쿠나가다카후미
고지마마사유키
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990072585A publication Critical patent/KR19990072585A/ko
Application granted granted Critical
Publication of KR100521120B1 publication Critical patent/KR100521120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 플라즈마에칭에 의한 미세패턴의 가공을 행하기 위한 시료의 표면처리장치로서, 진공용기중에 설치되고, 표면처리되는 시료를 올려놓는 시료대와, 플라즈마 생성용 처리가스를 상기 진공용기중에 연속적으로 공급하는 처리가스공급수단과, 상기 진공용기중에 고밀도의 플라즈마를 생성하는 플라즈마생성수단과, 상기 플라즈마생성과는 독립하여 100KHz 이상의 바이어스전압을 상기 시료대에 인가하는 바이어스전원과, 상기 바이어스전원을 100Hz 내지 10KHz의 주파수로 변조하는 펄스주파수제어수단을 구비하며, 상기 시료대에 올려놓여진 시료에 대하여 최소가공치수가 1μm 이하인 표면처리를 행하는 것을 특징으로 한다.

Description

반도체소자의 표면처리방법 및 장치{METHOD FOR TREATING SURFACE OF SEMICONDUCTOR DEVICE AND APPARATUS THEREOF}
본 발명은 반도체소자의 표면처리방법 및 장치에 관한 것으로서, 특히 플라즈마를 사용하여 반도체표면의 에칭을 행하기에 적합한 표면처리방법 및 장치에 관한 것이다.
종래, 반도체소자의 표면을 처리하는 수단으로서, 반도체소자를 플라즈마중에서 에칭하는 장치가 알려져 있다. 여기서는, ECR(전자사이클로트론공명)방식이라고 불리는 장치를 예로, 종래 기술을 설명한다. 이 방식에서는, 외부로부터 자장을 인가한 진공용기중에서 마이크로파에 의하여 플라즈마를 발생한다. 자장에 의하여 전자는 사이클로트론운동하고, 이 주파수와 마이크로파의 주파수를 공명시킴으로써 효율적으로 플라즈마를 발생시킬 수 있다. 반도체소자 등의 시료에 입사하는 이온을 가속하기 위하여 시료에는 고주파전압이 인가된다. 플라즈마로 되는 가스에는 염소나 플루오르 등의 할로겐가스가 사용된다.
이와 같은 종래의 장치에 있어서, 주로 가공의 고정밀도화를 도모할 목적으로, 일본의 특개 평6-151360호 공보(대응미국특허5,352,324호 명세서)에 기재된 발명이 알려져 있다. 본 발명에서는, 시료에 인가하는 고주파전압을 온/오프로 간헐적으로 제어함으로써, 에칭하고자 하는 물질인 실리콘(Si)과 바탕산화막의 선택비를 높게 할 수 있고, 또 애스펙트비 의존성을 저감할 수 있다. 또, 일본의 특개 평8-339989호 공보(대응미국특허5,614,060호 명세서)에는, 금속의 에칭에 있어서 단속적인 RF 바이어스 파워의 쇼트 펄스를 서로 중첩함으로써, 에칭 잔여물을 저감할 수 있는 것이 기재되어 있다. 또, 일본의 특개 소62-154734호 공보에는, 데포지션과 에칭을 일으키는 가스를 도입하고, 소정 전위보다 높은 DC 바이어스와 낮은 DC 바이어스를 번갈아 인가함으로써, 경사부를 가공하는 방법이 설명되어 있다. 또, 일본의 특개 소60-50923호 공보(대응미국특허4,579,623호 명세서)에는, 에칭가스의 도입량을 주기적으로 변화시킴과 더불어 고주파전압의 인가시간을 변화시켜 표면처리특성을 향상시키는 방법이 기재되어 있다. 또, 일본의 특허공보 평4-69415호(대응미국특허4,808,258호 명세서)에는, 시료에 인가하는 고주파전압을 변조하여 에칭특성을 향상하는 방법이 설명되어 있다. 또한, 미국특허4,585,516호 명세서에는, 3전극형 에칭장치에 있어서, 그 중 2개의 전극에 접속된 고주파전원 중 적어도 하나의 전원의 고주파전압을 변조시킴으로써 에칭속도의 웨이퍼면 내에 있어서의 균일성을 향상하는 방법이 설명되어 있다.
그런데, 반도체소자의 미세화에 따라, 배선이나 전극에 상당하는 라인과 공간의 가공치수는 1μm 이하, 바람직하게는 0.5μm 이하의 영역에 들어가 있다. 이와 같은 미세패턴의 가공에서는, 라인이 점차로 굵어지고, 패턴을 설계치수로 가공할 수 없는 문제가 현저해진다. 또한 미세한 홈 내와 비교적 넓은 부분에서의 에칭속도의 차(差)에 부가하여 형상의 차, 소위 형상마이크로로딩이 현저해져, 가공의 장해로 된다.
또한, MOS(metal oxide semiconductor) 트랜지스터의 게이트산화막의 두께는, 256M 이후의 메모리소자에서는 6nm 이하가 된다. 이와 같은 소자에서는, 이방성(異方性)과 바탕산화막의 선택비가 트레이드 오프의 관계로 되어, 가공을 더욱 곤란하게 한다.
상기한 종래 기술의 대부분은, 소자의 최소가공치수가 1μm 이상인 시대에 발명된 것으로서, 이들 기술에서는 보다 미세한 소자의 가공에 대한 대응이 곤란해져 왔다. 이와 같은 미세소자의 가공에서는, 플라즈마의 물리량과 에칭특성의 관계의 해석에 의거하는 치밀한 프로세스조건의 조립이 필요하여, 현재 많은 메이커가 여기에 많은 노동력을 소비하고 있다. 구축된 프로세스는 질적으로 다른 신소자의 가공도 가능하게 한다.
본 발명의 목적은, 반도체소자 미세화의 요구에 부응하기 위하여, 가공치수가 1μm 이하 바람직하게는 0.5μm 이하인 소자를 가공할 수 있는, 반도체소자의 표면처리방법 및 장치를 제공하는 것이다.
도 1은 본 발명의 일 실시예가 되는 에칭장치의 전체구성도,
도 2는 도 1의 장치에 의한, 에칭시의 동작을 나타낸 흐름도,
도 3은 도 1의 장치에 있어서의, rf 바이어스전원주파수와 온/오프주파수의 관계를 나타낸 도,
도 4는 이온에너지분포를 나타낸 도,
도 5는 본 발명을 적용하여 처리되는 시료의 단면도,
도 6은 비교예에 있어서의, 처리시의 시료의 단면도,
도 7은 비교예에 있어서의, 처리시의 시료의 단면도,
도 8은 폴리 Si 에칭속도와 선택비의 관계를 나타낸 도,
도 9는 rf 바이어스전압진폭과 서브트렌치깊이의 관계를 나타낸 도,
도 10은 게이트산화막 두께와 허용서브트렌치깊이의 관계를 나타낸 도,
도 11은 에칭시의 시료의 단면도,
도 12는 본 발명을 적용한 처리시의 시료의 단면도,
도 13은 비교예에 있어서의, 처리시의 시료의 단면도,
도 14는 본 발명을 적용한 처리시의 시료의 단면도,
도 15는 비교예에 있어서의, 처리시의 시료의 단면도,
도 16은 본 발명의 다른 실시예가 되는 장치의 전체구성도,
도 17은 본 발명의 다른 실시예가 되는 장치의 전체구성도,
도 18은 본 발명의 다른 실시예를 적용한 처리시의 시료의 단면도,
도 19는 본 발명의 다른 실시예가 되는 장치의 시료대의 확대도,
도 20은 본 발명의 다른 실시예가 되는 장치의 전체구성도.
본 발명의 특징은, 처리실 내에 플라즈마를 생성함과 동시에, 상기 플라즈마의 생성과는 독립하여 시료가 배치되는 시료대에 고주파바이어스전압을 인가하고, 동일에칭속도가 얻어지는 연속의 고주파바이어스전압의 Vpp치에 대하여 상기 Vpp치보다 큰 값의 Vpp치를 부여한 고주파바이어스전압을 온/오프제어하는 시료의 표면처리방법에 있다.
본 발명의 다른 특징은, 진공용기 내에 설치된 시료대에 시료를 배치하고, 상기 진공용기 내에 처리가스를 연속적으로 공급함과 동시에 상기 처리가스를 플라즈마화하며, 상기 플라즈마생성과는 독립하여 상기 시료대에 100KHz 이상의 주파수의 고주파바이어스를 인가하고, 상기 고주파바이어스를 100Hz 내지 10KHz의 주파수로 변조하여, 상기 시료에 대하여 최소가공치수가 1μm 이하인 표면가공을 행하는 시료의 표면처리방법에 있다.
본 발명의 다른 특징은, 막 두께가 6nm 이하인 게이트산화막 상에 게이트전극이 되는 재료의 막을 갖는 시료를 플라즈마에 의하여 에칭처리할 때에, 상기 시료에 고주파바이어스를 인가함과 동시에 상기 고주파바이어스를 시간변조하는 시료의 표면처리방법에 있다.
본 발명에 의하면, 미세패턴의 가공에 있어서, 시료에 인가하는 고주파전압을 반복하여 온/오프제어하고, 또한 고주파전압의 주파수와 그 반복주파수의 조합을 연구함으로써, 에칭의 이방성을 높이는 동시에 선택비를 높게 할 수 있다. 이에 따라, 가공치수가 1μm 이하 바람직하게는 0.5μm 이하의 소자의 가공을 가능하게 하였다. 구체적으로는, 이온의 에너지분포의 협대역(狹帶域)에 의하여 미세소자가공의 과제인 가공이방성과 선택비의 트레이드 오프를 해소할 수 있다.
이하, 본 발명의 실시예를 도면에 의하여 설명한다. 맨처음으로, 도 1, 도 2에 의하여 본 발명의 제 1 실시예를 설명한다. 도 1은 본 발명을 적용한 플라즈마 에칭장치의 전체구성도이다. 마그네트론(101)에서 자동정합기(106)와 도파관(102)과 도입창(103)을 거쳐 진공용기(104) 내에 마이크로파가 도입된다. 한편, 진공용기(104)에는 가스도입수단(100)을 거쳐 할로겐 등의 에칭가스가 도입되고, 마이크로파의 도입에 따라 이 가스의 플라즈마가 발생한다. 도입창(103)의 재질은 석영, 세라믹 등 마이크로파(전자파)를 투과하는 물질이다.
진공용기(104)의 주위에는 전자석(105)이 설치되어 있다. 전자석(105)에 의한 자장강도는 마이크로파의 주파수와 공명을 일으키도록 설정되어 있다. 예를 들어, 주파수가 2.45GHz라면 자장강도는 875Gauss이다. 이 자장강도로 플라즈마중의 전자의 사이클로트론운동이 전자파의 주파수와 공명하기 때문에, 효율적으로 마이크로파의 에너지가 플라즈마에 공급되어, 고밀도의 플라즈마가 생긴다.
시료(107)는 시료대(108) 위에 설치된다. 시료에 입사하는 이온을 가속하기 위하여, 고주파전원인 rf(radio frequency) 바이어스전원(109)이 고대역통과필터(111)를 거쳐 시료대(108)에 접속되어 있다. 시료대 표면에는 세라믹 또는 폴리머막과 같은 절연막(110)이 설치되어 있다. 또, 저대역통과필터(113)를 거쳐 직류전원(112)을 접속하여 시료대(108)에 전압을 인가함으로써 시료를 시료대에 정전력에 의하여 유지한다.
도 2에 도 1의 장치에 의한 에칭처리시의, 진공용기(104) 내의 가스공급, 마그네트론(101), rf 바이어스전원(109)의 동작을 나타낸다. (a)에 나타낸 바와 같이 가스가 공급되고, 에칭개시와 동시에 가스압은 일정하게 유지되고, (b)에 나타낸 바와 같이 마이크로파전력도 연속적으로 공급된다. 한편, (c)에 나타낸 바와 같이 시료에 인가되는 rf 바이어스는 주기적으로 온/오프된다. rf 바이어스의 온/오프에 의하여 이온 가속의 유무기간을 설정함으로써, 시료의 표면처리 기간에 있어서 고에너지이온구간과 저에너지이온구간이 생긴다. 그리고, (d)에 나타낸 바와 같이, 저에너지이온구간에서는, 에칭은 진행하지 않고 오히려 가스 또는 플라즈마중의 잔류반응생성물의 퇴적이 생긴다.
다음으로, rf 바이어스의 주파수와 그 온/오프의 반복주파수와 에칭특성의 관계를 설명한다. 도 3은 rf 바이어스의 파형을 나타내며, (a)는 본 실시예의 에칭조건에 대응하는 것으로서, rf 바이어스주파수가 100KHz이고 온/오프주파수(변조주파수)가 100Hz인 경우의 파형이다. (b)는 일본국 공개특허공보 평6-151360(대응 USP5,352,324호 명세서)에 의해 알려져 있는 바와 같이, rf 바이어스주파수가 1KHz이고 온/오프주파수(변조주파수)가 1Hz인 경우의 파형이다.
rf 바이어스를 시료대에 인가하면, 시료표면에서 대략 1mm 이하의 두께의 영역에 고전계의 영역(시스라고 불림)이 발생하여 이 영역에서 이온이 가속된다. 가속된 이온의 에너지 분포는 rf 바이어스의 주파수에 의존한다. rf 바이어스의 주파수가 충분히 낮으면 이온의 움직임은 정현파로 나타나는 전압의 변화에 추종하기 때문에 전압의 순간치(Vx)[도 3(b)]와 동일한 에너지를 갖고, 에너지분포는 도 4의 1KHz의 선도에 나타낸 바와 같이 매우 폭이 넓은 분포로 된다.
rf 바이어스의 주파수가 높아지면, 이온의 움직임이 rf 바이어스의 변동에 추종할 수 없게 되기 때문에, 이온의 에너지는 점차로 rf 바이어스인가시에 발생하는 전압의 직류성분(Vdc)의 값에 수속(收束)한다. 그 동안에 과도적인 상태가 있고, 주파수 약 100KHz 내지 수MHz 사이는, 이온의 에너지는, 도 4의 100KHz의 선도에 나타낸 바와 같이 rf 바이어스의 진폭(Vpp)에 상당하는 고에너지의 피크(401)와 저에너지의 피크(402)를 갖는 안장형의 분포를 갖는다. 이 저에너지의 피크(402)는, rf 바이어스 0W, 즉 rf 바이어스의 변동으로 바로 가속되지 않는 타이밍시에 시스 내에 들어간 이온에 상당한다. 또, rf 바이어스가 오프인 기간은 이온은 가속되지 않고, 모든 이온은 도 4의 저에너지피크(402)에 상당하는 영역에 들어간다.
이어서, 도 1의 장치를 사용하여 라인과 공간으로 이루어지는 미세패턴을 시료표면에 에칭한 경우의 결과를 도 5에 나타낸다. 에칭용 가스에는, 염소(72sccm)와 산소(8sccm)의 혼합가스를 사용하고, 진공용기(104) 내부의 압력을 0.4Pa로 하였다. 또, 마그네트론(101)으로부터의 마이크로파출력을 400W로 하였다. 에칭한 반도체소자의 구조는, 실리콘기판(501) 위의 게이트산화막(502)의 두께가 4nm, 폴리 Si(503)의 두께 300nm, 레지스트(504)의 두께가 1μm이고 라인과 공간의 폭은 각각 0.4μm이다. 도 5에는 바이어스전원(109)의 주파수를 100KHz, 온/오프주파수를 100Hz로 한 경우의 에칭형상을 나타낸다. rf 바이어스의 피크출력은 300W이고, 듀티비(比)(1주기에 있어서의 온 기간의 비율)는 20%이다.
도 6에는 비교예로서 일본국 공개특허공보 평6-151360(대응USP 5,352,324호 명세서)에 의해 알려져 있는 바이어스전원의 주파수를 1KHz, 온/오프주파수를 1Hz로 한 경우의 에칭형상을 나타낸다. rf 바이어스의 피크출력은 300W이고 듀티비는 20%이다.
또한, 도 7에는, 비교예로서, rf 바이어스주파수 100KHz이고 전력을 연속출력으로 60W로 한 경우의 단면을 나타낸다. 이들 조건에서의 폴리 Si의 에칭속도는 약 250nm/분이고, 산화막과의 선택비는 약 20으로 된다.
도 5 내지 도 7은, 폴리 Si(503)의 에칭 도중의 형상이다. 본 발명의 방법에 의한 에칭(도 5)에서는, 수직인 측벽과 평탄한 에칭바닥면이 얻어진다. 또, 에칭속도의 소밀차(疏密差)가 없고, 따라서 넓은 부분(506)도 좁은 공간부(505)도 동일한 에칭깊이로 된다.
한편, 비교예로서 나타낸, 연속바이어스로 에칭한 경우(도 7)는, 측벽의 수직성이 나쁘고 또한, 좁은 부분에 면한 측벽(507)과 넓은 부분에 면한 측벽(508)에서는 넓은 부분쪽이 더욱 수직성이 나빠진다. 또, 에칭바닥면에는 서브트렌치라고 불리는 미세한 홈(509)이 발생한다. 또한 에칭속도의 소밀차가 발생하여 좁은 부분과 넓은 부분에 에칭깊이의 차(D)가 발생한다.
또, rf 바이어스를 온/오프하더라도, 비교예로서 나타낸 바와 같이, rf 바이어스주파수가 낮은 경우(도 6)에는 연속바이어스보다는 수직성은 좋으나 레지스트(504)의 아래에 언터커팅이 생긴다. 또, 수직성도 본 발명의 방법을 적용한 도 5보다 뒤떨어진다.
다음으로, 상기와 같은 결과를 초래하는 원인에 대하여 설명한다. 먼저 rf 바이어스의 온/오프(온/오프 바이어스}와, 연속인가(연속바이어스)의 비교에서는, rf 바이어스를 온/오프함으로써 동일 폴리 Si 속도를 얻기 위한 이온의 에너지를 높게 설정할 수 있기 때문에 이방성이 개선된다. 예를 들어, 연속바이어스 60W 에서의 Vpp는 320V이고, 온/오프 바이어스 피크전력 300W의 Vpp는 1410V가 된다. 여기서, 이온의 에너지는 대략 바이어스전압의 진폭(Vpp)에 비례한다. 따라서, 온/오프 바이어스에서는 이온의 에너지를 연속바이어스시보다 높게 할 수 있으므로 수직성이 향상한다.
한편, 연속바이어스에 있어서도 Vpp를 높게 함으로써 수직성은 좋아지나, 산화막의 에칭속도도 대략 Vpp에 비례하여 커지기 때문에, 폴리 Si와 산화막의 선택비가 낮아지고, 트랜지스터의 게이트전극의 에칭과 같이 바탕의 산화막이 얇은 경우에는 적합하지 않게 된다.
즉, 온/오프 바이어스에서는, 이온의 가속에 오프기간을 설정함으로써, 고에너지이온의 수를 저감하여, 선택비를 저하시키지 않고 수직성을 높일 수 있다. 또, 서브트렌치는, 측벽의 수직성이 나빠져 이온이 측벽에서 반사되어 바닥면으로 입사하므로 생기는 것이다. 따라서, 측벽의 수직성이 좋아짐으로써 서브트렌치도 저감되고, 평탄한 에칭바닥면이 얻어진다.
또한, rf 바이어스를 온/오프하더라도 rf 바이어스주파수가 낮으면, 도 4에 나타낸 바와 같이 중간영역에너지를 가지는 이온이 다수 존재하기 때문에 언더커팅이 생긴다. 즉, 에칭반응은, 어떤 역치 이상의 에너지를 가진 이온의 입사에 의하여 촉진된다. 중간영역에너지를 갖는 이온은, 에칭반응을 촉진시키나 에너지가 낮기 때문에 방향성이 나쁘고, 따라서 레지스트(504) 아래의 폴리 Si 측벽(503)에 충돌하여 언터커팅이 생긴다.
이상, 본 실시예와 같이, rf 바이어스를 100KHz 이상으로 함으로써, 중간영역에너지의 이온을 저감할 수 있으므로 이방성이 높은 에칭이 가능해진다. 즉, 에칭의 이방성을 높게 하기 위해서는, 이온의 에너지를, 에칭에 기여하지 않는 저에너지영역과 방향성이 높은 고에너지영역의 2개로 나눌 필요가 있다. 그리하여, rf 바이어스를 온/오프함에 따른 효과도, 온(on) 시의 이온에너지가 이 2개의 영역으로 분리하는 주파수 100KHz 이상에서 사용하여 처음으로 진가를 발휘한다.
이어서, 본 발명의 제 2 실시예를 설명한다. 먼저, rf 바이어스의 온/오프의 듀티비 및 이온의 에너지에 대하여 설명한다. 도 8은 폴리 Si의 에칭속도와 대(對)산화막선택비의 관계를 나타낸 것으로서, 연속바이어스와 온/오프 바이어스를 비교하고 있다. 이 예에서는, 마그네트론(101)으로부터의 마이크로파의 출력을 400W로 하였다. 바이어스전원(109)의 출력은 60W이고 주파수는 800KHz로 하였다. 또한, 온/오프의 반복주파수는 1KHz로 하였다. 가스는 염소 185sccm과 산소 15sccm이고, 압력은 0.8Pa이다. rf 바이어스전력이 파라미터이나, 온/오프 바이어스 제어에서는 피크전력을 60W로 하여, 듀티비를 바꾸며 전력을 제어하였다. 즉 듀티비가 50%인 경우에는 전력은(60W의 50%로) 30W가 된다.
도 8에서 알 수 있는 바와 같이, 온/오프 바이어스 제어에서는, 듀티비 50% 이하의 영역에서, 연속바이어스와 비교하여 선택비가 상승한다. 이 때문에, 이온에너지를 높이더라도 선택비를 낮추는 일 없이 이방성을 높일 수 있다. 듀티비는 작을수록 효과는 커지나, 너무 작으면 폴리 Si 에칭속도가 작아지므로 실용적으로는 5% 내지 50%의 범위가 좋다.
상기와 같은 효과가 rf 바이어스의 온/오프제어, 즉 시간변조에 의하여 얻어지는 이유에 대하여 다음에 설명한다.
온/오프 바이어스 제어에 의하여 선택비가 올라가는 이유는, rf의 바이어스 오프기간에 반응생성물이 산화막 위에 퇴적하여 산화막의 에칭속도를 저하시키는 것에 따른 것이라고 생각된다. 특히 염소와 산소와 실리콘의 반응생성물은 온도가 낮은 영역에서 산화막 위에 퇴적하기 쉽다. rf 바이어스의 오프기간은 시료 표면에 입사하는 이온에너지가 낮으므로 표면온도가 낮아진다. 그 동안에 산화막 위에 반응생성물이 퇴적하여 동일Vpp에서의 연속바이어스 및 동일에칭속도가 얻어지는 Vpp의 조건에서의 연속바이어스보다 선택비가 높아진다. 온/오프 바이어스 제어에 있어서도 이들 Vpp보다 더욱 이온에너지를 크게 해 가면 산화막에칭속도가 상승하여 연속바이어스시와 동일한 선택비가 된다. 그러나, 이 영역에서는 이온에너지가 높으므로 도 5의 실시예에 나타낸 바와 같이, 이방성이 좋고 또한 서브트렌치가 없는 가공이 가능하다. 또, 마이크로로딩은 일반적으로 이온에너지가 높을수록 저감된다. 따라서, 온/오프 바이어스 제어에 의하여 선택비를 저하시키지 않고 마이크로로딩도 저감할 수 있다.
이어서, 이방성을 높여 서브트렌치를 저감하기 위한 이온에너지의 조건을 설명한다. 도 9는 실험적으로 구한 rf 바이어스전압과 서브트렌치의 깊이의 관계를 나타낸 도면이다. 여기서, 서브트렌치 깊이란, 도 7 중의 L로 표시되는 폴리 Si의 홈 바닥에 생기는 미세한 홈(509)의 깊이이다. 다음에 트랜지스터의 게이트의 가공에서 허용할 수 있는 서브트렌치의 깊이를 구한다. 게이트의 가공에서는, 홈 바닥에 폴리 Si의 에칭잔여물이 없고, 또한 게이트산화막(502)을 충분히 남겨두고 에칭할 필요가 있다. 게이트산화막이 6nm 이하의 얇은 영역에서는 에칭후의 게이트산화막 두께가 2nm 이상 남을 필요가 있다. 나머지의 두께가 2nm 이상이 되는 시간 내에 서브트렌치 깊이(L)에 상당하는 폴리 Si를 에칭할 수 없으면 홈 바닥에 폴리 Si의 에칭잔여물이 생긴다.
여기서, 게이트산화막을 2nm 남기는 동안에 에칭할 수 있는 폴리 Si의 에칭량을 허용 서브트렌치 깊이[Lmax(nm)]라 하면 Lmax = S(d-2)로 된다. 여기서, S는 폴리 Si와 산화막의 선택비, d(nm)는 게이트산화막의 초기막 두께이다. 이 관계를 도 10에 나타낸다.
또한, 도 9 중의 점(A, B, C)의 에칭형상을 도 11에 나타낸다. 도 9 내지 도 11에 의하여, 이방성과 게이트산화막 잔여량을 양립할 수 있는 이온에너지가 구해진다. 먼저, 에칭측벽의 수직성은 Vpp가 500V 이상이고 최소가공치수 1μm 내지 0.1μm의 소자에 의해 충분한 레벨에 도달한다. Vpp가 500V 내지 1000V에서는, 앞에 설명한 염소+산소의 연속바이어스를 사용한 에칭에서는, 선택비는 10 내지 5의 범위로 된다.
도 10에서, 예를 들어 게이트산화막 6nm을 가공하는 경우, 선택비 5에서는 허용 서브트렌치 깊이는 약 20nm로 된다. 도 9에서, Vpp = 500V 이상의 영역에서 서브트렌치가 20nm 이하로 되므로, Vpp를 500V 이상으로 설정하면 계산상으로는 가공 가능함을 알 수 있다. 그러나, 선택비 10 이하에서는, 에칭 종점 시간에 정확하게 에칭을 정지하지 않으면 게이트산화막은 에칭되게 되어 여유가 없다. 그래서, Vpp를 500V로 유지한 채로 선택비를 올리는 수법이 필요하게 되고, 즉 온/오프 바이어스와의 조합이 필요하게 된다.
서브트렌치의 깊이나 선택비에 직접 영향을 주는 물리량은 Vpp가 아니라 이온에너지이다. 그러나, 실제로는 이온에너지의 측정은 어려우므로 Vpp가 이온에너지의 지표로 된다.
다음으로, 이온의 에너지와 고주파전압의 관계에 대하여 설명한다. 플라즈마를 거쳐 고주파전압을 시료대에 인가하면, 어스(일반적으로는 도체벽이 어스로 된다)와 전극간에 전류를 흐르게 하고자 하는 작용때문에 시료대에는 이온을 인입하도록 직류전위가 발생한다(이후 Vdc라 함). 이온은 이 Vdc와 시간적으로 변화하는 고주파전압을 서로 중첩시킨 전계에 의하여 가속된다. 이온이 얻는 최대에너지는, 고주파전압의 시간적 변화에 추종하는지 여부에 의해 변한다. 일반적으로 에칭에 사용되는 플라즈마의 밀도는 1×1010/cm-3개 이상이다. 이 밀도에서는, 고주파의 주파수가 15MHz 이하에서는 고주파전압이 음에 접촉해 있는 기간 즉 정현파의 1/2주기 동안에 이온은 플라즈마 시스를 가로질러 시료에 도달하기 때문에, Emax는 대략 전압진폭의 2분의 1(Vpp/2)에 Vdc를 더한 값과 동등해진다. 실제로는 전기회로에서의 전압강하 등이 있고, Vpp가 500V에서는 Emax는 400eV가 되는 것은 측정을 통하여 알 수 있다. 에칭의 형상에 영향을 주는 본질적인 물리량은 Vpp가 아니라 이온에너지이므로, 서브 트렌치가 없는 형상을 얻기 위해서는 이온의 에너지의 최대치를 400eV 이상으로 하면 된다. 고주파의 주파수가 올라가서, 전압의 변화에 이온의 움직임이 따라 가지 않게 되면, Emax는 점차로 Vdc에 접근한다. 주파수가 15MHz 이상 내지 수십MHz 사이는 과도기로 되는데 그 경우에도 Vpp를 800V 이상으로 하면 Emax는 충분히 400eV 이상으로 된다.
소자의 구조나 에칭가스에 따라 필요한 Vpp는 변하는데 Vpp가 500V 이상은 좋은 기준이 된다. 바탕이 두꺼워 서브트렌치의 발생이 영향을 주지 않는 경우 또는 후기한 바와 같이 에칭을 몇개의 스텝으로 나누어 메인 에칭이 종료한 후의 오버 에칭에 적용하는 경우 등에는 Vpp는 더 낮은 값으로 지장이 없어 100V 정도라면 충분하다.
다음으로, 다른 재료의 에칭에 본 발명을 적용한 실시예 3과 그 결과를 설명한다. 시료는, 도 12에 나타낸 바와 같이, 실리콘기판(501) 위에 4nm의 산화막(502), 그 위에 300nm의 폴리 Si막(503)과 80nm의 텅스텐실리사이드(WSi)막(1201)이 있고, 최상층에는 마스크로서 패턴형상으로 가공된 질화실리콘막(1202)이 있다. 에칭가스는 염소(185sccm)와 산소(15sccm)의 혼합가스로, 압력을 0.8Pa로 하였다. 마그네트론(101)으로부터의 마이크로파의 출력을 400W로 하였다. rf 바이어스전원(109)의 주파수는 800KHz이다.
도 13은 비교예로서 연속바이어스 60W로 한 경우, 도 12는 온/오프 바이어스방식으로 피크출력 300W에서 듀티비를 20%로 한 경우의 에칭형상을 나타낸다. 이 시료에 있어서도, 연속바이어스로 에칭한 경우는 수직성이 나쁘고 또한 마이크로로딩도 크다. 한편, 본 발명의 온/오프 바이어스방식에서는 측벽의 수직성이 좋아진다. 또한, 이 시료에서는 폴리 Si의 에칭표면에 바늘형상의 돌기(1203)가 보인다. 이것은 아마 폴리 Si(503)와 WSi(1201)의 계면의 이물 등이 마스크로 되어 생기는 것으로 생각되며, 에칭잔여물의 한 원인이 된다. 온/오프 바이어스방식에서는 이 바늘형상 돌기의 밀도도 저감할 수 있다.
이어서, 알루미늄 등의 금속의 에칭에 본 발명을 적용한 실시예 4와 그 결과를 설명한다. 시료구조는, 도 14에 나타낸 바와 같이 기판 Si(501) 위에 산화막(1401) 300nm, TiN(1402) 100nm, Al(1403) 400nm, TiN(1404) 75nm을 퇴적시켜 최상층에는 레지스트 마스크(504) 1μm가 붙어 있다. 라인과 공간의 치수는 0.4μm이다. 에칭가스는 염소(80sccm)와 BCl3(20sccm)의 혼합이고, 압력을 1Pa로 하였다. 마이크로파전원(101)의 출력을 700W로 하고, 전극온도는 40℃로 하였다. rf 바이어스전원(109)의 주파수는 400KHz로 하고, 온/오프의 반복주파수는 2KHz로 하였다.
도 14는 온/오프 바이어스 제어로서 피크전력 350W이고 듀티비 20%인 경우, 도 15는 비교예로서 연속바이어스로서 전력이 70W인 경우의 에칭형상을 나타낸다. 이 양자의 전력치에서는 알루미늄의 에칭속도가 대략 동등해진다. 도 15에 나타낸 시료에서는, 형상마이크로로딩이 크고, 연속바이어스시의 넓은 공간에 면한 측벽(1405)의 수직성이 특히 나빠지나, 온/오프 바이어스 제어를 사용함으로써 마이크로로딩은 억제된다. 즉, 메탈이더라도 이방성 또는 마이크로로딩은 이온에너지가 높을수록 개선된다. 따라서, 온/오프 바이어스 제어를 사용함으로써 바탕산화막과의 선택비를 저하시키지 않고 이온에너지를 높게 설정할 수 있기 때문에 이상의 효과가 생긴다.
본 발명의 효과를 더욱 이용하는 방법으로서, 에칭공정을 복수의 스텝으로 나누는 방법이 있다. 이것을 실시예 5로서 설명한다. 도 16은 피가공물인 시료를 스텝으로 나누어 가공한 경우의 단면형상의 시간변화를 나타내고 있다. 시료의 구조는 실리콘기판(501) 위에 4nm의 산화막(502), 200nm의 다결정실리콘(503), 200nm의 질화실리콘막(1801)이 퇴적하고 있고, 질화실리콘막은 소망하는 패턴형상으로 가공되어 있다. 라인과 공간간격은 250nm이다. 또 통상 다결정실리콘(503)의 표면에는 자연산화막(1802)이 붙어 있다.
여기서는, 이 구조의 시료를 에칭하는 데 3개의 스텝으로 나누어 가공한다. 도 16(a)는 초기상태이다. 스텝(1)에서는 먼저 자연산화막(1802)을 제거한다. 에칭용 가스는 Cl2(200sccm)이고 압력을 0.8Pa로 하였다. 마이크로파전원(101)의 출력을 400W로 하였다. rf 바이어스전원(109)의 주파수는 800KHz이다. 이 스텝에서는 얇은 자연산화막의 제거가 목적이므로 시간은 5초로, 고주파전압전원(109)의 출력은 연속으로 60W로 하고 있다. 스텝(1) 종료후의 시료 단면을 도 16(b)에 나타낸다.
스텝(2)은, 가공의 주요부분을 차지하는 다결정실리콘(503)의 에칭이며, 이후 메인 에칭이라고 부른다. 이 스텝의 형상제어가 가장 중요하므로, 본 스텝(2)에 있어서 rf 바이어스전원(109)을 온/오프제어하고, 전력을 200W, 듀티비를 30%로 하였다. Vpp는 1000V로 된다. 또, 에칭용 가스는 염소 185sccm과 산소 15sccm의 혼합가스로, 압력을 0.8Pa로 하였다. 그 밖의 조건은 스텝(1)과 동일하게 하였다. 이 조건에서는 다결정실리콘의 에칭속도 300nm/min, 대(對)산화막선택비 20로 된다. 에칭시간은 35초로 하였다. 스텝(2) 종료후의 단면형상을 도 16(c)에 나타낸다. 서브트렌치가 없는 평탄한 바닥면과 수직인 측면이 얻어진다. 스텝(2)의 시간은 다결정실리콘(503)이 약간 남도록 설정되어 있다.
최후의 스텝(3)에서는, 바탕이 얇은 산화막(502)이 노출하기 때문에, 다결정실리콘의 에칭속도를 저하시키더라도 선택비가 높은 조건으로 전환한다. 구체적으로는, rf 바이어스전원(109)의 전력을 연속으로 하여 30W로 하였다. 다른 조건은 스텝(2)과 동일하다. 이 조건에서는 다결정실리콘의 에칭속도는 100nm/min, 선택비는 50으로 된다. 메인 에칭 종료후의 비교적 선택비가 높은 에칭을 오버 에칭이라고 한다. 에칭시간은 30초로 하였다. 스텝(3) 종료후의 단면을 도 16(d)에 나타낸다. 선택비를 올림으로써 바탕의 산화막을 충분히 남기고 또한 다결정실리콘(503)의 에칭잔여물 없이 가공할 수 있다. 스텝(3)에서는 연속바이어스를 사용하였으나, 온/오프 바이어스 제어에 있어서 그 피크전력을 낮추도록 해도 좋다.
이상과 같이, 피에칭물 즉 피가공물인 시료의 주요부분의 가공에 온/오프 바이어스 제어를 적용함으로써, 매우 얇은 바탕에 손상을 주는 일 없이 소망하는 가공이 가능하게 된다.
또한, 피에칭물이 더욱 여러 가지 물질의 다층구조이더라도 스텝의 수를 늘려 정밀도가 높고 형상이상이 없는 가공을 할 수 있다. 또, 어떤 스텝에 온/오프 바이어스 제어를 적용할지는 소자구조에 대응하여 적절히 정하는데, 온/오프 바이어스 제어에 의하여 프로세스 마진이 넓은 조건이 가능하게 된다. 또, 본 실시예에서는 에칭가스를 연속적으로 공급하는데, 에칭을 몇 개의 스텝으로 나눈 경우에는 스텝 사이에서 가스의 공급에 불연속이 있더라도 상관없다.
이어서, 본 발명을 적용할 수 있는 장치의 구조에 대하여 설명한다. 본 발명은, 최소가공치수 1μm 바람직하게는 0.5μm 이하의 소자의 가공을 목적으로 하기 때문에, 소위 플라즈마의 전자밀도가 1×1010개/cm-3이상, 바람직하게는 1×1011개/cm-3이상의 고밀도타입의 기종에서의 적용에 의해 효력을 발휘한다. 이 타입의 장치에는, 주로 유도결합형 장치와 ECR형 장치가 있다. 또한, 예전부터 알려져 있는 용량결합형 장치는, 고밀도플라즈마를 생성할 수 없으므로 스루풋이 낮고, 또 플라즈마밀도가 낮기 때문에 시스가 두꺼워져 시스 내에서의 이온산란에 의하여 이방성의 면에서 뒤떨어지는, 가스압력이 낮은 영역에서 플라즈마를 발생할 수 없으므로 역시 이온의 산란이 많은 등의 문제가 있어, 본 발명에는 적합하지 않다.
도 17에는 본 발명의 실시예 6으로서 유도결합형 장치를 나타낸다. 이 장치에서는, 수백KHz 내지 수십MHz의 소위 rf 주파수의 전자파를 사용한 유도결합에 의하여 플라즈마를 발생시킨다. 진공용기(104)는, 알루미나나 석영 등의 전자파를 투과하는 물질로 만들어져 있다. 그 주위에, 플라즈마를 발생시키기 위한 전자코일(201)이 감겨 있다. 코일에는 rf 전원(203)이 접속되어 있다. 진공용기 내에는 시료대(108)가 설치되어 있고, 시료대(108)에는 그 위에 시료(107)가 놓여지며, rf 바이어스전원(109)이 접속되어 있다. 진공용기(104)에는 상부덮개(207)가 붙어 있으나 이것은 진공용기와 일체형이더라도 상관없다.
이 방식의 장치에서도 지금까지 설명한 실시예와 동일하게 rf 바이어스전원(109)을 온/오프하여 상기한 바와 같은 효과를 생기게 할 수 있다. 또한, 도 17에 나타낸 장치에서는, 전자코일(201)은 상부덮개(207) 위에 설치되어 있더라도 효과는 동일하다.
또한, 도 18에서, 본 발명의 실시예 7로서, 전자파와 자장을 전자사이클로트론공명(ECR)시키는 구조를 구비한 장치에 대하여 설명한다.
가스도입수단(100)을 갖는 진공용기(104) 주위에는, 전자석(105)이 배치되어 있다. 동축케이블(204)에 의하여 평면안테나판(205)에 도입되는 전자파와, 상기 전자석(105)에 의한 자장의 상호작용으로, 진공용기(104) 내로 도입된 가스를 플라즈마화하여 시료(107)를 처리한다. 시료(107)는, 시료대(108)에 올려놓여지고, 정전흡착력에 의하여 흡착 지지되어 있다. 시료(107)에 이온을 인입하기 위한 고주파바이어스가, rf 바이어스전원(109), 정합기(111)를 거쳐 시료대(108)에 인가된다. 정전흡착을 위한 전압은 직류전원(112)에 의하여 부가된다. 평면안테나판(205)에는, 450MHz의 플라즈마발생용 전원(211)과, 필터(212)를 거쳐 13.56MHz의 안테나 바이어스용 전원(213)이 접속되고, 평면안테나판(205)에 두 종류의 주파수가 인가되어 있다. 각각의 전원은, 정합기(214, 215)를 거쳐 필터(212)에 접속되어 있다. 동축케이블(204)과 평면안테나판(205)은, 대략 원뿔형 부재로 접속되어 있고, 동축케이블(204)을 전파해 온 고주파가 효율적으로 평면안테나판(205)에 전해지도록 구성되어 있다. 또한, 여기서 부호 219는 진공용기(104)의 안쪽에 설치된 온조(溫調)내벽수단이고, 부호 227은 시료대(108)에 설치되어 시료(107)의 외주부에 배치된 원환상 부재이며, 부호 223은 원환상 부재(227)에 접속되어 플라즈마분포를 제어하기 위한 전원이고, 부호 224는 시료대(108)의 온도를 제어하기 위한 열매체가 흐르는 유로이며, 부호 220은 동축케이블(204)과 접지전위 사이에 설치하고, 후기한 안테나 바이어스용 필터이다.
상기 장치에 있어서, 플라즈마생성용의 450MHz의 전자파(마이크로파)가 평면안테나판(205)에 급전(給電)되면 평면안테나판(205)은 평면안테나로서 동작한다. 평면안테나판(205)의 위쪽(플라즈마발생영역과 반대 방향)인 진공용기(104)의 천장과, 평면안테나판(205)이 대향하고 있고, 이 천장은 어스전위에 접지되어 있다. 천장과 평면안테나판(205) 사이에는 석영이나 알루미나 등으로 이루어지는 유전체(216)가 설치되어 있다. 평면안테나판(205)의 직경이나 유전체의 재료, 두께 등은, 450MHz의 전자파가 천장과 평면안테나판(205) 사이에서 TM1모드로 공진하는 치수로 설계되어 있다. 이와 같은 평면안테나 구조로 공진한 450MHz의 전자파는, 유전체(216)를 통과하고, 다시 평면안테나판(205)의 외주부에 배치되어 있는 유전체로 만든 링(여기서는 석영을 사용하였으므로 석영링 217이라 함)을 통과하여 플라즈마중에 방사된다. 또, 전자파의 일부는, 평면안테나판(205)의 표면을 표면전류로서 전파하고, 플라즈마에 접하는 부분에서 방사된다. 이와 같이, 평면안테나판(205)에 급전된 450MHz의 전자파는, 유전체(216) 및 석영링(217)을 거쳐 진공용기(104) 내의 외주공간부로 효율적인 전자파공급이 이루어지고, 전자석(105)에 의한 자장에 의하여 공진상태로 되어, 용이하게 플라즈마의 형성 및 플라즈마의 유지가 이루어진다.
평면안테나판(205)을 평면안테나로서 동작시킴과 동시에, 본 실시예에서는, 전자파와 자장을 전자사이클로트론공명시킨다. 이 경우의 자장의 강도는, 플라즈마생성영역에 있어서 450MHz의 전자파와 자장이 전자사이클로트론공명을 만족하는 크기가 필요하며, 100 내지 200가우스이다. 전자석(105)에 의하여 이 자장강도를 중심으로 한 자계가 형성된다. 또한, 자장이 없는 상태에 있어서도, 평면안테나로부터의 효율적인 전자파의 공급을 행할 수 있기 때문에 플라즈마형성이 가능하고, 본 실시예의 장치는 자장을 구비한 경우에 한정되는 것은 아니다.
평면안테나판(205)의 주변에는, 석영링(217)이 설치되어 있다. 석영링(217)은, 평면안테나판(5) 또는 실리콘으로 이루어지는 처리가스공급용 플레이트(218) 주변부의 전계강도가 국부적으로 강해지는 것을 완화하는 효과가 있어, 플라즈마생성을 균일화할 수 있다.
또한, 자장을 사용하여 전자사이클로트론공명을 이용하는 경우는, 플라즈마의 균일성과 자장조건이 밀접한 관계에 있다. 진공용기(104)의 외주부에 설치한 전자석(105)에 의하여 임의의 장소에 전자사이클로트론공명영역을 설정할 수 있다. 공명영역은, 본 실시예의 경우에는 450MHz의 전자파를 사용하였으므로, 약 160 내지 180가우스 정도의 자장강도가 발생하고 있는 개소이다. 이 공명영역은, 플라즈마가 효율적으로 생성되고 있으므로, 플라즈마밀도가 높은 영역이나, 자장조건에 크게 영향받는다. 따라서, 에칭영역의 플라즈마밀도가 균일화되도록 전자사이클로트론영역의 위치나 자장구배(자장강도의 변화율), 공명영역의 형상 등을 조절함으로써 각각의 에칭에 적합한 설정이 가능하게 된다.
이 타입의 장치에서도, 앞의 실시예에서 설명한 바와 같이, rf 바이어스전원(109)을 온/오프하여 수직성을 향상시킬 수 있다. 또한 도 18의 장치에서는 플라즈마발생용 전원(211)의 주파수대가 100MHz 내지 1GHz의 소위 VHF 내지 UHF대의 마이크로파영역의 전자파인 것이 본질이며, 다음에 설명하는 부가기능은 없어도 상관없다. 먼저 평면안테나판(205)에 접속된 13.56MHz의 안테나 바이어스용 전원(213)은, 평면안테나판(205)에 바이어스를 인가하여 플라즈마중의 화학종을 제어하기 위한 것으로서, 반드시 필요하지는 않다. 또, 시료대(108) 주위에 있는 원환상 부재(222)는 플라즈마의 균일성 제어를 위하여 있으며, 없어도 된다. 또, 평면안테나판(205)은 진공 밖에 있는 구조이더라도 좋다.
이어서, 본 발명의 실시예 8로서, 시료의 흡착방법에 특징이 있는 실시예를 설명한다. 이미 서술한 대로, 본 발명에서는, rf 바이어스전압을 고속으로 온/오프하여 고정밀도에칭을 행하기 때문에, rf 바이어스가 시료에 균일하게 또한 파형의 왜곡 등이 없게 전해질 필요가 있다. 그러기 위해서는, 시료를 시료대에 큰 공극없이 흡착할 필요가 있다. 간극이 있으면 그 용량에 따라 rf 바이어스가 걸리는 쪽에 불균일이 생기거나 한다. 따라서, 온/오프 바이어스 제어는 도 1에 나타낸 바와 같이 정전흡착형 시료대와의 조합이 중요해진다. 또한, 온/오프 바이어스 제어는 rf 바이어스가 온/오프되므로, 정전흡착력에도 변동이 생길 가능성이 있다. 그래서 바람직하게는, 이하에 설명하는 쌍극형 정전흡착법과 조합하는 것이 좋다.
도 19는 쌍극형 정전흡착구조를 구비한, 상기한 바와 같은 에칭장치의 시료대 부분의 확대도이다. 이 시료대는, 정전흡착용 전극으로서 절연재(302)로 둘러싸여진 제 2 전극(301)을 갖는다. 여기에, 저대역통과필터(113)를 거쳐 직류전압이 인가된다. 또한, 시료(107)는 시료밀어올림핀(303)과 상하기구(304)로 시료대(108)에 착탈할 수 있다. 도 1에 나타낸 단극형 정전흡착장치를 갖는 시료대에서는 플라즈마가 발생하지 않으면 시료를 흡착할 수 없으나, 이 실시예의 시료대에서는 시료대(108)와 제 2 전극(301)에 다른 극성의 전압을 인가함으로써, 플라즈마가 없더라도 시료를 정전흡착할 수 있다. 따라서, rf 바이어스의 온/오프에 영향을 받지 않고 시료의 흡착이 가능하고 안정성이 뛰어나다.
도 20에 본 발명의 실시예 9를 설명한다. 이 장치에서는, 플라즈마를 발생하기 위한 마그네트론으로부터 발진되는 마이크로파도 동시에 온/오프제어한다. 구성은, 마이크로파전원(400)에 펄스변조기(401)를 접속하여 여기에서 펄스파(2001)에 의하여 플라즈마를 온/오프한다. 플라즈마를 온/오프함으로써 전자온도가 저하하기 때문에, 하전입자에 의한 시료의 손상을 저감할 수 있는 효과가 있다. 또, rf 바이어스전원(109)에는, 오프기간에 양의 펄스(2002)를 중첩해도 되며, 이에 따라 전자가 시료표면의 미세패턴에 인입되고, 차징에 의한 손상을 완화할 수 있다.
이어서, 실시예 10으로서, 그 밖의 에칭 조건에 대하여 설명한다. 상기한 실시예에서 설명한 조건은 전형적인 값이며, 처리가스압력, 처리가스의 종류, 플라즈마발생을 위한 전력치 등이 변하더라도 본 발명에 있어서의 온/오프 바이어스 제어는 효과가 있다. 그러나, 에칭속도나 선택비를 생각하면 이하에 설명하는 것과 같은 범위에서의 사용이 바람직하다. 먼저, 주로 폴리 Si와 그 다층막의 에칭에 사용하는 염소와 산소의 혼합가스로는, 염소유량 20sccm 내지 1000sccm에 산소의 혼합비율은 0% 내지 50%가 적량이다. 산소의 혼합량이 이 이상 많아지면 폴리 Si의 에칭속도가 극단적으로 늦어진다. 또 압력은 0.1Pa 내지 10Pa가 적당하다. 또 에칭가스를 염소와 HBr과 산소의 혼합가스로 하는 경우도 염소와 HBr의 유량은 각각 20sccm 내지 1000sccm에 산소의 혼합율 0% 내지 50%가 적량이다.
또 Al 등의 메탈배선의 에칭에는 염소, 염소와 BCl3의 혼합가스, 염소와 HCl의 혼합가스 또는 염소와 BCl3과 HCl의 혼합가스가 적합하다. 이 경우에는 염소와 HCl의 유량 각각 20sccm 내지 1000sccm에 BCl3의 혼합률 0% 내지 50%가 적량이다. 또한, 이들 가스에 CH4또는 아르곤 등의 희석가스를 혼합해도 된다.
플라즈마의 밀도는, 플라즈마발생용 전원의 전력에 의해 정해지며 에칭속도와 밀접한 관계가 있다. 실용적인 속도를 얻기 위해서는, 플라즈마발생공간 즉 시료대와 전극 사이의 부피에 대한 전력을 0.01W/cc 이상으로 하면 된다. 또, 플라즈마밀도가 너무 높으면 소자의 전기적인 손상 등이 문제로 되므로 0.2W/cc 이하로 하는 것이 좋다.
또, 시료에 인가하는 바이어스전원의 주파수는 100KHz 내지 100MHz 사이가 좋다. 이 이상의 주파수에서도 이온에너지의 협대역화는 가능하나, 바이어스전원에 의하여 플라즈마가 발생하기 쉬워지는 문제가 생긴다. 온/오프 바이어스의 반복주파수는 100Hz 이하에서는, 온/오프 시간이 너무 길어, 에칭측벽이 매끄럽지 않게 된다. 반복주파수가 높으면 전원의 작성이 기술적으로 어려워지므로 10KHz 이하가 적합하다.
또 본 발명이 특히 효과를 발휘하는 것은, 라인과 공간의 간격이 0.5μm 이하의 미세한 패턴의 가공이다. 게이트전극에서는 바탕산화막의 두께가 6nm 이하인 시료의 가공이다.
이상과 같이, 본 발명에 의하면 다음과 같은 특징이 있다.
동일에칭속도가 얻어지는 연속의 고주파바이어스전압의 Vpp치에 대하여, 상기 Vpp치보다 큰 값의 Vpp치를 부여한 고주파바이어스전압을 온/오프제어함으로써, 선택비를 손상하지 않고 이방성을 개선할 수 있다.
고주파바이어스전압의 주파수를 15MHz 이하로 하고 고주파바이어스전압의 Vpp치를 500V 이상으로 함으로써, 서브트렌치를 저감하여 이방성을 높게 할 수 있다.
고주파바이어스전압의 주파수가 15MHz보다 큰 경우에는, 고주파바이어스전압의 Vpp치를 800V 이상으로 함으로써, 서브트렌치를 저감하여 이방성을 높게 할 수 있다.
고주파바이어스전압의 온(on) 시의 듀티를 5 내지 50%로 함으로써, 선택비 향상의 효과를 더욱 현저하게 할 수 있다.
시료의 표면처리의 개시부터 종료까지를 복수의 스텝으로 나누어, 스텝 중의 적어도 하나에서 고주파바이어스전압을 온/오프제어함으로써, 선택비가 높은 영역 또는 이방성이 높은 영역을 구분하여 사용할 수 있으므로 더욱 가공정밀도를 높일 수 있다.
복수의 스텝이 바탕물질과의 가공속도비를 비교적 작게 잡는 전반과, 가공속도비를 비교적 크게 잡는 후반으로 나누어, 적어도 전반의 스텝에서 고주파바이어스전압을 온/오프제어함으로써, 특히 온/오프제어에서의 이방성이 높은 영역을 유효하게 이용할 수 있고, 가공형상을 좋게 할 수 있다.
스텝의 전환을 시간에 따라 전환함으로써, 간단한 전환제어로 복잡한 다층막의 에칭을 정밀도좋게 행할 수 있다.
플라즈마생성과는 독립하여 시료대에 100KHz 이상의 주파수의 고주파바이어스를 인가하고 고주파바이어스를 100Hz 내지 10KHz의 주파수로 변조하여, 시료에 대하여 최소가공치수가 1μm 이하의 표면가공을 행함으로써, 이온에너지의 협대역화가 도모되어, 온/오프 바이어스의 효과를 보다 유효하게 인출할 수 있고, 미세한 가공이 가능하다.
플라즈마의 전자밀도를 1×1010개/cm-3이상의 고밀도플라즈마로 함으로써, 스루풋이 높은 가공을 할 수 있다.
처리가스를 염소와 산소의 혼합가스로 함으로써, 폴리 Si와 산화막의 선택비가 보다 높은 에칭을 행할 수 있다.
처리가스를 마이크로파를 사용하여 플라즈마화하고, 플라즈마생성과는 독립하여 시료대에 100KHz 이상이고 10MHz 이하인 주파수의 고주파바이어스를 인가하며, 고주파바이어스를 100Hz 내지 10KHz의 주파수로 온/오프제어하여, 온 시의 고주파바이어스전압의 Vpp치를 100V 이상으로 하여 시료의 표면가공을 행함으로써, 고스루풋으로 선택비가 높은 에칭을 행할 수 있다.
플라즈마를 2.45GHz의 마이크로파를 사용한 ECR 플라즈마로 함으로써, 전원에 마그네트론을 사용할 수 있으므로 장치가격을 낮게 억제하여 상기한 바와 같은 효과를 얻을 수 있다.
플라즈마를 100MHz 내지 1GHz의 마이크로파를 사용한 ECR 플라즈마로 함으로써, 마이크로파의 파장이 길기 때문에 보다 구경이 크고 균일한 플라즈마로 상기한 바와 같은 효과를 얻을 수 있다.
최소가공치수가 1μm 이하인 패턴을 갖는 시료를 정전흡착에 의하여 유지하고, 플라즈마생성과는 독립하여 시료에 인가하는 고주파바이어스를 시간변조하여 시료를 플라즈마처리함으로써, 온/오프제어한 rf 바이어스를 균일하면서도 효율적으로 시료에 전달하므로, 미세패턴의 시료를 고정밀도이면서도 신뢰성 좋게 가공할 수 있다.
다이폴식의 정전흡착에 의하여 시료를 유지함으로써, rf 바이어스의 온/오프에 관계없이 일정한 흡착력이 얻어지므로 가공의 신뢰성이 더욱 높아진다.
막 두께가 6nm 이하인 게이트산화막 위에 게이트전극으로 되는 재료의 막을 가지는 시료를, 플라즈마생성과는 독립하여 인가한 고주파바이어스를 시간변조하여 플라즈마처리함으로써, 얇은 산화막을 충분히 남기고 상층막의 에칭을 행할 수 있다.
게이트전극으로 되는 재료의 막이 다결정실리콘막 또는 다결정실리콘막을 가지는 다층막인 시료에 고주파바이어스의 온/오프제어를 적용함으로써, 이방성이 높은 가공을 할 수 있다.
또한, 이들 실시예에 있어서의 고주파바이어스의 온/오프제어에 있어서, 고주파바이어스의 오프기간은 고주파바이어스전압의 인가를 정지하는 것, 고주파바이어스전압의 출력을 0V로 하는 것, 또는 고주파바이어스의 오프기간의 효과에 영향을 주지 않는 범위의 작은 전압을 인가하는 것, 이들은 본 발명의 고주파바이어스전압의 온/오프제어 또는 시간변조에 포함된다.

Claims (23)

  1. 처리실 내에 플라즈마를 생성함과 동시에, 상기 플라즈마의 생성과는 독립하여 시료가 배치되는 시료대에 고주파바이어스전압을 인가하고, 동일에칭속도가 얻어지는 연속의 고주파바이어스전압의 Vpp치에 대하여, 상기 Vpp치보다 큰 값의 Vpp치를 부여한 고주파바이어스전압을 온/오프제어하는 것을 특징으로 하는 시료의 표면처리방법.
  2. 제 1 항에 있어서,
    상기 고주파바이어스전압의 주파수를 15MHz 이하로 하고, 상기 고주파바이어스전압의 Vpp치를 500V 이상으로 하는 것을 특징으로 하는 시료의 표면처리방법.
  3. 제 1 항에 있어서,
    상기 고주파바이어스전압의 주파수를 15MHz보다 크게 하고, 상기 고주파바이어스전압의 Vpp치를 800V 이상으로 하는 것을 특징으로 하는 시료의 표면처리방법.
  4. 제 1 항에 있어서,
    상기 고주파바이어스전압의 온 시의 듀티를 5 내지 50%로 하는 것을 특징으로 하는 시료의 표면처리방법.
  5. 제 1 항에 있어서,
    상기 시료의 표면처리 개시부터 종료까지를 복수의 스텝으로 나누어, 상기 스텝 중의 적어도 하나에서 상기 고주파바이어스전압을 온/오프제어하는 것을 특징으로 하는 시료의 표면처리방법.
  6. 제 5 항에 있어서,
    상기한 복수의 스텝이 바탕물질과의 가공속도비를 비교적 작게 잡는 전반과, 상기 가공속도비를 비교적 크게 잡는 후반으로 나누어, 적어도 상기한 전반의 스텝에서 상기 고주파바이어스전압을 온/오프제어하는 것을 특징으로 하는 시료의 표면처리방법.
  7. 제 6 항에 있어서,
    상기 스텝의 전환은, 시간에 따라 전환하는 것을 특징으로 하는 시료의 표면처리방법.
  8. 진공용기 내에 설치된 시료대에 시료를 배치하고,
    상기 진공용기 내에 처리가스를 연속적으로 공급함과 동시에 상기 처리가스를 플라즈마화하며,
    상기 플라즈마생성과는 독립하여 상기 시료대에 100KHz 이상의 주파수의 고주파바이어스를 인가하고,
    상기 고주파바이어스를 100Hz 내지 10KHz의 주파수로 변조하여, 상기 시료에 대하여 최소가공치수가 1μm 이하인 표면가공을 행하는 것을 특징으로 하는 시료의 표면처리방법.
  9. 제 8 항에 있어서,
    상기 플라즈마가 전자밀도 1×1010개/cm-3이상의 고밀도플라즈마인 것을 특징으로 하는 시료의 표면처리방법.
  10. 제 8 항에 있어서,
    상기 처리가스가 염소와 산소의 혼합가스인 것을 특징으로 하는 시료의 표면처리방법.
  11. 진공용기 내에 설치된 시료대에 시료를 배치하고,
    상기 진공용기 내에 처리가스를 연속적으로 공급함과 동시에 상기 처리가스를 마이크로파를 사용하여 플라즈마화하며,
    상기 플라즈마생성과는 독립하여 상기 시료대에 100KHz 이상이고 10MHz 이하의 주파수의 고주파바이어스를 인가하고,
    상기 고주파바이어스를 100Hz 내지 10KHz의 주파수로 온/오프제어하며,
    상기 온 시의 고주파바이어스전압의 Vpp치를 100V 이상으로 하여 시료의 표면가공을 행하는 것을 특징으로 하는 시료의 표면처리방법.
  12. 제 11 항에 있어서,
    상기 플라즈마는 2.45GHz의 마이크로파를 사용한 ECR 플라즈마인 것을 특징으로 하는 시료의 표면처리방법.
  13. 제 11 항에 있어서,
    상기 플라즈마는 100MHz 내지 1GHz의 마이크로파를 사용한 ECR 플라즈마인 것을 특징으로 하는 시료의 표면처리방법.
  14. 진공용기내에 설치된 시료대에 정전흡착에 의하여 유지된 최소가공치수가 1μm 이하인 패턴을 갖는 시료를, 상기 진공용기 내에 연속적으로 처리가스를 공급하여 생성된 플라즈마에 의하여 에칭처리할 때에,
    상기 플라즈마생성과는 독립하여 상기 시료대에 고주파바이어스를 인가하고 상기 고주파바이어스를 시간변조하여, 상기 시료의 처리를 행하는 것을 특징으로 하는 시료의 표면처리방법.
  15. 제 14 항에 있어서,
    상기 시료의 정전흡착은 다이폴식의 정전흡착인 것을 특징으로 하는 시료의 표면처리방법.
  16. 막 두께가 6nm 이하인 게이트산화막 위에 게이트전극으로 되는 재료의 막을 갖는 시료를 플라즈마에 의하여 에칭처리할 때에,
    상기 시료에 고주파바이어스를 인가함과 동시에 상기 고주파바이어스를 시간변조하는 것을 특징으로 하는 시료의 표면처리방법.
  17. 제 16 항에 있어서,
    상기 게이트전극으로 되는 재료의 막이 다결정실리콘막 또는 다결정실리콘막을 갖는 다층막인 것을 특징으로 하는 시료의 표면처리방법.
  18. 진공용기중에 설치되고, 표면처리되는 시료를 올려놓는 시료대와,
    플라즈마 생성용 처리가스를 상기 진공용기중에 연속적으로 공급하는 처리가스공급수단과,
    상기 진공용기중에 고밀도의 플라즈마를 생성하는 플라즈마생성수단과,
    상기 플라즈마생성과는 독립하여 100KHz 이상의 바이어스전압을 상기 시료대에 인가하는 바이어스전원과,
    상기 바이어스전원을 100Hz 내지 10KHz의 주파수로 변조하는 펄스주파수제어수단을 구비하며,
    상기 시료대에 올려놓여진 상기 시료에 대하여 최소가공치수가 1μm 이하인 표면처리를 행하는 것을 특징으로 하는 시료의 표면처리장치.
  19. 제 18 항에 있어서,
    상기 고주파전원의 주파수가 15MHz 이하인 경우에는 고주파전압의 진폭을 500V 이상 출력 가능하고, 15MHz보다 클 경우에는 800V 이상 출력 가능한 것을 특징으로 하는 표면처리장치.
  20. 제 18 항에 있어서,
    상기 고밀도플라즈마는, ECR, SECR, IPC 방식 중 어느 하나의 방식에 의하여 생성되는 것을 특징으로 하는 표면처리장치.
  21. 진공용기중에 설치되고, 표면처리되는 시료를 올려놓는 시료대와,
    플라즈마 생성용 처리가스를 상기 진공용기중에 연속적으로 공급하는 처리가스공급수단과,
    마이크로파를 사용하여 상기 진공용기중에 고밀도의 플라즈마를 생성하는 플라즈마생성수단과,
    상기 플라즈마생성과는 독립하여 100KHz 이상 10MHz 이하의 바이어스전압을 상기 시료대에 인가하는 바이어스전원과,
    상기 바이어스전원을 100Hz 내지 10KHz의 주파수로 변조하는 펄스주파수제어수단을 구비하며,
    상기 바이어스전원으로서의 고주파전압의 진폭을 100V 이상으로 한 것을 특징으로 하는 시료의 표면처리장치.
  22. 제 21 항에 있어서,
    상기 플라즈마생성수단은, 주파수 2.45GHz의 마이크로파를 사용하여 전자사이클로트론공명을 이용한 것을 특징으로 하는 시료의 표면처리장치.
  23. 제 21 항에 있어서,
    상기 플라즈마생성수단은, 주파수 100MHz 내지 1GHz의 마이크로파를 사용하여 전자사이크로트론공명을 이용한 것을 특징으로 하는 시료의 표면처리장치.
KR10-1999-0004805A 1998-02-13 1999-02-11 반도체소자의 표면처리방법 및 장치 KR100521120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3086498 1998-02-13
JP10-30864 1998-02-13

Publications (2)

Publication Number Publication Date
KR19990072585A true KR19990072585A (ko) 1999-09-27
KR100521120B1 KR100521120B1 (ko) 2005-10-12

Family

ID=12315603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0004805A KR100521120B1 (ko) 1998-02-13 1999-02-11 반도체소자의 표면처리방법 및 장치

Country Status (2)

Country Link
US (3) US6849191B2 (ko)
KR (1) KR100521120B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390532B1 (ko) * 2002-10-04 2003-07-04 에이엔 에스 주식회사 반도체 장치의 플라즈마 처리장치 및 그 처리방법
KR20190011600A (ko) * 2017-07-25 2019-02-07 삼성전자주식회사 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
CN110416116A (zh) * 2018-04-27 2019-11-05 东京毅力科创株式会社 蚀刻装置和蚀刻方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109861B2 (ja) * 2000-12-12 2008-07-02 キヤノン株式会社 真空処理方法
US20030003748A1 (en) * 2001-05-24 2003-01-02 Anisul Khan Method of eliminating notching when anisotropically etching small linewidth openings in silicon on insulator
US7033514B2 (en) * 2001-08-27 2006-04-25 Micron Technology, Inc. Method and apparatus for micromachining using a magnetic field and plasma etching
US20030153195A1 (en) * 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6700090B2 (en) * 2002-04-26 2004-03-02 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20040132311A1 (en) * 2003-01-06 2004-07-08 Applied Materials, Inc. Method of etching high-K dielectric materials
RU2216818C1 (ru) * 2003-01-28 2003-11-20 Общество с ограниченной ответственностью "ЭпиЛаб" Эцр-плазменный источник для обработки полупроводниковых структур, способ обработки полупроводниковых структур, способ изготовления полупроводниковых приборов и интегральных схем (варианты), полупроводниковый прибор или интегральная схема (варианты)
JP2005072260A (ja) * 2003-08-25 2005-03-17 Sanyo Electric Co Ltd プラズマ処理方法、プラズマエッチング方法、固体撮像素子の製造方法
DK1828434T3 (da) * 2004-09-16 2008-03-10 Kolektor Group Doo Fremgangsmåde til forbedring af de elektriske forbindelsesegenskaber af overfladen af et produkt, der er fremstillet af et polymer-matrix-komposit
US8129283B2 (en) 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
KR100847007B1 (ko) * 2007-05-31 2008-07-17 세메스 주식회사 플라즈마를 이용한 기판 처리 장치 및 방법
CN101632329B (zh) * 2007-06-11 2012-10-31 东京毅力科创株式会社 等离子体处理装置及处理方法
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP2011522381A (ja) 2008-05-30 2011-07-28 コロラド ステート ユニバーシティ リサーチ ファンデーション プラズマに基づく化学源装置およびその使用方法
EP2299922B1 (en) 2008-05-30 2016-11-09 Colorado State University Research Foundation Apparatus for generating plasma
US8994270B2 (en) 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
EP2337659A2 (en) * 2008-08-28 2011-06-29 Corning Incorporated Managed pore size distribution in honeycomb substrates
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US8154209B2 (en) * 2009-04-06 2012-04-10 Lam Research Corporation Modulated multi-frequency processing method
US8222822B2 (en) * 2009-10-27 2012-07-17 Tyco Healthcare Group Lp Inductively-coupled plasma device
EP2552340A4 (en) 2010-03-31 2015-10-14 Univ Colorado State Res Found PLASMA DEVICE WITH LIQUID GAS INTERFACE
CA2794895A1 (en) 2010-03-31 2011-10-06 Colorado State University Research Foundation Liquid-gas interface plasma device
US9117767B2 (en) * 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
US8969210B2 (en) * 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
JP5841917B2 (ja) * 2012-08-24 2016-01-13 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
US9532826B2 (en) 2013-03-06 2017-01-03 Covidien Lp System and method for sinus surgery
US9555145B2 (en) 2013-03-13 2017-01-31 Covidien Lp System and method for biofilm remediation
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
US10340123B2 (en) * 2016-05-26 2019-07-02 Tokyo Electron Limited Multi-frequency power modulation for etching high aspect ratio features
US11496059B2 (en) 2016-11-30 2022-11-08 Comet Ag Variable voltage generator circuit, capacitor and method
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102314450B1 (ko) 2018-10-26 2021-10-19 주식회사 히타치하이테크 플라스마 처리 장치 및 플라스마 처리 방법
KR20200086826A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 플라즈마 처리 방법 및 플라즈마 처리 장치
CN111524780A (zh) * 2019-02-02 2020-08-11 中微半导体设备(上海)股份有限公司 一种用于超深宽比刻蚀的等离子反应器及其刻蚀方法
US11043362B2 (en) * 2019-09-17 2021-06-22 Tokyo Electron Limited Plasma processing apparatuses including multiple electron sources
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
US4585516A (en) * 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
US4893166A (en) * 1987-08-21 1990-01-09 Siliconix Incorporated High value semiconductor resistor
US6068784A (en) * 1989-10-03 2000-05-30 Applied Materials, Inc. Process used in an RF coupled plasma reactor
KR0170387B1 (ko) * 1989-10-03 1999-03-30 제임스 조셉 드롱 고주파 반도체 웨이퍼 가공장치 및 방법
JPH0721858B2 (ja) * 1989-12-11 1995-03-08 松下電器産業株式会社 磁気記録媒体およびその製造方法
JPH0454373A (ja) * 1990-06-22 1992-02-21 Jatco Corp 変速機の制御装置
JP3237788B2 (ja) * 1992-09-16 2001-12-10 キヤノン株式会社 非晶質シリコン薄膜の製造方法
JPH0685396A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd 半導体レーザ装置の製造方法
US5330800A (en) * 1992-11-04 1994-07-19 Hughes Aircraft Company High impedance plasma ion implantation method and apparatus
JP3217875B2 (ja) * 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3259380B2 (ja) * 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
US5405795A (en) * 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
US5779925A (en) * 1994-10-14 1998-07-14 Fujitsu Limited Plasma processing with less damage
JPH08222545A (ja) * 1995-02-13 1996-08-30 Hitachi Ltd 表面処理装置
US5614060A (en) * 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
TW280006B (en) * 1996-01-08 1996-07-01 Nat Science Council Method of decreasing antenna charge effect caused by etching polysilicon gate
TW335517B (en) * 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
JP3454025B2 (ja) * 1996-07-16 2003-10-06 三菱電機株式会社 製氷皿および製氷方法
US5894400A (en) * 1997-05-29 1999-04-13 Wj Semiconductor Equipment Group, Inc. Method and apparatus for clamping a substrate
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6093332A (en) * 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
JPH11297679A (ja) * 1998-02-13 1999-10-29 Hitachi Ltd 試料の表面処理方法および装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390532B1 (ko) * 2002-10-04 2003-07-04 에이엔 에스 주식회사 반도체 장치의 플라즈마 처리장치 및 그 처리방법
KR20190011600A (ko) * 2017-07-25 2019-02-07 삼성전자주식회사 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
CN110416116A (zh) * 2018-04-27 2019-11-05 东京毅力科创株式会社 蚀刻装置和蚀刻方法
CN110416116B (zh) * 2018-04-27 2024-03-29 东京毅力科创株式会社 蚀刻装置和蚀刻方法

Also Published As

Publication number Publication date
US6849191B2 (en) 2005-02-01
US6767838B1 (en) 2004-07-27
KR100521120B1 (ko) 2005-10-12
US20020125207A1 (en) 2002-09-12
US20030132198A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
KR100521120B1 (ko) 반도체소자의 표면처리방법 및 장치
US5846885A (en) Plasma treatment method
JPH1079372A (ja) プラズマ処理方法及びプラズマ処理装置
KR20090125084A (ko) 가변 전력을 갖는 에지 전극
JP3533105B2 (ja) 半導体装置の製造方法と製造装置
US5824602A (en) Helicon wave excitation to produce energetic electrons for manufacturing semiconductors
US7736914B2 (en) Plasma control using dual cathode frequency mixing and controlling the level of polymer formation
US7259104B2 (en) Sample surface processing method
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
JPH09120957A (ja) プラズマ装置及びプラズマ処理方法
JPH11297679A (ja) 試料の表面処理方法および装置
JPH1126433A (ja) プラズマ処理方法
JP5959275B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH11219938A (ja) プラズマエッチング方法
JPH10312899A (ja) プラズマ処理方法及びプラズマ処理装置
JP4414518B2 (ja) 表面処理装置
JP4653395B2 (ja) プラズマ処理装置
JP2000208496A (ja) ドライエッチング装置および半導体装置の製造方法
JP3563054B2 (ja) プラズマ処理装置および方法
JP2003332321A (ja) プラズマ処理装置及び処理方法
JP2000012529A (ja) 表面加工装置
JP3997004B2 (ja) 反応性イオンエッチング方法及び装置
JP4167768B2 (ja) 表面処理方法
JP4243615B2 (ja) 反応性イオンエッチング装置
JP2675000B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 14

EXPY Expiration of term