JP4167768B2 - 表面処理方法 - Google Patents

表面処理方法 Download PDF

Info

Publication number
JP4167768B2
JP4167768B2 JP00420599A JP420599A JP4167768B2 JP 4167768 B2 JP4167768 B2 JP 4167768B2 JP 00420599 A JP00420599 A JP 00420599A JP 420599 A JP420599 A JP 420599A JP 4167768 B2 JP4167768 B2 JP 4167768B2
Authority
JP
Japan
Prior art keywords
sample
treatment method
surface treatment
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00420599A
Other languages
English (en)
Other versions
JP2000208486A (ja
JP2000208486A5 (ja
Inventor
哲郎 小野
元彦 吉開
孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi Ltd filed Critical Hitachi High Technologies Corp
Priority to JP00420599A priority Critical patent/JP4167768B2/ja
Publication of JP2000208486A publication Critical patent/JP2000208486A/ja
Publication of JP2000208486A5 publication Critical patent/JP2000208486A5/ja
Application granted granted Critical
Publication of JP4167768B2 publication Critical patent/JP4167768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の表面処理方法に係り、特にプラズマを用いて半導体表面のエッチング処理を行なうのに好適な表面処理方法に関するものである。
【0002】
【従来の技術】
従来の半導体素子をプラズマ中でエッチングする装置として、ここではECR(電子サイクロトロン共鳴)方式と呼ばれる装置を例に説明する。この方式では、外部より磁場を印加した真空容器中でマイクロ波によりプラズマを発生する。磁場により電子はサイクロトロン運動し、この周波数とマイクロ波の周波数を共鳴させることで効率良くプラズマを発生できる。試料に入射するイオンを加速するために、試料には高周波電圧が印加される。プラズマとなるガスには塩素やフッ素などのハロゲンガスが用いられる。
【0003】
このような装置での高精度化を図る目的で特開平6−151360号公報が知られている。本公報には、試料に印加する高周波電圧をオンオフし間欠的に制御することにより、エッチングしたい物質であるSiと下地酸化膜との選択比を高くでき、かつエッチング速度のパタン依存性を低減できることが開示されている。また、特開平8−339989号公報には、金属のエッチングで高周波電圧をオンオフと間欠的に制御することにより、エッチ残りを低減できることが記載されている。
【0004】
【発明が解決しようとする課題】
半導体素子の微細化に伴い、配線や電極に相当するラインとスペースの加工のアスペクト比が大きくなり、プラズマ中の荷電粒子によるチャージングダメージの問題が顕在化している。この中でも、特に電子シェーディングと呼ばれる現象で生じるダメージが問題となる。電子は質量がイオンに比べて1000分の1以下と小さいために、プラズマ中ではランダムな熱運動成分が大きい。このため、ウエハ基板表面の微細なパタンの溝の底には入りにくい性質がある。一方、イオンは加工の異方性を出すために基板に垂直に加速されて、微細溝の底に到達する。このために、アスペクトが大きい溝の底は相対的に正に帯電して、配線などの加工中に配線と接続しているMOS(metal oxide semiconductor)トランジスタのゲート酸化膜に電圧がかかり、絶縁破壊を起す。
【0005】
本発明の目的は、チャージングダメージを低減することのできる表面処理方法を提供することにある。
【0006】
【課題を解決するための手段】
微細パタンの加工において、パタン面積が広い疎な部分とパタン面積が狭い密な部分のエッチング速度の差(以後マイクロローディングと呼ぶ)を少なくすることにより、チャージングダメージを低減する。すなわち、試料に印加する高周波電圧を繰返しオンオフ制御して、かつ電圧の振幅を十分高く設定することで、マイクロローディングを低減する。また、エッチングガスの圧力あるいはプラズマの密度を制御することでマイクロローディングを低減する。
【0007】
【発明の実施の形態】
以下、本発明の一実施例を図により説明する。図1(1)は本発明を適用するプラズマエッチング装置の全体構成図である。マイクロ波電源101から導波管102と導入窓103を介して真空容器104内にマイクロ波が導入され、プラズマ106が発生する。導入窓103の材質は石英、セラミックなど電磁波を透過する物質である。真空容器104の回りには電磁石105が設置されており、磁場強度はマイクロ波の周波数と共鳴を起こすように設定されて、たとえば周波数が2.45GHzならば磁場強度は875Gaussである。試料107は試料台108の上に設置される。試料に入射するイオンを加速するために、高周波電源109が試料台108に接続されている。高周波の周波数に特に制限はないが、通常では200kHzから20MHzの範囲が実用的である。120は終点判定装置であり、プラズマの発光強度の変化を検出してエッチングの終点を判定する。図1(2)は高周波電源109の電圧波形110を示す。本実施例に従い、バイアス電圧がオンオフできるようになっている。
【0008】
次に、チャージングダメージを測定するための素子の構造を図2に示す。図2(1)はエッチング装置内のプラズマにさらされている半導体ウエハの断面図である。図2(2)は(1)のレジストパタンを上から見た図である。図中の試料は損傷評価用の素子であるが、実デバイスでは主にトランジスタのゲート部分に相当する。Si基板205の上に素子分離酸化膜204、ゲート酸化膜203が形成その上にpoly Si層202とレジスト201が櫛状に形成されている。プラズマエッチング中には、電子206とイオン207が試料に入射する。図2(1)に示すように電子シェーディングのために、アスペクト比の高い溝の加工ではイオンは溝底208まで到達できるが、電子は主にレジスト201の側壁に捕獲される。するとゲート酸化膜203にはpoly Si層202を介して正の電荷が蓄積され、この量がある値を超えるとゲート酸化膜203が絶縁破壊を起こし、素子不良となる。
【0009】
この電子シェーディングによるダメージを低減するためには、マイクロローディングを低減すればよいことを以下に説明する。図2に示すpoly Si層202が、ウエハ上の他の部分と部分と電気的につながっていると、電荷はそこを通じて流れて、電位差は生じない。電位差が生じるのは、エッチングが進行してpoly Si層202が分離した時点からである。さらに、この構造では溝底208が電荷を集めるアンテナ部分になる。溝底にはマイクロローディングのために、周囲の広い部分のエッチングが終了してpoly Si層202が分離しても、まだpoly Siが残っている。この部分にイオンが入射してゲート酸化膜203に電圧がかかる。さらにエッチングが進行して溝底のpoly Siが無くなると、アンテナ部分が無くなるために、ゲートに流れる電流は減少する。以上から、電子シェーディングダメージを低減するためには、マイクロローディングを低減し溝底のpoly Siがアンテナとして働く時間を短縮すればよい。
【0010】
図2の素子を用いて測定したゲート酸化膜の破壊の分布を図3に示す。図3のウエハ内で灰色の部分が、破壊したゲートを示す。この測定では8インチのウエハ面内で121個のゲート酸化膜の測定を行った。このうち破壊を起したゲートの割合を破壊率と呼び図3中に%で示した。図4には、この素子をエッチングしたときのプラズマからのSiの発光強度の時間変化を示す。この発光波形は、通常のエッチングではエッチングの終点に判定にもちいる。エッチングのガスには塩素(72sccm)と酸素(8sccm)の混合ガスを用い、真空容器14内部の圧力を0.4Paとした。マイクロ波電源101の出力を400Wとした。バイアス電源109の周波数は800KHzで、電力は連続バイアスで30W、オンオフバイアスでは150Wでデューティー比20%繰返し周波数1kHzとした。これらはpoly Siのエッチング速度が等しくなるように調整してある。図3からわかるように、試料に印加する高周波電圧をオンオフ制御するとゲートの破壊率を低減でき、例えば櫛100本アンテナ比1485の素子では、破壊率が39%から6%になる。また図4からわかるように、オンオフバイアスではエッチング終点時Siの発光強度が急峻に低下する。終点時の発光強度の低下かなだらかになるのは、マイクロローディングとウエハ面内のエッチング速度の不均一によるもので、発光が急峻に落ちることはマイクロローディングおよび均一性が改善されていることを意味する。すなわち、オンオフバイアスによりマイクロローディングが低減された結果、チャージングダメージが改善される。図5に別条件でエッチングした場合のゲート破壊の分布を示す。エッチングガスは塩素(80sccm)とBCl3(20sccm)の混合で、圧力を1Paとした。マイクロ波電源101の出力を700Wとし、電極温度は40℃とした。高周波電圧電源109の周波数は800KHzとし、オンオフの繰返し周波数は2kHzとした。バイアス電力は連続バイアスで70W、オンオフバイアスでピーク電力350Wでデューティー比20%とした。この条件でも、オンオフバイアスでダメージが低減され、櫛100本アンテナ比7425の素子では破壊率が100%から0%になる。図6には矩形のアンテナ素子でチャージングダメージを評価した結果を示す。矩形のアンテナとは櫛形とは異なり、広い四角形のpolySiのアンテナがゲート酸化膜に接続された構造で、このアンテナでは電子シェーディングではなくて、プラズマの不均一など巨視的な現象に起因するダメージが測定できる。エッチング条件は図5の測定と同じである。図6から巨視的な損傷は無く、従って図5に見られるダメージは電子シェーディングに起因していることがわかる。
【0011】
次に試料に印加する高周波電圧の振幅とマイクロローディングの関係を述べる。マイクロローディングはイオンのエネルギーが大きいほど改善されて、従ってダメージも低減される。イオンのエネルギーは高周波電圧の振幅が大きいほど大きくなり、実験の結果イオンエネルギー400eV以上でダメージ低減効果が大きくなることがわかった。イオンエネルギーを400eV以上にするための高周波電圧の振幅は高周波の周波数により異なり、高周波電圧の周波数が15MHz以下の場合は、高周波電圧オン時の振幅を500V以上とし、15MHz以上の場合は800V以上とすればよい。
【0012】
次に、マイクロローディングを低減するその他の条件を述べる。マイクロローディングはエッチングガスの圧力に依存して、0.1Paから5Paの間に設定することが望ましい。これ以下では、反応性ラジカル量が不足することで、またこれ以上ではイオンのガスとの衝突が大きくなり方向性が悪くなることで、マイクロローディングは大きくなり、従って電子シェーディングダメージも大きくなる。また、試料に入射するイオンの密度は2mA/cm2以下になるようにすると、ダメージはより低減できる。以上のプロセス条件は単独で用いても効果があるが、バイアスをオンオフすることと併用すれば、より効果がある。
【0013】
なお、本実施例の効果がある装置は図1に示すECR型の装置に限らず、プラズマを利用したエッチング装置ならば同様に効果がある。装置の例としては、平行平板型の電極を用いた容量結合でプラズマを発生させる装置、またコイルを用いて誘導結合によりプラズマを発生させる装置、あるいはECR型でも数百MHzの低い周波数でプラズマを発生する装置などがある。
また、本実施例のバイアスをオンオフにおいて、オフは0Vでなく、小さい電圧をかけた状態であっても良い。
【0014】
以上、本実施例によれば、マイクロローディングを低減することにより、電子シェーディングダメージを低減することができる、すなわち、バイアスをオンオフし、言い替えれば、イオンを加速するための高周波電源をオフオフし、試料に入射するイオンのエネルギーを十分高くする、あるいはエッチングガス圧力やイオン電流密度を最適化するすることで、マイクロローディングを低減でき、これにより、電子シェーディングが影響を及す時間を短くして、チャージングダメージを低減できるという効果がある。
【0015】
また、本実施例には次の特徴がある。
(1)試料のエッチング処理を発行分光法を用いてエッチング終点判定する際に、試料へのイオンの入射エネルギを制御するバイアス電圧をオンオフ制御して終点判定するエッチング終点判定方法。これによりエッチング中の発光波形の変化がはっきりし、発光の変化を検出し易くなる。
(2)試料のエッチング処理を発行分光法を用いてエッチング終点判定する際に、試料へのイオンの入射エネルギを制御するバイアス電圧をオンオフ制御し、オンオフ制御の周波数を100Hz以上にして終点判定するエッチング終点判定方法。これによりエッチング中の発光に強弱のムラがなくなるとともに波形の変化がはっきりし、発光の変化を検出し易くなる。
(3)パターンに疎密を有する試料のエッチング処理において、試料へのイオンの入射エネルギを制御するバイアス電圧をオンオフ制御し、試料のエッチング処理を発行分光法を用いてエッチング終点判定するエッチング終点判定方法。これによりエッチング終了時の発光波形の変化がはっきりし、発光の変化を検出し易くなる。
【0016】
【発明の効果】
本発明によれば、マイクロローディングを低減することにより、電子シェーディングダメージを低減することができるという効果がある。
【図面の簡単な説明】
【図1】本発明を適用する装置の全体構成図である。
【図2】ゲート酸化膜破壊評価素子の構造である。
【図3】ゲート酸化膜のウエハ面内の破壊分布図である。
【図4】エッチング中のプラズマからのSiの発光強度である。
【図5】ゲート酸化膜のウエハ面内の破壊分布図である。
【図6】ゲート酸化膜のウエハ面内の破壊分布図である。
【符号の説明】
101…マイクロ波電源、102…導波管、103…導入窓、104…真空容器、105…磁石、106…プラズマ、107…試料、108…試料台、109…高周波電源、110…電圧波形、120…終点判定装置、201…レジスト、202…poly Si層、203…ゲート酸化膜、204…素子分離酸化膜、205…Si基板、206…電子、207…イオン、208…溝底。

Claims (4)

  1. 真空容器と、該真空容器内にプラズマを発生させるプラズマ発生手段と、前記プラズマにより表面処理される試料を設置する試料台と、前記試料に入射するイオンを加速するための高周波電圧を印加するための高周波電源とを有するプラズマエッチング装置を用いた前記試料の表面処理方法において、
    前記高周波電圧の周波数を200kHzから20MHz、周期的にオンオフさせる繰返し周波数を1kHzまたは2kHz、オンオフのデューティー比を20%とし、マイクロローディングを低減することにより電子シェーディングダメージを低減して前記試料を処理することを特徴とする表面処理方法。
  2. 請求項1記載の表面処理方法において、
    前記高周波電圧のオン時の前記試料に入射するイオンエネルギーが400eV以上になるように、前記高周波電圧の振幅を設定することを特徴とする表面処理方法。
  3. 請求項1記載の表面処理方法において、
    エッチングガスの圧力を0 . 1Paから5Paの間に設定したことを特徴とする表面処理方法。
  4. 請求項1記載の表面処理方法において、
    前記試料に入射するイオン電流密度を2mA/ cm 2 以下にしたことを特徴とする表面処理方法。
JP00420599A 1999-01-11 1999-01-11 表面処理方法 Expired - Fee Related JP4167768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00420599A JP4167768B2 (ja) 1999-01-11 1999-01-11 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00420599A JP4167768B2 (ja) 1999-01-11 1999-01-11 表面処理方法

Publications (3)

Publication Number Publication Date
JP2000208486A JP2000208486A (ja) 2000-07-28
JP2000208486A5 JP2000208486A5 (ja) 2006-03-09
JP4167768B2 true JP4167768B2 (ja) 2008-10-22

Family

ID=11578154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00420599A Expired - Fee Related JP4167768B2 (ja) 1999-01-11 1999-01-11 表面処理方法

Country Status (1)

Country Link
JP (1) JP4167768B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4914789B2 (ja) * 2007-09-03 2012-04-11 ラピスセミコンダクタ株式会社 プラズマプロセス検出用センサ、そのセンサの製造方法、及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000208486A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
KR100521120B1 (ko) 반도체소자의 표면처리방법 및 장치
US6777037B2 (en) Plasma processing method and apparatus
US5928528A (en) Plasma treatment method and plasma treatment system
KR100226366B1 (ko) 플라즈마장치 및 플라즈마 처리방법
JP3533105B2 (ja) 半導体装置の製造方法と製造装置
TWI620227B (zh) Plasma processing device and plasma etching method
Samukawa Pulse‐time‐modulated electron cyclotron resonance plasma etching with low radio‐frequency substrate bias
KR100718578B1 (ko) 드라이 에칭 장치 및 반도체 장치의 제조방법
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
KR101191698B1 (ko) 저압력 플라즈마를 점화시키는 방법 및 장치
JPH09120957A (ja) プラズマ装置及びプラズマ処理方法
JPH0992645A (ja) 半導体装置の製造方法と製造装置
JPH11297679A (ja) 試料の表面処理方法および装置
JP4414518B2 (ja) 表面処理装置
JP2000208295A (ja) プラズマ計測電極およびそれを用いた計測方法
JP4167768B2 (ja) 表面処理方法
JPH10312899A (ja) プラズマ処理方法及びプラズマ処理装置
JP2001313284A (ja) プラズマ処理方法および装置
JPH1167725A (ja) プラズマエッチング装置
JP3082711B2 (ja) 半導体装置の製造方法
JP2001085394A (ja) 表面処理方法および表面処理装置
JP3704423B2 (ja) 表面処理装置
KR100521121B1 (ko) 시료표면의 처리방법 및 시료표면의 처리장치
JP4262455B2 (ja) 半導体装置の製造方法と製造装置
JP2000091325A (ja) 表面処理方法および装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees