KR19990070547A - 반도체 소자의 격리막 형성방법 - Google Patents

Abstract

본 발명에 의한 반도체 소자의 격리막 형성방법은, 반도체 기판의 표면이 소정 부분 노출되도록 그 위에 산화막과 제 1 산화방지막을 순차 적층하는 공정과, 상기 산화막과 상기 제 1 산화방지막 측벽에 제 2 산화방지막 재질의 스페이서를 형성하는 공정과, 상기 제 1 산화방지막과 상기 스페이서를 마스크로 이용하여 상기 기판의 표면 노출부를 소정 두께 식각하여 트랜치를 형성하는 공정과, 산화 공정을 통해 상기 트랜치 형성부에 격리막을 형성하는 공정, 및 상기 제 1 산화방지막과 상기 산화막 및 상기 스페이서를 제거하는 공정으로 이루어져, 1) 격리막의 양 에지부와 기판 사이에 발생되던 결함(예컨대, 오목한 형상의 골이 만들어지는 결함)을 제거할 수 있게 되므로 평탄화 특성을 향상시킬 수 있게 되고, 2) 비활성영역의 표면 노출부가 단순 로커스 공정을 이용한 경우보다 줄어든 상태에서 스페이서를 마스크로 이용한 열산화 공정이 진행되므로, 버즈 빅 발생을 최소화할 수 있을 뿐 아니라 격리막의 사이즈가 디자인 룰 대비 증가하는 것을 억제할 수 있게 된다.

Description

반도체 소자의 격리막 형성방법

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 보다 상세하게는 버즈 빅 발생을 억제하여 활성영역(active area)이 줄어드는 것을 방지함과 동시에 평탄화 특성을 향상시킬 수 있도록 한 VLSI급 반도체 소자의 격리막 형성방법에 관한 것이다.

통상적으로, 반도체 소자 제조시에는 각 소자들을 형성하기 이전에 능동 소자가 형성될 활성영역을 정의해 주기 위하여 비활성영역이 정의될 부분의 기판 상에만 선택적으로 전류의 흐름을 막아주는 격리막(field oxide)을 형성해 주고 있다.

도 1a 내지 도 1c에는 이와 관련된 로코스(LOCOS) 기술을 적용한 종래 반도체 소자의 격리막 형성방법을 도시한 공정수순도가 제시되어 있다. 상기 공정수순도를 참조하여 그 제조방법을 크게 제 3 단계로 구분하여 살펴보면 다음과 같다.

제 1 단계로서, 도 1a에 도시된 바와 같이 반도체 기판(10) 상에 산화막(12)과 산화방지막(14)을 순차적으로 형성한 다음, 광식각공정(photo-lithigraphy)을 이용하여 비활성영역(또는 소자격리영역)으로 사용될 부분의 기판(10) 표면이 노출되도록 산화방지막(14)과 산화막을 제거해 주어 능동소자가 형성될 활성영역에만 산화방지막(14)과 산화막(12)을 남긴다. 이때, 산화방지막(14)으로는 주로 질화막이 사용된다.

제 2 단계로서, 도 1b에 도시된 바와 같이 열산화 공정을 통해 산화방지막(14)과 산화막(12)이 제거된 부분에 소자간을 분리하는 격리막(16)을 형성한다.

제 3 단계로서, 도 1c에 도시된 바와 같이 산화방지막(14)과 산화막(12)을 제거해 주므로써 격리막 형성 공정을 완료한다.

그러나, 이러한 일련의 제조 공정을 통해 반도체 소자의 격리막을 형성해 줄 경우에는 열산화 공정 진행시 발생되는 버즈 빅(bird's beak)(Ⅰ)으로 인해 최종적으로 만들어지는 격리막(16)의 사이즈가 디자인 룰에 의해 기 설정된 사이즈보다 길어지게 되어, 그 증가된 길이에 해당되는 만큼 활성영역의 사이즈가 줄어드는 현상이 발생하게 된다. 활성영역의 사이즈가 줄어드는 것을 막기 위해서는 공정 초기 단계에서 버즈 빅으로 인해 줄어드는 사이즈에 해당되는 만큼 활성영역의 사이즈를 더 크게 설정해 주어야 하는데, 이 경우 반도체 소자의 전체적인 크기가 증가되는 결과가 초래되므로 적용이 불가능한 상태이다.

이러한 문제점들을 해결하기 위하여 최근에는 통상 트랜치(trench) 공정과 열산화 공정을 조합하여 반도체 소자의 격리막을 형성하고 있다.

도 2a 내지 도 2e에는 이와 관련된 트랜치 기술을 적용한 종래 반도체 소자의 격리막 형성방법을 도시한 공정수순도가 제시되어 있다. 상기 공정수순도를 참조하여 그 제조방법을 크게 제 5 단계로 구분하여 살펴보면 다음과 같다.

제 1 단계로서, 도 2a에 도시된 바와 같이 반도체 기판(20) 상에 산화막(22)과 제 1 산화방지막(24)을 순차적으로 형성한 다음, 광식각공정을 이용하여 비활성영역으로 사용될 부분의 기판(20) 표면이 노출되도록 제 1 산화방지막(24a)과 산화막(22)을 제거해 주어 능동소자가 형성될 활성영역에만 제 1 산화방지막(24a)과 산화막(22)을 남긴다. 이때, 제 1 산화방지막(24a)으로는 질화막이 사용된다.

제 2 단계로서, 도 2b에 도시된 바와 같이 제 1 산화방지막(24a)과 산화막(22)을 마스크로 이용하여 기판(20)의 표면 노출부를 소정 두께 식각처리하여 트랜치(t)를 형성하고, 그 전면에 다시 소정 두께의 제 2 산화방지막(24b)을 형성한다. 이때, 제 2 산화방지막(24b)으로는 질화막이 사용된다.

제 3 단계로서, 도 2c에 도시된 바와 같이 제 2 산화방지막(24b)을 에치백하여, 제 1 산화방지막(24a)과 산화막(22)을 포함한 트랜치(t)의 측벽에 제 2 산화방지막 재질의 스페이서(26)를 형성한다.

제 4 단계로서, 도 2d에 도시된 바와 같이 제 1 산화방지막(24a)과 제 2 산화방지막 재질의 스페이서(26)를 마스크로 이용하여 열산화 공정을 실시한다. 그 결과, 트랜치(t) 바닥의 기판(20) 노출부에 소자간을 분리하는 격리막(28)이 형성된다.

제 5 단계로서, 도 2e에 도시된 바와 같이 제 1 산화방지막(24a)과 스페이서(26) 및 산화막(22)을 제거해 주므로써 격리막 형성 공정을 완료한다.

상기와 같이 공정을 진행할 경우, 단순 로코스 기술을 적용하여 격리막을 형성한 경우에 비하여 버즈 빅 발생을 줄일 수 있을 뿐 아니라 최종적으로 만들어지는 격리막의 사이즈 또한 줄일 수 있다는 잇점을 얻을 수 있게 된다.

그러나, 이 경우에는 도 2e에서 알 수 있듯이 격리막 형성 공정이 완료된 시점에서 격리막(26)의 양 에지부와 기판(20) 사이에 오목한 형상의 골(참조부호 Ⅱ로 표기된 부분)이 형성되므로, 평탄화 특성이 저하되게 되어 후속 공정 진행시 많은 어려움이 야기되는 문제가 발생하게 된다.

이에 본 발명의 목적은, 제 1 산화방지막과 산화막을 이용하여 비활성영역을 정의한 뒤, 그 전면에 제 2 산화방지막을 증착하고 에치 백 공정을 실시한 상태에서 트랜치를 형성해 주는 방식으로 격리막 형성 공정을 진행해 주므로써, 버즈 빅 발생의 억제와 평탄화 특성의 향상을 동시에 기할 수 있도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.

도 1a 내지 도 1c는 종래의 로코스 기술을 이용한 반도체 소자의 격리막 형성방법을 도시한 공정수순도,

도 2a 내지 도 2e는 종래의 트랜치 기술을 이용한 반도체 소자의 격리막 형성방법을 도시한 공정수순도,

도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정수순도이다.

상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판의 표면이 소정 부분 노출되도록 그 위에 산화막과 제 1 산화방지막을 순차 적층하는 공정과; 상기 산화막과 상기 제 1 산화방지막 측벽에 제 2 산화방지막 재질의 스페이서를 형성하는 공정과; 상기 제 1 산화방지막과 상기 스페이서를 마스크로 이용하여 상기 기판의 표면 노출부를 소정 두께 식각하여 트랜치를 형성하는 공정과; 산화 공정을 통해 상기 트랜치 형성부에 격리막을 형성하는 공정; 및 상기 제 1 산화방지막과 상기 산화막 및 상기 스페이서를 제거하는 공정으로 이루어진 반도체 소자의 격리막 형성방법이 제공된다.

이와 같이 격리막 형성 공정을 진행할 경우, 제 1 산화방지막과 산화막 측벽에 형성된 스페이서를 마스크로 이용하여 트랜치를 형성해 준 상태에서 열산화 공정이 진행되므로, 비활성영역의 표면 노출부를 줄일 수 있게 되어 최종적으로 만들어지는 격리막의 사이즈를 줄일 수 있게 될 뿐 아니라 버즈 빅 발생을 최소화할 수 있게 된다. 또한, 산화막과 산화방지막 및 스페이서를 제거해 주더라도 격리막의 양 에지부와 기판 사이에 발생되던 결함(오목한 형상의 골이 형성되는 결함)이 발생되지 않으므로 평탄화 특성을 향상시킬 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조 공정을 크게 제 5 단계로 구분하여 살펴보면 다음과 같다.

제 1 단계로서, 도 3a에 도시된 바와 같이 반도체 기판(100) 상에 500Å 두께의 산화막(102)과 1500Å 두께의 제 1 산화방지막(104a)을 순차적으로 형성한 다음, 광식각공정을 이용하여 비활성영역으로 사용될 부분의 기판(100) 표면이 노출되도록 제 1 산화방지막(104a)과 산화막(102)을 건식식각하여 능동소자가 형성될 활성영역에만 제 1 산화방지막(104a)과 산화막(102)을 남긴다. 이 경우, 제 1 산화방지막(104a)으로는 질화막이 사용된다.

제 2 단계로서, 도 3b에 도시된 바와 같이 산화막(102)과 제 1 산화방지막(104a)을 포함한 기판(100)의 표면 노출부에 3000Å 두께의 제 2 산화방지막(104b)를 형성한다. 여기서, 제 2 산화방지막(104b)으로는 질화막이 사용된다.

제 3 단계로서, 도 3c에 도시된 바와 같이 제 2 산화방지막(104b)을 에치백하여 산화막(102)과 제 1 산화방지막(104a) 측벽에 제 2 산화방지막 재질의 스페이서(106)를 형성하고, 이를 마스크로 이용하여 기판(100)의 표면 노출부를 소정 두께 건식식각하여 트랜치(t)를 형성한다. 이와 같이, 식각 공정을 실시해 준 것은 트랜치(t) 바닥면의 기판(100) 노출부를 줄여 주므로써, 이후 열산화 공정 진행시 격리막의 사이즈를 줄여줌과 동시에 종래 격리막 형성시 트랜치 측벽에 형성된 스페이서로 인해 야기되던 결함(오목한 골이 형성되는 결함)을 방지하여 평탄화 특성을 향상시켜 주기 위함이다.

제 4 단계로서, 도 3d에 도시된 바와 같이 제 1 산화방지막(104a)과 제 2 산화방지막 재질의 스페이서(106)를 마스크로 이용하여 열산화 공정을 실시한다. 그 결과, 트랜치(t) 바닥의 기판(100) 노출부에 소자간을 분리하는 격리막(108)이 형성된다.

제 5 단계로서, 도 3e에 도시된 바와 같이 제 1 산화방지막(104a)과 스페이서(106) 및 산화막(22)을 제거해 주므로써 격리막 형성 공정을 완료한다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 격리막 형성시 질화막 재질의 스페이서를 형성한 이후에 트랜치를 형성해 주는 방식으로 공정을 변경해 주므로써, 1) 격리막의 양 에지부와 기판 사이에 발생되던 결함(예컨대, 오목한 형상의 골이 만들어지는 결함)을 제거할 수 있게 되므로 평탄화 특성을 향상시킬 수 있게 되고, 2) 비활성영역의 표면 노출부가 단순 로코스 공정을 이용한 경우보다 줄어든 상태에서 스페이서를 마스크로 이용한 열산화 공정이 진행되므로, 버즈 빅 발생을 최소화할 수 있을 뿐 아니라 격리막의 사이즈가 디자인 룰 대비 증가하는 것을 억제할 수 있게 된다.

Claims (5)

1. 반도체 기판의 표면이 소정 부분 노출되도록 그 위에 산화막과 제 1 산화방지막을 순차 적층하는 공정과;

   상기 산화막과 상기 제 1 산화방지막 측벽에 제 2 산화방지막 재질의 스페이서를 형성하는 공정과;

   상기 제 1 산화방지막과 상기 스페이서를 마스크로 이용하여 상기 기판의 표면 노출부를 소정 두께 식각하여 트랜치를 형성하는 공정과;

   산화 공정을 통해 상기 트랜치 형성부에 격리막을 형성하는 공정; 및

   상기 제 1 산화방지막과 상기 산화막 및 상기 스페이서를 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
2. 제 1항에 있어서, 상기 산화막은 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
3. 제 1항에 있어서, 상기 제 1 산화방지막은 1500Å 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
4. 제 1항에 있어서, 상기 산화막과 상기 제 1 산화방지막 측벽에 제 2 산화방지막 재질의 스페이서를 형성하는 공정은,

   상기 산화막과 상기 제 1 산화방지막을 포함한 상기 기판의 표면 노출부에 제 2 산화방지막을 형성하는 공정과,

   상기 제 2 산화방지막을 에치백하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
5. 제 4항에 있어서, 상기 제 2 산화방지막은 3000Å 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.