KR19990055155A - 반도체 장치의 장벽 금속막 형성방법 - Google Patents
반도체 장치의 장벽 금속막 형성방법 Download PDFInfo
- Publication number
- KR19990055155A KR19990055155A KR1019970075067A KR19970075067A KR19990055155A KR 19990055155 A KR19990055155 A KR 19990055155A KR 1019970075067 A KR1019970075067 A KR 1019970075067A KR 19970075067 A KR19970075067 A KR 19970075067A KR 19990055155 A KR19990055155 A KR 19990055155A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- barrier metal
- semiconductor device
- vapor deposition
- chemical vapor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 29
- 239000002184 metal Substances 0.000 title claims abstract description 29
- 230000004888 barrier function Effects 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 18
- 238000009832 plasma treatment Methods 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 11
- -1 tungsten nitride Chemical class 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 47
- 239000010409 thin film Substances 0.000 abstract description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 9
- 125000001153 fluoro group Chemical group F* 0.000 abstract description 7
- 238000001465 metallisation Methods 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 4
- 239000011737 fluorine Substances 0.000 abstract description 4
- 238000000280 densification Methods 0.000 abstract description 3
- 150000002431 hydrogen Chemical class 0.000 abstract description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 abstract description 3
- 229910002651 NO3 Inorganic materials 0.000 abstract description 2
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 1G DRAM급 이상의 차세대 고집적 반도체 장치의 장벽 금속막으로 적용 예정인 WNx막 형성 공정에 관한 것이다. 본 발명은 장벽 금속으로서 증착된 화학기상증착 WNx막의 불소기를 제거하고 박막을 조밀화시켜 전기적 특성을 개선하는 반도체 장치의 장벽 금속막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 화학기상증착 WNx막을 증착하고 수소(H2)와 질소(N2)로 플라즈마 처리하여 박막 내의 불소를 제거하고 조밀화시킨 다음, 배선금속을 증착하여 금속배선(metallization)을 이루는 기술이다. 여기서, 수소 플라즈마 처리는 WNx막에 잔류하는 불소기와 반응하여 불산(HF)의 형태로 제거하게 되며, 질소 플라즈마 처리는 WNx막을 질화시켜 조밀화시키는 역할을 한다.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 1G DRAM급 이상의 차세대 고집적 반도체 장치의 장벽 금속막으로 적용 예정인 WNx막 형성 공정에 관한 것이다.
일반적으로, 금속배선 공정에는 금속과 실리콘 웨이퍼와의 계면 특성을 고려하여 장벽 금속막 증착 공정을 실시하게 된다. 현재의 금속배선 공정은 장벽 금속막으로서 티타늄나이트라이드(TiN)막을 증착하고, 그 상부에 배선금속으로서 알루미늄 또는 화학기상증착(CVD)법의 텅스텐 박막을 증착하는 방법을 사용하고 있다. 그러나, 현재 장벽 금속으로 사용되고 있는 물리기상증착(PVD)법에 의한 TiN 박막은 고단차의 콘택 구조에서는 콘택 바닥과 측면에서 열악한 단차피복성을 나타내기 때문에 1G DRAM급 이상의 고집적 반도체 장치에서는 적용하기 어렵다.
따라서, 단차피복성이 우수한 화학기상증착법을 사용한 장벽 금속 증착공정이 많이 연구되고 있으며, 그 중 하나가 WF6와 질소(N2) 또는 암모니아(HN3) 가스를 반응시켜 증착한 화학기상증착 WNx막(텅스텐질화막, 0.1〈 X〈 1)이다. 이러한 화학기상증착 WNx막은 소오스(source) 가스인 WF6의 불완전 분해로 인해 박막 내에 존재하게 되는 불소(F)기로 인하여 박막의 저항이 증가하며, 후속 열공정 중 불소기가 소오스/드레인 접합영역 또는 배선금속 내로 침투하여 콘택 저항 및 누설전류 증가를 야기시킬 수 있다.
그리고, 이러한 문제점은 WNx막(0.1〈 X〈 1)을 장벽 금속막으로 사용하는 비트라인 또는 캐패시터 형성 공정에서도 발견되고 있다.
본 발명은 장벽 금속으로서 증착된 화학기상증착 WNx막의 불소기를 제거하고 박막을 조밀화시켜 전기적 특성을 개선하는 반도체 장치의 장벽 금속막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정도.
도 2는 본 발명의 다른 실시예에 따라 형성된 반도체 장치의 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 층간 절연막
12 : Ti막 13 : WNx막
14 : 알루미늄막
본 발명은 화학기상증착 WNx막을 증착하고 수소(H2)와 질소(N2)로 플라즈마 처리하여 박막 내의 불소를 제거하고 조밀화시킨 다음, 배선금속을 증착하여 금속배선(metallization)을 이루는 기술이다. 여기서, 수소 플라즈마 처리는 WNx막에 잔류하는 불소기와 반응하여 불산(HF)의 형태로 제거하게 되며, 질소 플라즈마 처리는 WNx막을 질화시켜 조밀화시키는 역할을 한다.
상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 반도체 장치의 장벽 금속막 형성방법은 소정의 하부층이 형성된 웨이퍼 전체구조 상부에 텅스텐질화막을 증착하는 제1 단계와, 상기 텅스텐질화막을 수소 및 질소 플라즈마 처리하는 제2 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.
첨부된 도면 도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 도 1a에 도시된 바와 같이 소정의 하부층 공정을 마친 실리콘 기판(10) 상부에 층간 절연막(11)을 증착하고, 이를 선택 식각하여 콘택홀을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 콘택홀이 형성된 전체구조 상부에 오믹콘택(ohmic contact)을 제공하고 콘택 저항을 낮추기 위한 접합층(glue later)으로서 Ti막(12)을 증착한다.
계속하여, 도 1c에 도시된 바와 같이 WF6-NH3-H2또는 WF6-N2-H2반응계를 사용한 화학기상증착법으로 100 내지 1000Å 두께의 WNx막(0.1〈 X〈 1)(13)을 증착한다. 이때, WNx막(13) 증착을 위한 화학기상증착법으로는 열반응을 이용한 화학기상증착법 또는 플라즈마를 이용한 화학기상증착(PECVD)법을 사용한다
이어서, 도 1d에 도시된 바와 같이 같은 반응기 내에서 수소(H2)와 질소(N2) 가스를 사용한 플라즈마를 형성하여 WNx막(13)에 잔류하는 불소(F)기를 제거하고 박막을 조밀화시킨다. 이때, 수소 플라즈마는 WNx막(13)에 잔류하는 불소기와 반응하여 불산(HF)의 형태로 제거하게 되며, 질소 플라즈마는 WNx막(13)을 질화시켜 조밀화시키는 역할을 한다. 이러한 플라즈마 처리는 수소 플라즈마 처리와 질소 플라즈마 처리를 각각 수행할 수도 있고, 수소와 질소의 혼합 가스로서 동시에 플라즈마 처리를 할 수도 있다.
다음으로, 도 1e에 도시된 바와 같이 배선금속막인 알루미늄(Al)막(14)을 증착하여 콘택을 매립하고 금속배선을 형성한다.
그리고, 본 발명은 상술한 일실시예에서 도 1d에 도시된 공정까지 진행한 다음, 도 2에 도시된 바와 같이 전체구조 상부에 화학기상증착 방식의 텅스텐(W)막을 증착하고 이를 전면 식각 또는 화학·기계적 연막(CMP)법을 사용하여 에치백하여 콘택 플러그(24)를 형성한 다음, 계속하여 알루미늄막(25)을 증착하는 공정에 적용할 수도 있다. 미설명 도면 부호 '20'은 실리콘 기판, '21'은 층간 절연막, '22'는 Ti막, '23'은 WNx막을 각각 나타낸 것이다.
또한, 본 발명은 금속배선 공정 뿐만이 아니라 비트라인, 캐패시터 등에서 WNx막을 사용할 경우에도 적용할 수 있다.
상술한 실시예는 배선금속으로서 알루미늄막을, 콘택 플러그 금속으로서 텅스텐막을 사용하는 공정을 일례로 하여 설명하였으나, 각각 Al, W, Cu, Au, Ag 등의 금속 재료를 사용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 수소 및 질소 플라즈마 처리를 통해 화학기상증착 WNx막의 문제점인 불소기를 제거하고 박막을 조밀화 시킴으로써 콘택 저항과 누설전류를 감소시켜 콘택에서의 전기적 특성을 개선할 수 있으며, 이로 인하여 반도체 장치의 신뢰도를 향상시킨다.
Claims (5)
- 소정의 하부층이 형성된 웨이퍼 전체구조 상부에 텅스텐질화막을 증착하는 제1 단계와,상기 텅스텐질화막을 수소 및 질소 플라즈마 처리하는 제2 단계를 포함하여 이루어진 반도체 장치의 장벽 금속막 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막이100 내지 1000Å 두께인 반도체 장치의 장벽 금속막 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막이WF6-NH3-H2또는 WF6-N2-H2반응계를 사용한 화학기상증착법을 사용하여 형성되는 반도체 장치의 장벽 금속막 형성방법.
- 제 1 항 또는 제 3 항에 있어서,상기 텅스텐질화막이열반응을 이용한 화학기상증착법 또는 플라즈마를 이용한 화학기상증착법을 사용하여 형성되는 반도체 장치의 장벽 금속막 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 및 제2 단계가동일 반응기 내에서 이루어진 반도체 장치의 장벽 금속막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075067A KR100477840B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075067A KR100477840B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055155A true KR19990055155A (ko) | 1999-07-15 |
| KR100477840B1 KR100477840B1 (ko) | 2005-06-29 |
Family
ID=37303143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075067A KR100477840B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477840B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467493B1 (ko) * | 2001-06-16 | 2005-01-24 | 동부전자 주식회사 | 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법 |
| KR100910225B1 (ko) * | 2006-12-28 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 다층 금속배선 형성방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001081651A (ja) * | 1999-09-06 | 2001-03-27 | Tsudakoma Corp | 水噴射式織機の水噴射ポンプ用チェックバルブ |
| SG11202108217UA (en) | 2019-01-28 | 2021-08-30 | Lam Res Corp | Deposition of metal films |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US5175126A (en) * | 1990-12-27 | 1992-12-29 | Intel Corporation | Process of making titanium nitride barrier layer |
| JPH0697111A (ja) * | 1992-09-11 | 1994-04-08 | Sony Corp | バリアメタルの形成方法 |
| KR0164149B1 (ko) * | 1995-03-28 | 1999-02-01 | 김주용 | 타이타늄 카보 나이트라이드층의 개질 방법 |
| JP3569023B2 (ja) * | 1995-04-06 | 2004-09-22 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR0161889B1 (ko) * | 1995-08-02 | 1999-02-01 | 문정환 | 반도체장치의 배선 형성방법 |
| US5742759A (en) * | 1995-08-18 | 1998-04-21 | Sun Microsystems, Inc. | Method and system for facilitating access control to system resources in a distributed computer system |
-
1997
- 1997-12-27 KR KR1019970075067A patent/KR100477840B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467493B1 (ko) * | 2001-06-16 | 2005-01-24 | 동부전자 주식회사 | 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법 |
| KR100910225B1 (ko) * | 2006-12-28 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 다층 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100477840B1 (ko) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546943B1 (ko) | 반도체장치형성방법 | |
| KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
| US6472309B1 (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| KR100223334B1 (ko) | 반도체소자의 금속배선형성방법 | |
| EP1412976B1 (en) | Boron-doped titanium nitride layer for high aspect ratio semiconductor devices | |
| JP2760490B2 (ja) | 半導体素子の金属配線製造方法 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| KR100477840B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| US20040038550A1 (en) | Thin interface layer to improve copper etch stop | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| KR100477819B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR960006436B1 (ko) | 반도체장치의 콘택플러그 형성방법 | |
| KR0167610B1 (ko) | 반도체 소자의 티타늄텅스텐막 형성방법 | |
| JPH1074709A (ja) | 半導体装置とその製造方法 | |
| KR100190186B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR950005258B1 (ko) | 블랭킷 cvd 텅스텐 형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100430682B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20010046339A (ko) | 접촉 저항을 개선하기 위한 반도체 소자의 금속 콘택형성방법 | |
| KR20030050779A (ko) | 반도체 소자의 비트라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |