KR100223334B1 - 반도체소자의 금속배선형성방법 - Google Patents

반도체소자의 금속배선형성방법 Download PDF

Info

Publication number
KR100223334B1
KR100223334B1 KR1019960025721A KR19960025721A KR100223334B1 KR 100223334 B1 KR100223334 B1 KR 100223334B1 KR 1019960025721 A KR1019960025721 A KR 1019960025721A KR 19960025721 A KR19960025721 A KR 19960025721A KR 100223334 B1 KR100223334 B1 KR 100223334B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
semiconductor device
tungsten
Prior art date
Application number
KR1019960025721A
Other languages
English (en)
Other versions
KR980005607A (ko
Inventor
황성보
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960025721A priority Critical patent/KR100223334B1/ko
Publication of KR980005607A publication Critical patent/KR980005607A/ko
Application granted granted Critical
Publication of KR100223334B1 publication Critical patent/KR100223334B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조공정중 금속 배선 형성방법에 관한 것으로, 구리배선 형성 공정 중 대머신(damascene) 공정을 적용하는 경우 구리배선 형성 후 구리 배선의 표면에 선택적 텅스텐 증착과 질소 분위기에서 플라즈마 처리하여 텅스텐 질화막을 형성하는 금속 배선 형성 방법에 관한 것이다.

Description

반도체소자의 금속배선 형성방법
제 1 도 내지 제 4 도는 본 발명에 따른 반도체소자의 금속배선 제조 공정도.
*도면의 주요부분에 대한 부호의 설명
1:홈 2:확산방지층
3:구리박막 4:선택적 텅스텐막
5:텅스텐 질화막 10:절연막
본 발명은 반도체 소자 제조공정중 금속 배선 형성방법에 관한 것으로, 특히 구리를 배선으로 사용하는 반도체 공정 중 배선을 절연막에 매립시키는 다마신(damascene) 공정을 적용하는 경우 구리배선 형성 후, 구리배선의 표면에 선택적 텅스텐 증착하고 질소 분위기에서 플라즈마 처리하여 텅스텐 질화막을 형성하는 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로 구리배선을 형성하기 위해서는 다마신(damascene) 공정을 적용하는데 이 방법은 평탄화된 절연막을 형성하고, 배선이 매립될 홈을 형성한 후 이 홈에 확산방지막과 구리박막을 증착하여 채운 후 화학적기계적 연마 공정을 통하여 평탄화된 배선을 구현한다.
그러나 구리배선의 경우는 산화막으로의 구리확산이 빠르게 진행되는 단점을 가져서 이를 방지하기 위한 확산방지층 형성이 중요한데 다마신 공정 적용시 배선의 밑면 및 옆면을 위한 확산방지층 형성은 구리박막 증착전에 미리 증착함으로써 쉽게 형성할 수 있으나 화학적 기계적 연마공정 후 노출되는 배선 윗면을 위한 확산방지층은 따라 증착, 노광, 그리고 식각공정으로 형성하여야 하므로 공정이 복잡해져 경제적 효율이 저하되고, 노광공정시 오버레이어(overlayer)의 정확성이 떨어져 공정의 신뢰성이 감소되는 문제점이 있다.
따라서 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 다마신 구리배선 윗면을 위한 확산방지층 형성공정에서 다마신 공정으로 구리 배선을 홈에 형성한 후 노출된 구리배선 윗면에 선택적 텅스텐 박막을 증착하고, 질소분위기 플라즈마 처리를 통하여 텅스텐 질화막을 형성하여 노광 및 식각공정등의 공정수를 감소시키고, 공정의 신뢰성을 증가시킬 수 있는 반도체소자의 금속 배선 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 목적은,
결연막에 배선이 형성된 위치에 홈을 형성후, 전체적으로 제 1확산방지층과 구리박막을 적층하여 상기 홈을 매립하는 단계와,
화학-기계적연마(chemical-mechanical polishing; 이하 CMP라 칭함) 공정으로 상기 구리박막과 확산방지층을 일정 두께 제거하여 상기 홈에 제 1확산방지층과 구리박막이 채워진 금속 배선을 형성하는 단계와,
습식 식각으로 상기 절연막의 일정두께를 식각하여 제 1확산방지층과 구리박막으로 이루어진 금속 배선의 상부면이 돌출되도록 하는 단계와,
금속 배선의 표면에 텅스텐을 선택적으로 성장시키는 단계와,
상기 텅스텐을 질소 분위기 플라즈마 처리하여 텅스텐 표면에 텅스텐 질화막을 형성하는 단계로 이루어진다.
이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예를 상세하게 설명하기로 하자.
제 1도 내지 제 4도는 본 발명에 따른 반도체소자의 금속배선 제조 공정도이다.
제 1도를 참조하면, 소저의 하부구조물(도시되지 않음)을 가지는 반도체기판상에 절연막(10)을 형성하고, 상기 절연막(1)에서 금속배선이 형성될 위치에 일정깊이의 홈(1)을 형성한 다음, 상기 구조의 전표면에 확산방지층(2)과 구리박막(3)을 순차적으로 형성하고, CMP 공정을 진행하여 상기 홈(1)을 메우는 확산방지층(2)과 구리박막(3)으로된 금속 배선을 형성한다.
제 2도를 참조하면, 상기 시편을 예를 들어 B.O.E. 100:10 용액에서 20-40초 정도 처리하여 상기 절연막(1)의 200-300Å 정도 두께를 습식 식각하면서 구리박막(3)의 상부면을 돌출시키고, CMP 공정시 발생된 파티클을 제거한다.
제 3도를 참조하면, 상기 확산방지층(2)과 구리박막(3)으로 된 금속 배선의 표면에 텅스텐막(4)을 선택적으로 성장시킨다. 상기 텅스텐(4)의 선택적 성장 공정은 300-400℃의 온도, 0.01-0.5 torr 압력, WF610-30 sccm, SiH415-15 sccm의 조건에서 400~500Å 정도 두께로 한다.
제 4도를 참조하면, 상기 텅스텐막(4)을 질화시키기 위하여 질소 분위기 플라즈마 처리를 실시하여 상기 텅스텐막(4)의 표면에 텅스텐 질화막(5)을 형성하는데, 질소 분위기 플라즈마 처리 공정은 0.5-5torr의 압력, 280-320℃의 온도, N2또는 NH3250-350sccm, H2150-250sccm, RF 파우어 200-300watt이다.
참고로, 상기 선택적 텅스텐막(4)을 상기 질소 분위기에서 플라즈마 처리하는 것은 진공 파괴 없이 공정을 진행한다.
상술한 바와 같이 본 발명의 구리배선 형성시 확산방지층 형성기술은 대머신 공정으로 구리배선을 형성한 후 습식처리로 절연막의 200~300Å 두께를 제거하고, 선택적 텅스텐을 500Å 구리배선위에만 증착한 후 질소분위기의 플라즈마 처리로 증착된 텅스텐 박막에 텅스텐 질화막을 형성하여 비교적 간단한 공정으로 구리배선 상부에 텅스텐으로 이루어진 확산방지층을 형성하는 잇점이 있다.

Claims (7)

  1. 소정의 하부 구조물을 가지는 반도체기판상에 절연막을 형성하는 공정과,
    상기 절연막에서 금속배선이 형성된 부분에 홈을 형성하는 공정과,
    상기 구조의 전표면에 확산방지층과 구리박막을 순차적으로 적층하여 상기 홈을 매립하는 공정과,
    상기 절연막 상부의 구리박막과 확산방지층을 CMP 공정으로 제거하여 상기 홈을 메우는 제 1확산방지층과 구리박막으로 된 금속 배선을 형성하는 공정과,
    상기 절연막의 일정 두께를 습식 식각방법으로 제거하여 상기 확산방지층과 구리박막의 상부면이 돌출되도록 하는 공정과,
    상기 노출된 확산방지층과 구리박막의 표면에 텅스텐막을 선택적으로 성장시키는 공정과,
    상기 텅스텐막을 질소 분위기에서 플라즈마 처리하여 텅스텐 질화막을 형성하는 공정을 구비하는 반도체소자의 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 절연막의 습식 식각 공정은 B.O.E 100:10 용액에서 20~40초 정도 처리하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서,
    상기 절연막의 습식 식각은 200~300Å 두께를 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서,
    상기 텅스텐막을 선택적으로 성장시킬 때의 공정조건은 300-400℃의 온도, 0.01-0.5 torr 압력, WF610-30 sccm, SiH415-15 sccm인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항 또는 제4항에 잇어서,
    상기 텅스텐막의 증착두께는 400~500Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제1항에 있어서,
    상기 질소 분위기 플라즈마 처리 공정은 0.5-5torr의 압력, 280-320℃의 온도, N2또는 NH3250-350 sccm, H2150-250 sccm, RF 파우어 200-300 watt인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제1항에 있어서,
    상기 선택적 텅스텐을 증착하는 공정과 상기 질소 분위기에서 플라즈마 처리하는 공정은 진공 파괴 없이 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019960025721A 1996-06-29 1996-06-29 반도체소자의 금속배선형성방법 KR100223334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025721A KR100223334B1 (ko) 1996-06-29 1996-06-29 반도체소자의 금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025721A KR100223334B1 (ko) 1996-06-29 1996-06-29 반도체소자의 금속배선형성방법

Publications (2)

Publication Number Publication Date
KR980005607A KR980005607A (ko) 1998-03-30
KR100223334B1 true KR100223334B1 (ko) 1999-10-15

Family

ID=19464720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025721A KR100223334B1 (ko) 1996-06-29 1996-06-29 반도체소자의 금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100223334B1 (ko)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888199B1 (ko) * 2002-07-19 2009-03-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
WO2018156710A1 (en) * 2017-02-22 2018-08-30 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
US10553485B2 (en) 2017-06-24 2020-02-04 Micromaterials Llc Methods of producing fully self-aligned vias and contacts
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10593594B2 (en) 2017-12-15 2020-03-17 Micromaterials Llc Selectively etched self-aligned via processes
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US10699952B2 (en) 2016-11-03 2020-06-30 Applied Materials, Inc. Deposition and treatment of films for patterning
US10741435B2 (en) 2016-06-14 2020-08-11 Applied Materials, Inc. Oxidative volumetric expansion of metals and metal containing compounds
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10892187B2 (en) 2018-05-16 2021-01-12 Micromaterials Llc Method for creating a fully self-aligned via
US10892183B2 (en) 2018-03-02 2021-01-12 Micromaterials Llc Methods for removing metal oxides
US10930503B2 (en) 2016-11-08 2021-02-23 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
US11062942B2 (en) 2017-12-07 2021-07-13 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888199B1 (ko) * 2002-07-19 2009-03-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US10741435B2 (en) 2016-06-14 2020-08-11 Applied Materials, Inc. Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) 2016-11-03 2020-06-30 Applied Materials, Inc. Deposition and treatment of films for patterning
US10930503B2 (en) 2016-11-08 2021-02-23 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
WO2018156710A1 (en) * 2017-02-22 2018-08-30 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10553485B2 (en) 2017-06-24 2020-02-04 Micromaterials Llc Methods of producing fully self-aligned vias and contacts
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
US11705366B2 (en) 2017-12-07 2023-07-18 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US11062942B2 (en) 2017-12-07 2021-07-13 Micromaterials Llc Methods for controllable metal and barrier-liner recess
US10593594B2 (en) 2017-12-15 2020-03-17 Micromaterials Llc Selectively etched self-aligned via processes
US10892183B2 (en) 2018-03-02 2021-01-12 Micromaterials Llc Methods for removing metal oxides
US11037825B2 (en) 2018-05-08 2021-06-15 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
US10892187B2 (en) 2018-05-16 2021-01-12 Micromaterials Llc Method for creating a fully self-aligned via
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Also Published As

Publication number Publication date
KR980005607A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100223334B1 (ko) 반도체소자의 금속배선형성방법
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
KR20010048302A (ko) 반도체소자의 컨택 형성방법
EP0262719B1 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JP3271756B2 (ja) 半導体装置の製造方法
KR100333712B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100301057B1 (ko) 구리 배선층을 갖는 반도체 소자 및 그 제조방법
KR100221656B1 (ko) 배선 형성 방법
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR940011732B1 (ko) 반도체장치의 제조방법
US20050101120A1 (en) Method of forming local interconnect barrier layers
US20180261537A1 (en) Interconnect structure and fabrication method thereof
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
US6117758A (en) Etch removal of aluminum islands during manufacture of semiconductor device wiring layer
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100406562B1 (ko) 금속배선형성방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
JPH11186390A (ja) 半導体装置の製造方法
KR100359779B1 (ko) 반도체 장치의 금속배선 형성방법
KR100214526B1 (ko) 반도체 배선 형성방법
KR100453182B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0135841B1 (ko) 반도체장치의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee