KR19990045334A - 집적회로 및 그 동작 방법 - Google Patents

집적회로 및 그 동작 방법 Download PDF

Info

Publication number
KR19990045334A
KR19990045334A KR1019980049182A KR19980049182A KR19990045334A KR 19990045334 A KR19990045334 A KR 19990045334A KR 1019980049182 A KR1019980049182 A KR 1019980049182A KR 19980049182 A KR19980049182 A KR 19980049182A KR 19990045334 A KR19990045334 A KR 19990045334A
Authority
KR
South Korea
Prior art keywords
conductor
vias
destination
underlying
current
Prior art date
Application number
KR1019980049182A
Other languages
English (en)
Other versions
KR100380514B1 (ko
Inventor
예후다 스무하
Original Assignee
슈나이티 비.에스
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈나이티 비.에스, 루센트 테크놀러지스 인크 filed Critical 슈나이티 비.에스
Publication of KR19990045334A publication Critical patent/KR19990045334A/ko
Application granted granted Critical
Publication of KR100380514B1 publication Critical patent/KR100380514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/921—Radiation hardened semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적회로 및 그 사용 방법은 전류 크라우딩이 적어도 하나의 언더라잉 층에서 감소되는 방식으로 전류가 흐르도록, 도체층 사이에 전도성 비아를 제공한다. 보다 구체적으로는, 전류는 제 1 비아 세트(307)에 의해 오버라잉 도체(306)로부터 언더라잉 도체(303) 방향으로 아래로 흐르고, 일부는 언더라잉 도체를 통하여 목적지(예를 들면, 본드패드) 방향으로 흐른다. 전류의 다른 일부는 제 2 비아 세트(310, 311)에 의하여 더 낮은 도체 방향으로 아래로 흐른다. 제 2 비아 세트는 제 1 비아 세트보다 목적지로부터 더 멀리 떨어져 있다. 그 때문에 언더라잉 도체에서 전류 크라우딩이 감소된다. 발명의 기술을 이용하는 집적회로는 전형적으로 반도체 기판에 형성된 트랜지스터를 구비하며, 여기서 적어도 하나의 전극(예를 들면, 전계 효과 트랜지스터의 경우에 게이트, 소스 또는 드레인)은 사이에 낀 유전체층에 있는 "윈도우" 개구에 의해 예시된 하나 또는 그 이상의 도체에 접속된다. 그러나, 예를 들면 광학, 자기, 강자성, 용량성 및/또는 유도성 디바이스를 포함하는 다른 유형의 디바이스가 기판에 형성되어 오버라잉 도체에 의해 접촉될 수 있다.

Description

집적회로 및 그 동작 방법
본 발명은 전류 크라우딩을 회피하는 도체를 구비하는 집적회로와 그 사용 방법(an integrated circuit having conductors that avoid current crowding, and a method of use)에 관한 것이다.
집적회로(IC)는 지금까지는 점점 밀집되어 왔고, 그 최소 라인 폭은 현재 약 0.25 마이크로미터(미크론)이며, 0.1 미크론 이하로 축소될 것으로 예상된다. 이는 설계 기술이 이와 같이 매우 작은 치수와 관련된 여러 요인을 고려해야 함을 의미한다. 보다 구체적으로는, 전류 밀도가 IC의 고장률과 관계되기 때문에 도체를 통하여 흐르는 전류의 밀도는 훨씬 더 중요해 진다. 사실상, 전류 밀도가 도체의 크기, 기하학 및 재료 혼합물과 관련된 지정된 한계를 초과할 때, 고장률은 종종 매우 급속히 상승할 것이다. 따라서, 설계 기술은 지정된 IC상의 도체에 대한 모든 부분에서 고전류를 피하도록 이루어 졌다. 몇몇 상태에서, "전류 크라우딩(current crowding)" 효과가 발생할 수 있고, 여기서 고전류 밀도는 상대적으로 국부화된 구역에서 발생된다. 예를 들면, 비아가 전형적으로 집적회로 상의 공간을 절약하기 위하여 가능한 한 작은 크기로 만들어지기 때문에, 두 도체가 "비아(vias)"라고 하는 개구에 의해 사이에 낀 유전체층을 통해 상호 접속될 때 전류 크라우딩이 발생할 수 있다. 따라서, 전형적으로, 공간 필요성을 최소화하면서, 동작할 때 지정된 전류 밀도를 초과하지 않도록 비아에 대해 특별한 설계 고려가 기울여 진다.
도 1에서, 예시적인 4 레벨 금속 기술에서 전형적인 도체 레이아웃에 대한 평면도가 도시된다. 본드패드(bondpad)(100)는 예시적 4층 경우에 "금속 4(metal four)"라고 하는 금속의 상측 레벨에 형성된다. 상측 레벨 금속은 전형적으로 가장 두꺼운 금속 층이며, 따라서 최대 양의 전류를 가장 잘 이송할 수 있다. 본드패드(100)는 오버라잉 유전체층(overlying dielectric layer)(102)에서 개구(101)에 의해 와이어본딩 또는 다른 기술(예를 들면, 땜납 범프(solder bumps))에 의해 접속하기 위해 노출된다. 유전체는 전형적으로 "캡(cap)" 층으로서 실리콘 산화물 또는 실리콘 질화물을 포함하며, 개구는 일반적으로 "캡" 개구라고 한다. 그 외에, I/O(입력/출력) 버스 Ⅰ(103) 및 I/O 버스 Ⅱ(104)도 또한 금속 4에 형성된다.
도 1에 도시된 구성에서, I/O 버스Ⅱ(104)는 언더라잉 금속층(underlying metal layers)(예를 들면, "금속 1", "금속 2" 및 "금속 3")에 의해 본드패드(100)에 접속된다. 언더라잉 층을 사용하면, 사이에 낀 I/O 버스(103)에 바람직하지 않게 접속하는 것을 피하면서 원하는 접속을 제공한다. 그 외에, 다중 금속층을 사용하면 증가된 전류 이송 능력을 제공하며, 증가된 전류 이송 능력은 언더라잉 금속층이 전형적으로 상측 금속층만큼 두껍지는 않기 때문에 중요하다. 여러 금속층에 원하는 접속을 제공하기 위하여 "비아(vias)" 세트가 제공된다. 예를 들면, 비아(105, 106)는 상측 레벨 금속(금속 4)을 그 다음 언더라잉 금속층(금속 3)에 접속한다. 마찬가지로, 비아(107, 108)는 금속 3층을 금속 2층에 접속하고, 비아(109, 110)는 금속 2층을 금속 1층에 접속한다. 도 2를 참조하면, 본 실시예의 단면도가 도시되는데, 본드패드(100), I/O 버스(103) 및 I/O 버스(104)는 상측 레벨 금속층에 형성되는 것으로 예시된다. 비아 세트(105 내지 110)뿐만 아니라, 언더라잉 금속층 3(201), 금속층 2(202) 및 금속층 1(203)이 도시된다.
비아를 통하는 전류의 흐름은 화살표로 도시되며, 이 흐름은 예시적인 경우에 I/O 버스로부터 본드패드로 향하는 방향으로의 흐름이다. 특히, 최고 전류 농도를 갖는 영역은 금속 3 층(201)에 위치한 영역(204, 205)으로 도시된다. 이러한 "핫 스폿(hot spots)"은 I/O 버스(104)에서 본드패드(100)로 흐르는 모든 전류가 종래 기술의 설계에서 이들 영역을 통하여 흘러야 한다는 점 때문에 비롯된 것이다. 그러나, 당해 기술자들은 사실상 핫 스폿이 있었고, 따라서 증가된 전자 이동 실패 가능성이 있는 영역이 있었음을 이해했다는 것이 명백하지는 않다. 오히려, 언더라잉 금속층 사이에서의 전류 흐름을 넓히는 습관은 전류 크라우딩을 피하고 따라서 때 이른 실패를 피하기에 충분한 것으로 생각되었다. 더욱이, 본드패드 배치에 필요한 최적 피치(fine pitch) 때문에, 금속 3의 폭을 증가시키는 것이 전류 크라우딩에 대한 가능한 해법은 아니다.
본인은 집적회로와 그 사용 방법을 발명하였으며, 여기서 비아는 적어도 한 도체층에서 전류 크라우딩을 감소시키는 방식으로 전류가 흐르도록 어떤 하나의 패턴으로 도체층 사이에 제공된다. 구체적으로는, 전류는 제 1 비아 세트에 의해 오버라잉 도체로부터 언더라잉 도체 방향으로 아래로 흐르며, 일부는 언더라잉 도체를 통하여 목적지(예를 들면, 본드패드) 방향으로 흐른다. 전류의 다른 일부는 제 2 비아 세트에 의하여 더 낮은 도체 쪽으로 아래로 흐른다. 제 2 세트에서 비아의 적어도 일부는 전류 흐름의 목적지에 가장 가까운 제 1 세트에 있는 비아보다 목적지에서 더 멀리 떨어져 배치된다.
도 1은 예시적인 4 레벨 금속 기술에서 전형적인 도체 레이아웃에 대한 평면도.
도 2는 도 1의 실시예의 도체 레이아웃에 대한 단면도.
도 3은 본 발명의 제 1 실시예에 대한 단면도.
도면의 주요 부분에 대한 부호의 설명
300 : 반도체 기판
301, 302, 303, 304, 305, 306 : 도체
307 내지 318 : 비아
다음의 상세한 설명은 전류 크라우딩을 감소시키는 방식으로 제공된 비아를 구비하는 집적회로와 그 사용 방법에 관한 것이다.
도 3을 참조하면, 발명의 기술에 대한 제 1 실시예가 예시된다. 집적회로 반도체 기판(300)은 기판 위에 형성되고 (기판에 가장 가까운) 금속층 1에서부터 (바라볼 때 상측인) 금속층 4까지로 형성되는 도체(301, 302, 303, 304, 305, 306)를 구비한다. 이러한 층들은 서로 분리되며, 전형적으로 실리콘 이산화물을 포함하는 유전체층(도시되지 않음)에 의해 기판으로부터 분리된다. 본드패드(도시되지 않음)는 캡층(307)의 좌측에 배치된다. 금속 4 층에 있는 I/O 버스 Ⅰ 도체(306)에서부터 금속 3 층에 있는 도체(303)로 아래로 흐르는 전류 흐름은 예시적으로 쌍으로 집단을 이루는 비아(307, 308, 309)에 의해 성취됨을 알 수 있다. 마찬가지로, 전류는 비아(310, 311)에 의해 도체(303)로부터 도체(302)로 흐르고 비아(312)에 의해 도체(302)로부터 도체(301)로 흐른다. 비아(310, 311)는 비아(308, 309)에 대하여 우측(즉, 본드패드에서 떨어져서)으로 오프셋된다. 따라서, 전류의 일부는 초기에 도체(302)에서 비아(308, 309)의 우측으로 흐른다. 그 후, 전류는 도체(302)에서 비아(310)로부터 좌측으로(즉, 본드패드 쪽으로) 흐른다. 마찬가지로, 비아(312)는 비아(311)의 우측으로 오프셋되어, 전류의 일부가 초기에 도체(302)에서 비아(31)의 우측으로 흐르게 된다. 그 후, 전류 일부는 도체(301)에서 비아(312)의 좌측으로 흐른다. 전류의 일부를 목적지(예를 들면, 이 경우에 본드패드)로부터 멀어지는 방향으로 향하게 함으로써 그 전류 흐름이 분할되어, 전류 크라우딩이 도체(303)에서 상당히 줄어들게 됨을 알 수 있다. 도체(302)에서 전류 크라우딩이 유사한 방식으로 회피된다.
도 3의 좌측에서, 전류는 대응하는 방식으로 오프셋되는 비아(313 내지 318)에 의해 본드패드 방향으로 위로 흐르는 것을 알 수 있다. 따라서, 전체 전류 흐름은 언더라잉 도체에서 전류 크라우딩을 피하는 방식으로 상측 레벨 도체(303)를 통하여 본드패드에 도달한다. 비아는 도 3에 도시되는 간격 "t"만큼 오프셋된다. 전형적인 실시예에서, 이러한 간격은 최소 리소그라피 간격이며, 전형적으로 1 마이크로미터보다 짧고 오늘날의 실시예에서는 0.35 마이크로미터 또는 그보다 짧다. 일반적으로, 집적회로 상에서 공간을 보존하기 위하여 최소 리소그라피 간격을 사용하는 것이 바람직하다. 그러나, 원할 경우 최소치보다 큰 오프셋 간격이 사용될 수 있다. 상기 예시적인 실시예가 4 금속층에 관하여 보여주었지만, 2보다 큰 어떠한 수(즉, 3 또는 그 이상)의 층과도 함께 사용할 수 있다. 더욱이, 도체 층 및 비아가 전형적으로 금속이지만, 예를 들면, 도핑된 폴리실리콘, 금속 실리사이드(metal silicide) 및 금속 질화물 도체와 같은 다른 도체를 이용하여 본 발명을 실행할 수 있다.
위에서 설명된 레이아웃 기술이 층(303)에서 전류 크라우딩을 감소시키는데 유익하지만, 도 3에 도시된 바와 같이 접점(310, 311)을 비아(308, 309)의 우측으로 시프트할 필요는 없다. 오히려, 접점(310, 311)은 좌측으로 시프트될 수 있다. 어느 경우에서나, 집단으로서 비아(310, 311)는 전류 흐름의 목적지에 가장 가까운 비아(307)의 우측(즉, 전류 흐름의 목적지에서 떨어져)에 배치된다. 따라서, 언더라잉 비아의 이러한 위치는 언더라잉 층(예를 들면, 층(303))중 적어도 한 층에서의 전류 흐름의 측면 방향으로 전류 크라우딩을 발생할 수 있기 전에 밑면 층(301) 방향으로 전류를 하향으로 전환하는 바람직한 결과를 발생한다. 가장 좌측 비아(310)의 우측 방향으로 비아(312)를 유사하게 배치하면, 전류 크라우딩이 도체(302)에서 발생하기 전에 하향으로 전류 흐름을 제공한다. 그러나, 전류 크라우딩을 감소시킬 때 유익한 효과가 얻어지도록 하기 위하여, 언더라잉 집단에서의 모든 비아가 오버라잉 집단에서의 가장 좌측 비아의 우측으로 배치되게 할 필요는 없다. 예를 들면, 공간 요구를 최소화하는 레이아웃인 까닭에, 언더라잉 층에서의 비아의 일부가 오버라잉 층에서의 비아보다는 전류 흐름의 목적지에 더 가까이 배치될 수 있게 하는 것이 바람직할 수 있다. 그러나, 언더라잉 층에서의 비아의 적어도 일부가 전류 흐름의 목적지에 가장 가까이 있는 오버라잉 층에서의 비아보다 전류 흐름의 목적지로부터 더 멀리 배치된다. 언더라잉 금속층의 수에 따라, 언더라잉 집단에서의 비아의 적어도 반(즉, 310, 311)은 전류 흐름의 목적지에 가장 가까운 오버라잉 층에서의 비아(예를 들면, (307))의 우측(즉, 전류 흐름의 목적지에서 떨어져)에 배치되도록 추천한다.
발명의 기술을 이용하는 집적회로는 전형적으로 반도체 기판에 형성된 트랜지스터를 구비하며, 여기서 전극(예를 들면, 전계 효과 트랜지스터의 경우에 게이트, 소스 또는 드레인)중 적어도 한 전극은 사이에 낀 유전체층에 있는 "윈도우" 개구에 의해 예시된 하나 또는 그 이상의 도체에 접속한다. 그러나, 예를 들면, 광학, 자기, 강자성, 용량성 및/또는 유도성 디바이스를 포함하는 다른 유형의 디바이스가 기판에 형성되고 오버라잉 도체에 의해 접촉될 수 있다. 상측 도체가 전형적으로 소스에서 목적지로 전체 전류를 전도하는데 사용되고 언더라잉 층이 전류의 일부를 이송하는데 사용된다할 지라도, 원할 경우 다른 구성이 사용될 수 있음을 알 수 있다.
또한, 지정된 전도성 레벨 사이의 비아가 전형적으로 동일한 크기이지만, 반드시 그럴 필요는 없다. 예를 들면, 비아(308)는 비아(307)보다 더 커서, 더 많은 전류가 비아(308)를 통하여 흐를 수 있게 할 수 있다. 그러한 경우, 비아(309)는 원할 경우 완전히 제거될 수 있다. 그러나, 가장 고른 전류 흐름 분포를 갖기 위하여, 인접 도체 레벨 사이에 동일한 크기의 비아를 추천한다. 끝으로, 본 발명은 원할 경우, 도체의 단 한 단부에서만 실행될 수 있음을 유의하자. 예를 들면, 본드패드는 본드패드 구역에서 모든 금속 레벨을 오버라잉하고 모든 층 사이의 큰 접촉 윈도우를 개방함으로써 구성될 수 있다. 그 경우, 발명의 기술의 장점은 도체의 소스 단부에서 얻어질 것이다.
본 발명에 의하면, 전류 크라우딩이 적어도 하나의 언더라잉 층에서 감소되는 방식으로 전류가 흐르도록, 도체층 사이에 전도성 비아를 구비하는 집적회로 및 그 사용 방법이 제공된다.

Claims (9)

  1. 전도성 레벨로 씌워진 기판을 포함하고 소스에서 목적지 방향으로 전류를 이송하기 위해 적어도 3 전도성 레벨로 형성된 도체를 구비하는 집적회로에 있어서,
    ①제 1 도체(306)가 제 1 비아 세트(307, 308, 309)에 의해 언더라잉 제 2 도체(303)와 접촉하여, 전류의 제 1 부분이 상기 제 2 도체에 있는 목적지 방향으로 흐르고,
    ②상기 제 2 도체가 제 2 비아 세트(310)에 의해 언더라잉 제 3 도체(302)와 접촉하며,
    ③상기 제 2 세트에서 상기 비아의 적어도 일부가 상기 목적지와 가장 가까운 상기 제 1 세트에 있는 비아보다 상기 목적지에서 더 멀리 위치해 있는 것을 특징으로 하는 집적회로.
  2. 제 1 항에 있어서,
    상기 제 2 도체는 제 3 비아 세트(311)에 의해 상기 제 3 도체와 접촉하고, 상기 제 3 도체는 제 4 비아 세트(312)에 의해 언더라잉 제 4 도체와 접촉하며, 상기 제 4 세트에 있는 비아중 적어도 일부는 상기 목적지에 가장 가까운 상기 제 3 세트에 있는 비아보다 상기 목적지로부터 더 멀리 위치해 있는 것을 특징으로 하는 집적회로.
  3. 제 2 항에 있어서,
    상기 제 1 세트 및 상기 제 2 세트에 있는 비아 사이의 측면 오프셋은 상기 집적회로를 형성하는데 사용되는 최소 리소그라피 치수인 것을 특징으로 하는 집적회로.
  4. 제 1 항에 있어서,
    상기 제 1 비아 세트 및 상기 제 2 비아 세트에 있는 비아 사이의 측면 오프셋은 1 마이크로미터보다 작은 것을 특징으로 하는 집적회로.
  5. 제 1 항에 있어서,
    상기 제 2 전도성 레벨은 금속인 것을 특징으로 하는 집적회로.
  6. 금속 레벨로 씌워진 기판을 포함하고, 소스로부터 목적지 방향으로 전류를 이송하기 위해 적어도 3 금속 레벨로 형성되는 도체를 구비하는 집적회로에 있어서,
    ①제 1 도체(306)는 제 1 비아 세트(307, 308, 309)에 의해 언더라잉 제 2 도체(303)와 접촉하여, 상기 전류의 제 1 부분이 상기 제 2 도체에 있는 목적지 방향으로 흐르게 되고, 상기 제 2 도체는 제 2 비아 세트(310, 311)에 의해 언더라잉 제 3 도체(302)와 접촉하며, 상기 제 3 도체는 제 3 비아 세트(312)에 의해 언더라잉 제 4 도체(301)와 접촉하며,
    ②상기 제 2 세트에 있는 비아중 적어도 일부는 상기 목적지에 가장 가까운 상기 제 1 세트에 있는 비아보다 상기 목적지로부터 더 멀리 위치해 있고, 상기 제 3 세트에 있는 비아중 적어도 일부는 상기 목적지에 가장 가까운 상기 제 2 세트에 있는 비아보다 상기 목적지로부터 더 멀리 위치해 있으며,
    ③상기 비아 세트 사이의 상기 측면 오프셋은 상기 집적회로를 형성하는데 사용된 최소 리소그라피 치수인 것을 특징으로 하는 집적회로.
  7. 소스로부터 목적지 방향으로 전류의 흐름을 유발시키는 단계를 포함하는 단계에 의해, 전도성 레벨에 의해 씌워진 기판을 포함하고 적어도 3 전도성 레벨로 형성되는 도체를 구비하는 집적회로를 동작시키는 방법에 있어서,
    ①제 1 도체(306)가 제 1 비아 세트(307, 308, 309)에 의해 언더라잉 제 2 도체(303)와 접촉하여, 전류의 일부가 상기 제 2 도체에 있는 목적지 방향으로 흐르게 되고,
    ②상기 제 2 도체가 제 2 비아 세트(310, 311)에 의해 언더라잉 제 3 도체(302)와 접촉하며,
    ③상기 제 2 세트에 있는 비아의 적어도 일부가 상기 목적지에 가장 가까운 상기 제 1 세트에 있는 비아보다 상기 목적지로부터 더 멀리 위치해 있는 것을 특징으로 하는 집적회로 동작 방법.
  8. 제 7 항에 있어서,
    상기 제 3 도체는 제 3 비아 세트(312)에 의해 언더라잉 제 4 도체(301)와 접촉하고, 상기 제 3 세트에 있는 비아의 적어도 일부는 상기 목적지에 가장 가까운 상기 제 2 세트에 있는 비아보다 상기 목적지로부터 더 멀리 위치해 있는 것을 특징으로 하는 집적회로 동작 방법.
  9. 제 7 항에 있어서,
    상기 세트에 있는 비아 사이의 측면 오프셋은 상기 집적회로를 형성하는데 사용되는 최소 리소그라피 치수인 집적회로 동작 방법.
KR10-1998-0049182A 1997-11-18 1998-11-17 집적회로및그동작방법 KR100380514B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/972,904 1997-11-18
US08/972,904 1997-11-18
US08/972,904 US5969421A (en) 1997-11-18 1997-11-18 Integrated circuit conductors that avoid current crowding

Publications (2)

Publication Number Publication Date
KR19990045334A true KR19990045334A (ko) 1999-06-25
KR100380514B1 KR100380514B1 (ko) 2003-08-19

Family

ID=25520277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0049182A KR100380514B1 (ko) 1997-11-18 1998-11-17 집적회로및그동작방법

Country Status (3)

Country Link
US (1) US5969421A (ko)
JP (1) JPH11243144A (ko)
KR (1) KR100380514B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
EP1658063B1 (en) 2003-08-06 2014-03-12 Galephar M/F Advantageous combinations for inhalation of nacystelyn and bronchodilators
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7732904B2 (en) 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
US7280372B2 (en) 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
US7199035B2 (en) * 2004-06-28 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect junction providing reduced current crowding and method of manufacturing same
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP5284194B2 (ja) * 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
JP5802534B2 (ja) * 2011-12-06 2015-10-28 株式会社東芝 半導体装置
US9750158B2 (en) 2014-05-02 2017-08-29 Honeywell International Inc. Reduced thermal transfer to Peltier cooled FETs
US20200211949A1 (en) * 2018-12-26 2020-07-02 Intel Corporation Microelectronic assemblies with via-trace-via structures
TWI705742B (zh) 2019-07-25 2020-09-21 緯創資通股份有限公司 電路板結構及其佈局結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP2919257B2 (ja) * 1993-12-15 1999-07-12 日本電気株式会社 多層配線半導体装置
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
JP2785768B2 (ja) * 1995-09-14 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置

Also Published As

Publication number Publication date
US5969421A (en) 1999-10-19
JPH11243144A (ja) 1999-09-07
KR100380514B1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
JP5306277B2 (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
US5025296A (en) Center tapped FET
US4053916A (en) Silicon on sapphire MOS transistor
KR19990045334A (ko) 집적회로 및 그 동작 방법
US7038280B2 (en) Integrated circuit bond pad structures and methods of making
KR100315128B1 (ko) 금속교차선이없이레벨쉬프트동작을하는레벨쉬프트회로,모스페트장치및고전압집적회로
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
EP0154998B1 (en) Improved structure of power supply wirings in semiconductor integrated circuit
US5665991A (en) Device having current ballasting and busing over active area using a multi-level conductor process
US6630715B2 (en) Asymmetrical MOSFET layout for high currents and high speed operation
KR100878288B1 (ko) 절연 게이트형 반도체장치
US5633521A (en) Enhancement of breakdown voltage in MOSFET semiconductor device
KR930018718A (ko) Cmos 집적회로
US4500900A (en) Emitter ballast resistor configuration
KR100333107B1 (ko) 반도체장치
JP4041873B2 (ja) 静電気放電保護回路及び静電気放電保護回路を形成する方法
CN111370474B (zh) 沟槽栅器件的栅极串联电阻
KR100312467B1 (ko) 반도체집적회로장치
US20240014205A1 (en) Input/output port circuit and chip thereof
KR100326807B1 (ko) 반도체소자
KR100259348B1 (ko) 모스전계효과 트랜지스터의 구조
KR20000000886A (ko) 금속배선저항을 낮춘 반도체 메모리 소자
JPH03236281A (ja) 電力用半導体装置
JPH1012872A (ja) パワーｍｏｓｆｅｔのセルアレイ構造
KR19980028690A (ko) 정전기 방지 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee