KR19990042479A - 반도체 장치의 소자격리방법 - Google Patents

Abstract

본 발명에 의한 반도체 장치의 소자격리방법은, 활성 영역에는 버퍼층이 형성되고, 비활성 영역에는 로커스 산화막이 형성된 구조의 기판 상에 제 1 절연막을 형성하는 단계와, 광식각 공정을 이용하여 비활성 영역의 상기 로커스 산화막과 상기 제 1 및 제 2 절연막을 소정 부분 식각하는 단계와, 식각처리된 상기 제 2 절연막을 마스크로 이용하여 상기 기판을 연속적으로 등방성 및 이방성 식각하여 기판 내부에 소정 깊이의 트랜치를 형성하고, 상기 제 2 절연막을 제거하는 단계와, 산화공정을 통하여 상기 트랜치의 바닥면과 측벽에 소정 두께의 산화막을 성장시키는 단계와, 상기 트랜치 내부를 포함한 상기 제 1 절연막 상에 제 3 절연막을 형성하는 단계와, 상기 버퍼층의 표면이 노출될 때까지 상기 제 1 및 제 3 절연막을 식각하여, 상기 트랜치 내부에만 제 3 절연막을 충진시켜 주는 단계와, 상기 제 3 절연막 상의 상기 로커스 산화막 양 측벽에 제 1 스페이서를 형성하는 단계와, 상기 제 1 스페이서를 마스크로 이용하여 상기 제 3 절연막을 식각하여 상기 트랜치 측벽에 제 2 스페이서를 형성하고, 그 내부에 제 4 절연막을 충진하는 단계로 이루어져, 트랜치 상측의 양 에지부에서 발생되는 네가티브 슬로프 현상과 트랜치 측벽의 결함 발생 문제를 해소할 수 있게 된다.

Description

반도체 장치의 소자격리방법

본 발명은 반도체 장치의 소자격리방법에 관한 것으로, 보다 상세하게는 트랜치 기술을 이용한 반도체 장치의 소자격리방법에 관한 것이다.

통상적으로, 반도체 장치 제조시에는 각 소자들을 형성하기 이전에 활성 영역(active area)을 정의해 주기 위하여, 비활성 영역이 정의될 부분의 기판 상에만 선택적으로 전류의 흐름을 막아주는 소자격리 구조(isolation)(예컨대, 필드 산화막이나 STI(shallow trench isolation))를 형성해 주고 있다.

도 1에는 이와 관련된 트랜치 기술을 적용한 종래 반도체 장치의 소자격리 구조를 도시한 단면도가 제시되어 있다. 도 1을 참조하면, 상기 소자격리 구조는 크게 다음의 제 5 단계 공정을 거쳐 제조됨을 알 수 있다.

제 1 단계로서, 로커스(LOCOS) 공정을 이용하여 산화막 재질의 버퍼층(12)이 구비된 실리콘 기판(10) 상의 소자격리영역에 로커스 산화막(14)을 형성해 주어, 활성 영역과 비활성 영역을 정의해 준다.

제 2 단계로서, 상기 로커스 산화막(14)을 포함한 버퍼층(12) 상에 소정 두께의 질화막과 산화막을 순차적으로 증착한 다음, 그 위에 감광막을 증착하고 광식각 공정을 이용하여 로커스 산화막(14) 상측부의 산화막 표면이 소정 부분 노출되도록 감광막을 식각해 주어, 트랜치가 형성될 부분을 정의해 준다.

제 3 단계로서, 식각처리된 상기 감광막을 마스크로 이용하여 그 하부의 산화막과 질화막 및 로커스 산화막(14)을 식각한 뒤 감광막을 제거하고, 식각처리된 상기 산화막을 마스크로 이용하여 기판(10)을 소정 두께 식각처리하여 기판(10) 내부에 소정 깊이의 트랜치(t)를 형성해 준다. 이어, 식각처리된 상기 산화막과 질화막을 동시에 제거해 준다.

제 4 단계로서, 산화 공정을 이용하여 상기 트랜치(t)의 바닥면(bottom side) 및 측벽(sidewall)에 얇은 산화막(16)을 성장시켜 준 후, 트랜치(t) 내부를 포함한 로커스 산화막(14)과 패드 산화막(12) 상에 폴리실리콘(18)을 충분한 두께로 증착해 준다.

제 5 단계로서, 상기 절연막(18)을 에치백하여 트랜치(t) 내부에만 폴리실리콘(18)을 충진(filling)시켜 준 뒤, 로커스 산화막(14)과 동일한 단차를 가지도록 상기 트랜치(t) 내부의 절연막(18) 상에만 선택적으로 산화막(20)을 형성해 준 다음, 소정 온도에서 산화막(20)을 열처리(densification)하여 리플로우(erflow)시켜 주므로써, 본 공정을 완료한다.

그러나, 이러한 일련의 제조 공정을 통해 반도체 장치의 소자격리 구조를 제조할 경우에는 다음에 제시된 두가지의 문제가 발생된다.

첫째, 제 4 단계에서 트랜치(t) 측벽 산화시 트랜치(t) 상측의 양 에지부에서 산화막(16)의 성장이 측벽쪽보다 더디게 이루어져, 이 부분에서의 산화막이 다른 부분보다 더 얇게 성장되는 네가티브 슬로프(negative slope) 현상이 발생하게 된다. 이러한 현상은 트랜치(t)의 측벽쪽과 바닥면에서 기판(10)을 이루는 실리콘의 산화율(oxidation rate) 차이에 의해 발생되는 것으로, 도 2의 참조부호 Ⅰ에는 이해를 돕기 위하여 네가티브 슬로프가 발생된 부분이 표시되어 있다. 이와 같이, 네가티브 슬로프 현상이 발생될 경우 소자격리 구조의 역할인 소자간의 절연 기능이 취약지는 현상이 초래되므로, 이에 대한 개선책이 시급하게 요구되고 있다.

둘째, 제 5 단계에서 트랜치(t) 내부에 충진된 절연막(18)을 열처리해 주는 과정에서 기판(10)이 산화되면서 부피 팽창이 동반되므로, 트랜치(t) 측벽에 결함이 발생되는 현상이 야기된다. 이러한 현상은 트랜치(t)의 측벽쪽이 트랜치의 바닥면보다 산화율이 빨라 발생되는 것으로, 이와 같이 트랜치(t) 측벽에 결함이 발생될 경우 반도체 장치 제조가 완료된 이후 소자의 동작 특성이 저하되는 현상이 초래되어져, 소자의 전체적인 동작 신뢰성이 저하되게 되는 문제가 발생하게 된다.

이에 본 발명의 목적은, 등방성 식각과 이방성 식각을 연속적으로 실시하여 트랜치를 형성한 뒤, 그 측벽에 산화막 재질의 제 1 측벽 스페이서와 질화막 재질의 제 2 측벽 스페이서를 형성해 주는 방식으로 반도체 장치의 격리 구조를 제조해 주므로써, 네가티브 슬로프 현상과 트랜치 측벽에 발생되는 결함을 방지할 수 있도록 한 반도체 장치의 소자격리방법을 제공함에 있다.

도 1은 종래 기술에 의한 반도체 장치의 소자격리 구조를 도시한 단면도,

도 2 내지 도 5는 본 발명에 의한 반도체 장치의 소자격리방법을 도시한 공정수순도.

상기 목적을 달성하기 위하여 본 발명에서는, 활성 영역에는 버퍼층이 형성되고, 비활성 영역에는 로커스 산화막이 형성된 구조의 기판 상에 제 1 절연막을 형성하는 단계와, 광식각 공정을 이용하여 비활성 영역의 상기 로커스 산화막과 상기 제 1 및 제 2 절연막을 소정 부분 식각하는 단계와, 식각처리된 상기 제 2 절연막을 마스크로 이용하여 상기 기판을 연속적으로 등방성 및 이방성 식각하여 기판 내부에 소정 깊이의 트랜치를 형성하고, 상기 제 2 절연막을 제거하는 단계와, 산화공정을 통하여 상기 트랜치의 바닥면과 측벽에 소정 두께의 산화막을 성장시키는 단계와, 상기 트랜치 내부를 포함한 상기 제 1 절연막 상에 제 3 절연막을 형성하는 단계와, 상기 버퍼층의 표면이 노출될 때까지 상기 제 1 및 제 3 절연막을 식각하여, 상기 트랜치 내부에만 제 3 절연막을 충진시켜 주는 단계와, 상기 제 3 절연막 상의 상기 로커스 산화막 양 측벽에 제 1 스페이서를 형성하는 단계와, 상기 제 1 스페이서를 마스크로 이용하여 상기 제 3 절연막을 식각하여 상기 트랜치 측벽에 제 2 스페이서를 형성하는 단계 및, 상기 트랜치 내부에 제 4 절연막을 충진하는 단계로 이루어진 반도체 장치의 소자격리방법이 제공된다.

상기와 같이 공정을 진행할 경우, 등방성 식각 공정을 통해 트랜치의 상측 양 에지부가 먼저 소정 부분 식각되므로, 이후 트랜치 측벽 산화 공정을 진행하더라도 이 부분에서 네가티브 슬로프 현상이 발생하지 않게 된다. 또한, 트랜치 내부에 충진된 제 4 절연막을 열처리하는 과정에서 기판 산화로 인해 부피 팽창이 발생되더라도 질화막 재질의 제 2 측벽 스페이서로 인해 트랜치 측벽에 가해지는 손상을 어느 정도 막을 수 있게 되므로 트랜치 측벽에서의 결함 발생을 억제할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

도 2 내지 도 5는 본 발명에 의한 반도체 장치의 소자격리방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조 공정을 크게, 제 4 단계로 구분하여 살펴보면 다음과 같다.

제 1 단계로서, 도 2에 도시된 바와 같이 활성 영역과 비활성 영역을 정의해 주기 위하여, 산화막 재질의 버퍼층(102)이 구비된 반도체 기판(100) 상의 소자격리영역에 로커스 공정을 이용하여 로커스 산화막(104)을 형성한 다음, 로커스 산화막(104)을 포함한 버퍼층(102) 전면에 질화막 재질의 제 1 절연막(106)과 산화막 재질의 제 2 절연막(108)을 순차적으로 형성한다.

이때, 상기 로커스 산화막(104)은 소자격리영역의 버퍼층(102) 표면이 소정 부분 노출되도록 그 전면에 질화막을 형성하고, 이를 마스크로하여 열산화 공정을 실시하여 로커스 산화막을 형성해 준 다음, 상기 질화막을 제거해 주는 공정 수순에 의해 제조되며, 상기 제 2 절연막(108)은 4000 ~ 7000Å의 두께로 형성된다.

이어, 상기 제 2 절연막(108) 상에 감광막(110)을 형성하고, 광식각 공정을 이용하여 필드 산화막(104) 상측의 제 2 절연막(108) 표면이 소정 부분 노출되도록 상기 감광막(110)을 식각한 다음, 식각처리된 상기 감광막(110)을 마스크로 이용하여 필드 산화막(104)과 제 1 및 제 2 절연막(106),(108)을 식각해 준다.

제 2 단계로서, 도 3에 도시된 바와 같이 상기 감광막(110)을 제거하고, 제 2 절연막(108)을 마스크로 이용하여 상기 기판(100)을 연속적으로 등방성 및 이방성 식각하여 기판(100) 내부에 소정 깊이의 트랜치(t)를 형성한다. 그 결과, 도시된 바와 같이 트랜치(t)의 상측 양 에지부가 그 아래 부분보다 소정 폭 만큼 기판쪽으로 확장된 구조를 갖는 트랜치(t)가 제조된다.

이와 같이, 기판(100)을 먼저 등방성 식각해 준 것은 이후 트랜치 측벽 산화 공정 진행시, 트랜치(t)의 상측 에지부에서 산화막이 상대적으로 얇게 성장되어져 이 부분에서 네가티브 슬로프 현상이 발생되는 것을 방지하기 위함이다.

이어, 상기 제 2 절연막(108)을 제거하고, 산화공정을 통하여 트랜치(t)의 바닥면과 측벽에 얇은 두께의 산화막(112)을 성장시켜 준 다음, 트랜치(t) 내부를 포함한 제 1 절연막(106) 상에 질화막 재질의 제 3 절연막(114)을 형성해 준다.

제 3 단계로서, 도 4에 도시된 바와 같이 활성 영역의 버퍼층(102) 표면이 노출될 때까지 상기 제 1 및 제 3 절연막(106),(114)을 식각처리하여, 트랜치(t) 내부에만 제 3 절연막(114)을 충진시켜 준 다음, 그 전면에 산화막 재질의 절연막을 형성하고, 이를 건식식각하여 제 3 절연막(114) 상의 로커스 산화막(104) 양 측벽에 제 1 스페이서(116)를 형성한다. 이때, 상기 산화막은 제 1 스페이서(116)를 형성할 수 있을 만한 적정 두께 예컨대, 1000 ~ 2000Å의 두께로 형성된다.

이어, 상기 제 1 스페이서(116)를 마스크로 이용하여 그 하부의 제 3 절연막(114)를 식각처리하여 트랜치(t) 측벽에 질화막 재질의 제 2 스페이서(114a)를 형성한다.

이와 같이, 제 1 및 제 2 측벽 스페이서(116),(114a)를 형성해 준 것은 이후 트랜치(t) 내부에 충진되는 절연막을 열처리해 주는 과정에서 기판(100)의 산화로 인해 부피 팽창이 발생되더라도 제 2 측벽 스페이서(114a)를 이용하여 상기 트랜치(t) 측벽에 가해지는 손상을 방지해 주기 위함이다.

제 4 단계로서, 도 5에 도시된 바와 같이 상기 트랜치(t) 내부와 로커스 산화막(104)을 포함한 버퍼층(102) 전면에 화학기상증착법(chemical vapour deposition:이하, CVD라 한다)법을 이용하여 산화막 재질의 제 4 절연막(118)을 형성하고, 이를 소정 온도에서 열처리하여 제 4 절연막(118)을 리플로우시켜 준 다음, 활성 영역의 버퍼층(102) 표면이 노출될 때까지 제 4 절연막(118)을 식각해 주어 소자격리 구조를 제조해 주므로써, 본 공정을 완료한다. 여기서, 열처리 공정을 실시해 준 것은 트랜치(t) 내부에 제 4 절연막(118)을 증착해 줄 때 발생되는 보이드(또는 seam)를 제거함과 동시에 상기 제 4 절연막(118) 자체의 막질 특성을 향상시켜 주기 위함이다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 1) 트랜치가 등방성 및 이방성 식각 공정에 의해 형성되므로, 트랜치 상측의 양 에지부에서 네가티브 슬로프 현상이 발생되는 것을 방지할 수 있어, 격리막의 절연 특성을 향상시킬 수 있게 되고, 2) 트랜치 내부에 충진된 제 4 절연막을 열처리하는 과정에서 기판의 산화로 인해 부피 팽창이 발생되더라도 제 2 측벽 스페이서를 이용하여 트랜치 측벽에 가해지는 손상을 막을 수 있게 되므로 반도체 소자의 동작 신뢰성이 저하되는 것을 방지할 수 있게 된다.

Claims (12)

1. 활성 영역에는 버퍼층이 형성되고, 비활성 영역에는 로커스 산화막이 형성된 구조의 기판 상에 제 1 절연막을 형성하는 단계와,

   광식각 공정을 이용하여 비활성 영역의 상기 로커스 산화막과 상기 제 1 및 제 2 절연막을 소정 부분 식각하는 단계와,

   식각처리된 상기 제 2 절연막을 마스크로 이용하여 상기 기판을 연속적으로 등방성 및 이방성 식각하여 기판 내부에 소정 깊이의 트랜치를 형성하고, 상기 제 2 절연막을 제거하는 단계와,

   산화공정을 통하여 상기 트랜치의 바닥면과 측벽에 소정 두께의 산화막을 성장시키는 단계와,

   상기 트랜치 내부를 포함한 상기 제 1 절연막 상에 제 3 절연막을 형성하는 단계와,

   상기 버퍼층의 표면이 노출될 때까지 상기 제 1 및 제 3 절연막을 식각하여, 상기 트랜치 내부에만 제 3 절연막을 충진시켜 주는 단계와,

   상기 제 3 절연막 상의 상기 로커스 산화막 양 측벽에 제 1 스페이서를 형성하는 단계와,

   상기 제 1 스페이서를 마스크로 이용하여 상기 제 3 절연막을 식각하여 상기 트랜치 측벽에 제 2 스페이서를 형성하는 단계 및,

   상기 트랜치 내부에 제 4 절연막을 충진하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 소자격리방법.
2. 제 1항에 있어서, 상기 로커스 산화막은 비활성 영역의 상기 버퍼층 표면이 소정 부분 노출되도록 그 전면에 질화막을 형성하는 단계와, 상기 질화막을 마스크로 이용하여 열산화 공정을 실시하여 로커스 산화막을 성장시키는 단계 및, 상기 질화막을 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 소자격리방법.
3. 제 1항에 있어서, 상기 제 1 절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
4. 제 1항에 있어서, 상기 제 2 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
5. 제 1항에 있어서, 상기 제 2 절연막은 4000 ~ 7000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
6. 제 1항에 있어서, 상기 제 3 절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
7. 제 1항에 있어서, 상기 제 4 절연막은 화학기상증착법으로 충진하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
8. 제 1항에 있어서, 상기 제 4 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
9. 제 1항에 있어서, 상기 제 1 스페이서는 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
10. 제 1항에 있어서, 상기 제 2 스페이서는 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.
11. 제 1항에 있어서, 상기 제 3 절연막 상의 상기 로커스 산화막 양 측벽에 제 1 스페이서를 형성하는 단계는, 상기 제 3 절연막과 상기 로커스 산화막을 포함한 상기 버퍼층 전면에 소정 두께의 절연막을 형성하는 단계 및, 상기 절연막을 건식식각하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 소자격리방법.
12. 제 11항에 있어서, 상기 절연막은 1000 ~ 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자격리방법.