KR19990036638A - 정전기 방전 기능을 가지는 액정 표시 장치 및 그 제조 방법 - Google Patents

정전기 방전 기능을 가지는 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19990036638A
KR19990036638A KR1019980037940A KR19980037940A KR19990036638A KR 19990036638 A KR19990036638 A KR 19990036638A KR 1019980037940 A KR1019980037940 A KR 1019980037940A KR 19980037940 A KR19980037940 A KR 19980037940A KR 19990036638 A KR19990036638 A KR 19990036638A
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
electrode
crystal display
display device
Prior art date
Application number
KR1019980037940A
Other languages
English (en)
Other versions
KR100299686B1 (ko
Inventor
김동규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to TW087117152A priority Critical patent/TW440736B/zh
Priority to JP29255998A priority patent/JP4516638B2/ja
Priority to US09/172,130 priority patent/US6587160B2/en
Publication of KR19990036638A publication Critical patent/KR19990036638A/ko
Application granted granted Critical
Publication of KR100299686B1 publication Critical patent/KR100299686B1/ko
Priority to US10/465,883 priority patent/US7139044B2/en
Priority to US11/558,170 priority patent/US7710506B2/en
Priority to JP2009165766A priority patent/JP5043072B2/ja
Priority to US12/728,138 priority patent/US7986379B2/en
Priority to JP2011242401A priority patent/JP5307875B2/ja
Priority to JP2013112457A priority patent/JP5555794B2/ja
Priority to JP2013112459A priority patent/JP5555795B2/ja
Priority to JP2013112458A priority patent/JP5613291B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 액정 표시 장치에 관한 것으로써 정전기 방지를 위해 TFT 기판의 인접 배선 사이에 정전 스파크를 유도하고, 정전기를 충전 및 방전시키는 다수의 정전기 보호 회로를 접속한다. 또한, TFT 기판 위에 형성된 배선을 모두 연결하는 쇼팅바를 기판의 절단선 안쪽에 형성한 후에 TFT 기판의 절단, 액정 패널의 형성, 쇼팅바의 제거, 화상 표시 검사 및 편광판 부착 공정을 차례로 진행한다. 따라서 공정 진행 중에 발생되는 정전기로부터 액정 패널을 보호할 수 있으며, 양품의 액정 패널에만 편광판을 부착하여 비용 절감을 할 수 있다.

Description

정전기 방전 기능을 가지는 액정 표시 장치 및 그 제조 방법
이 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 박막 트랜지스터 액정 표시 장치(thin film transistor-liquid crystal display : TFT-LCD)의 정전기 보호 회로에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다.
이러한 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 유리 기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산될 수 없어서 정전기에 매우 취약하다. 따라서 유리 기판에 형성된 절연막이나 박막 트랜지스터(TFT) 등이 정전기에 의해 손상될 수 있다.
액정 표시 장치의 제조 공정에서, TFT 기판과 컬러 필터(color filter) 기판을 접착시켜 액정 표시 패널(panel)을 형성한 후에 발생하는 정전기는 전압은 매우 높지만 전하량은 매우 낮은 특성을 가지므로 국소적으로 기판을 열화시킨다. 또한 정전기는 주로 기판을 절단할 때 발생되며, 대부분 게이트 선(gate line) 및 데이터 선(data line)의 패드(pad)부를 통해 유입된다. 따라서 게이트 선 및 데이터 선 패드 근처 TFT의 채널(channel)이 정전기에 의해 열화되기 쉽다.
도 1에 종래의 액정 표시 장치에서의 정전기 현상을 나타내는 액정 표시 패널의 구성도를 도시하였다.
도 1에서와 같이, 액정 표시 패널은 TFT 기판(10)과 컬러 필터 기판(20)으로 형성되어 있다. 도 1에서, TFT 기판(10)의 각 배선과 구동 회로와의 접속을 위한 패드가 형성된 패드부(30)와, 액정 패널에서 실제 화상을 표시하는 활성 영역(active area)(40)을 구분하여 표시하였다.
활성 영역(40)에 부분적으로 나타난 선(50)은 정전기에 의해 열화된 TFT 에 의하여 불량이 나타난 화소들을 나타낸 것이고, 이는 패드부(30)로부터 발생한 정전기가 활성 영역(40)으로 전달되면서 패드부(30)에서 가깝게 위치한 박막 트랜지스터(TFT)의 채널이 열화되어서, 제대로 화상이 화소들에 전달되지 않기 때문에 나타나는 현상이다.
이처럼, 채널의 열화가 발생된 TFT를 도 2에 상세하게 도시하였다.
도 2에서와 같이, 게이트선(60)과 데이터선(80)이 서로 교차하는 형태로 중첩되어 있고, 게이트선(60)으로부터 연장된 게이트 전극(61)의 가장자리는 데이터선(80)으로부터 연장된 소스(source) 전극(81)과 중첩되어 있으며, 게이트 전극(61)을 기준으로 소스 전극(81)의 반대쪽에는 드레인 전극(82)이 게이트 전극(61)의 가장자리와 중첩되어 있다. 이때, 게이트 전극(61)과 소스 및 드레인 전극(81, 82)의 사이에는 반도체막(70)이 형성되어 있다.
이처럼, 반도체막(70), 소스 전극(81), 드레인 전극(82) 및 게이트 전극(61) 등으로 형성된 TFT 내로 정전기가 유입되면, 소스 전극(81)과 드레인 전극(82) 사이에 스파크(spark)가 발생하여 반도체막(70)의 채널 영역에 손상이 발생하여 TFT의 특성이 열화된다.
이와 같은 정전기에 의한 액정 표시 장치의 불량을 줄이기 위하여, 기판 가장자리에 위치한 쇼팅 바를 이용하여 모든 금속 배선을 하나로 묶어주는 방법이 널리 사용되고 있다.
그러나, 정전기의 하전량이 클 경우에는 쇼팅 바 만으로 정전기에 의한 피해를 완전히 막을 수 없고, 쇼팅 바를 제거한 후에 발생하는 정전기가 기판 내로 유입되는 것을 차단할 수 없다.
또한, 이러한 구조의 액정 패널의 제조 공정에서는 먼저 쇼팅 바가 있는 상태에서 쇼팅 바에 시험 신호를 인가하여 액정 기판의 화면 표시 검사를 수행한 후, 편광판(polarizer)을 부착한다. 이 후 기판을 절단하여 개개의 액정 기판을 분리하고 액정 물질을 주입한 후, 주입구를 봉지한다. 기판이 절단될 때 쇼팅 바도 함께 절단된다. 다음으로 각각의 패드별로 직접 접촉되는 프로우브(probe)를 사용하여 서로 다른 시험 신호를 개개의 패드에 인가하는 화면 표시 검사를 한 후에 액정 패널에 구동 회로를 부착한다.
이처럼, 종래의 제조 공정에서는 기판이 절단될 때 쇼팅 바도 함께 제거되므로 기판 절단시 이 때 발생되는 정전기로부터 기판을 보호하기가 곤란하다. 또한, 쇼팅 바가 있는 상태에서의 간단한 불량 검사만으로 액정 기판을 선별하여 편광판을 부착하므로, 불량한 액정 기판에도 편광판이 부착될 확률이 크다. 이러한 불량한 액정 패널이 쇼팅 바의 제거 후에 수행되는 검사에서 발견되면 고가인 편광판도 함께 폐기되어야 하므로 비용의 낭비를 초래할 수 있다.
본 발명의 과제는 정전기의 하전량에 무관하게 정전기로부터 액정 표시 기판을 보호하고, 쇼팅 바 제거 공정 및 그 이후에 정전기가 기판으로의 유입되는 것을 차단하며, 액정 기판의 제조 공정을 변경하여 공정 중에 발생되는 정전기를 방지하고 제조 비용을 절감하는 것이다.
도 1은 정전기가 발생된 종래의 액정 패널을 도시한 평면도이고,
도 2는 도 1에서 정전기에 의해 손상된 박막 트랜지스터 부분을 도시한 평면도이고,
도 3은 본 발명의 제1 내지 제3 실시예에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이고,
도 4는 도 3의 A 부분을 본 발명의 제1 실시예에 따라 확대하여 나타낸 평면도이고,
도 5는 정전기 보호용 다이오드 회로를 도시한 전기적 등가 회로도이고,
도 6은 도 3의 A 부분을 본 발명의 제2 실시예에 따라 확대하여 나타낸 평면도이고,
도 7은 도 4 및 도 6의 정전기 보호 회로 중 제1 스파크 유도 회로를 도시한 전기적 등가 회로도이고,
도 8은 도 4및 도 6의 정전기 보호 회로 중 제2 스파크 유도 회로를 도시한 전기적 등가 회로도이고,
도 9는 도 4 및 도 6의 정전기 보호 회로 중 제3 스파크 유도 회로를 도시한 전기적 등가 회로도이고,
도 10은 도 4 및 도 6의 정전기 보호 회로 중 제4 스파크 유도 회로를 도시한 전기적 등가 회로도이고,
도 11은 도 4 및 도 6의 정전기 보호 회로 중 제1 정전기 충전 회로를 도시한 전기적 등가 회로도이고,
도 12는 도 4 및 도 6의 정전기 보호 회로 중 제2 정전기 충전 회로를 도시한 전기적 등가 회로도이고,
도 13은 제4 스파크 유도 회로를 구성하는 패턴을 나타낸 평면도이고,
도 14는 도 13의 XIV-XIV' 선에 대한 단면도이고,
도 15는 제4 스파크 유도 회로를 구성하는 다른 패턴을 나타낸 평면도이고,
도 16은 도 15의 XVI-XVI' 선에 대한 단면도이고,
도 17은 박막 트랜지스터 기판과 컬러 필터 기판이 조립된 상태의 액정 표시 장치의 사시도이고,
도 18은 액정 표시 장치의 제조 방법의 흐름도이다.
이러한 과제를 달성하기 위하여, 본 발명에서는 정전기 방지를 위해 TFT 기판의 배선에서 발생되는 정전기를 소모시키는 다수의 스파크 유도 회로와 정전기를 저장하여 소멸시키는 정전기 충전 회로가 TFT 기판에 형성된다.
스파크 유도 회로는 인접한 두 배선 사이에 직렬로 연결되고 각각의 게이트 전극은 서로 연결된 다수의 박막 트랜지스터와 게이트 전극에 한쪽 단자가 연결되고 인접한 두 배선에 각각 다른 쪽 단자가 연결된 두 개의 커패시터로 이루어질 수 있다. 이러한 스파크 유도 회로가 인접한 두 배선 사이에 병렬로 다수 개 연결되어 있으므로, 배선에서 정전기가 발생되면 스파크 유도 회로에 있는 TFT에서 스파크가 먼저 일어나서 소스 및 드레인 전극에 강한 전류가 유도된다. 이 때, 서지(surge) 전류는 주울(joule) 열로 바뀌어 에너지가 손실된다. 따라서, 활성 영역에 있는 TFT를 정전기로부터 보호할 수 있다. 또한, 배선에서 발생된 정전기를 인접한 배선으로 분산시킬 수도 있다.
이러한 스파크 유도 회로는 각 배선과 공통 전극 사이에 TFT와 커패시터를 직렬 연결된 형태로 형성할 수 있다.
또는, 배선에 각각 게이트 전극과 드레인 전극이 각각 연결되고 더미선에 소스 전극이 연결된 형태의 박막 트랜지스터 및 배선과 드레인 전극 사이에 형성되어 있는 커패시터로 이루어 질 수도 있다.
정전기 충전 회로는 TFT 기판과 결합하여 액정 패널(panel)을 형성하는 대향 기판과 TFT 기판을 봉합하는 실이 둘러싸는 영역 외부에 형성된 제1 정전기 충전 회로와 실이 둘러싸는 영역 내부에 형성된 제2 정전기 충전 회로로 구분된다.
제1 정전기 충전 회로는 인접한 배선 사이에 두 개의 커패시터가 직렬로 연결된 회로이며, 이러한 회로가 인접한 배선 사이에 병렬로 다수 개 접속되어 있다.
제2 정전기 충전 회로는 활성 영역으로 유입되는 정전기를 최종적으로 제거하기 위한 것으로, 각각의 배선과 공통 전극 사이에 형성된 커패시터로 이루어져 있다. 이 커패시터는 공통 전극에 연결된 별도의 대향 전극판과 배선으로 이루어진다. 배선 중 게이트 선과 대향하는 대향 전극판은 박막 트랜지스터의 소스/드레인(source/drain) 금속으로 형성되고, 배선 중 데이터 선과 대향하는 대향 전극판은 게이트 금속으로 형성된다.
제1 정전기 충전 회로 및 제2 정전기 충전 회로는 배선에서 발생된 정전기를 커패시터에 저장하고 소멸시킬 수 있다.
정전기 보호를 위해 추가적으로 TFT 기판 위에 형성된 배선을 모두 연결하는 쇼팅 바가 기판의 절단선 안쪽에 형성되어 있다. TFT 기판의 절단선 안쪽에 쇼팅 바가 형성됨으로써 TFT 기판이 절단되어 다수의 액정 패널로 분리되더라도 쇼팅 바가 그대로 기판 상에 남게 된다. 따라서 쇼팅 바에 의한 정전기 방지 기능은 TFT 기판의 분리 후에도 계속해서 유지될 수 있다.
제조 공정 중에 발생되는 정전기로부터 액정 표시 장치를 보호하기 위해서는, 먼저 정전기 방지 회로, 박막 트랜지스터 및 배선 등을 기판에 형성하고, 쇼팅 바를 TFT 기판의 절단선 안쪽에 형성한 후 TFT 기판을 절단한다. 다음으로 개개의 액정 패널을 형성하고, 에지 그라인더(edge grind)로 쇼팅 바를 제거한다. 각 배선에 시험 신호를 인가하여 액정 패널의 화상 표시 검사를 한 후에, 불량이 없는 액정 패널에 편광판을 부착하고 구동 회로를 접속시킨다.
이와 같은 액정 표시 장치의 제조 방법은 종래와는 달리 기판의 절단, 액정 주입, 주입구 봉지 공정을 쇼팅 바가 있는 상태에서 진행하므로, 공정 중에 발생하는 정전기로부터 액정 패널을 보호할 수 있다. 또한 고가인 편광판을 화상 표시 검사를 통과한 양호한 액정 패널에만 부착하므로 비용을 절감할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명이 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 3은 본 발명에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이다.
도 3에 도시한 바와 같이, 투명한 절연 기판(10) 위에 가로 방향으로 다수의 게이트선(100)이 형성되어 있고, 게이트선(100)의 한쪽 끝에는 게이트 패드(101)가 형성되어 있다. 또한, 게이트선(100)과 교차하도록 세로 방향으로 다수의 데이터선(200)이 형성되어 있고, 데이터선(200)의 끝에는 데이터 패드(201)가 형성되어 있으며, 데이터선(200)과 게이트선(100)이 교차하여 정의되는 화소 영역(PX) 내에는 스위칭 소자인 박막 트랜지스터(TFT)가 형성되어 있다. 이러한, 다수의 화소 영역(PX)으로 이루어진 영역이 화상이 구현되는 활성 영역(active area)(41)이 된다. 데이터 패드(201) 및 게이트 패드(101)와 활성 영역(41) 사이에는 최종 공정에서 실(90)이 형성된다.
게이트선(100)과 데이터선(200)의 끝에는 다수의 게이트선(100) 및 다수의 데이터선(200)을 각각 하나로 묶는 쇼팅 바(102, 202)가 기판(10)의 가장자리 안쪽으로 형성되어 있고, 이 쇼팅 바(102, 202)는 서로 연결되어 있다. 결과적으로 모든 게이트선(100)과 데이터선(200)이 하나로 연결되어 있어서, 게이트 및 데이터 패드(101, 201)로부터 정전기가 발생하면 이 쇼팅 바(102, 202)를 경로로 하여 정전기가 방전이 된다.
한편, 비교적 큰 하전량을 가지는 경우, 쇼팅 바(102, 202)가 존재하더라도 활성 영역(41) 내로 정전기가 유입될 수 있다. 또한, 박막 트랜지스터 기판(10)의 제조가 완료되어 쇼팅 바(102, 202)를 절단선(11)을 따라 제거한 이후에 정전기가 발생하는 경우, 활성 영역(41) 내로 정전기가 용이하게 유입된다. 이러한 정전기를 보다 효과적으로 방전시키기 위해서 기판(10)의 A 부분, 즉 패드(101, 201)와 활성 영역(41) 사이에서 활성 영역 둘레에 둘려져 있는 가드 링(guard ring) 또는 더미 게이트 배선(111) 및 더미 데이터 배선(112)이 전기적으로 연결되어 구성된 더미 배선(110)과 연결되어 있는 정전기 방지용 회로를 둔다.
도 4는 도 3의 A 부분을 본 발명의 제1 실시예에 따라 확대하여 나타낸 평면도로서, 편의상 TFT 기판과 실(90)만 도시하고 컬러 필터 기판은 도시하지 않았으며, TFT 기판(10)의 가장자리를 따라 형성된 쇼팅 바(102)를 절단하기 위한 절단선(11)과 컬러 필터 기판의 가장자리에 대응되는 선(21) 및 활성 영역을 구분하는 선(41)을 점선으로 표시하였다.
도 4에 도시한 바와 같이, 절단선(11) 바깥쪽에 쇼팅 바(102)가 위치하고, 쇼팅 바(102)와 연결되어 있는 패드(101)가 절단선(11)과 컬러 필터 기판(20)의 가장자리에 대응되는 선(21) 사이에 위치하며, 패드(101)로부터 연장된 배선(100)이 활성 영역(41) 쪽으로 뻗어 있다. 컬러 필터 기판(20)을 접착하기 위한 실(90)이 두 기판(10, 20) 사이에 형성되어 있고, 활성 영역(41) 바깥 둘레에 금속으로 된 가이드 링 또는 더미 배선(110)이 형성되어 있으며, 각각의 배선(100)과 더미 선(110) 사이에 정전기 보호용 다이오드, 스파트 유도 회로, 정전기 충전 회로와 같은 정전기 보호 회로가 형성되어 있다.
먼저, 도 5에 도시된 정전기 보호용 다이오드 회로에 대하여 설명한다.
도 5에 도시한 바와 같이, 정전기 방지를 위해 정전기 보호용 다이오드(120) 회로가 활성 영역(41) 바깥쪽에서 배선(100)에 접속되어 있을 수 있다.
더미선(110)에 박막 트랜지스터의 게이트 단자 및 드레인 단자가 연결되어 있고, 소스 단자는 배선(100)에 연결되어 있는 형태로 제1 다이오드(D1)가 형성되어 있으며, 배선(100)에 게이트 단자 및 드레인 단자가 연결되어 있고, 더미선(110)에 소스 단자가 연결되어 있는 형태로 제2 다이오드(D2)가 형성되어 있다. 즉, 더미선(110)과 배선(100) 사이에서 제1 및 제2 다이오드(D1, D2)가 역병렬(back to back) 접속되어 있다.
이러한 정전기 보호 회로에서 사용되는 다이오드(120)는 보통 비정질 실리콘(amorphous silicon)으로 만들어지므로 고저항이고, 이에 비해 배선(100)은 저저항이다. 따라서 패드(101)로 유입되어 다이오드(120)를 통하여 더미선(110)으로 흐르는 정전기의 양보다 저저항인 배선(100)을 따라 활성 영역(41)으로 유입되는 정전기의 양이 많을 수도 있다. 따라서, 이와 같은 정전기 보호 회로만으로는 하전량이 큰 정전기로부터 액정 표시 기판을 완전히 보호하기가 곤란하다.
액정 표시 기판의 제조 공정에서는 먼저 쇼팅 바(102)가 있는 상태에서 쇼팅 바(102)에 시험 신호를 인가하여 액정 기판의 화면 표시 검사를 수행한 후, 절단선(11)을 따라 기판(10)의 가장자리를 절단하여 쇼팅 바(102)를 제거하는데, 패드(101)와 쇼팅 바(102)가 분리되면서 강한 정전기가 배선(100)으로 유입될 가능성이 매우 높아서 액정 표시 기판이 손상될 수 있다.
정전기 방전 기능은 스파크 유도 회로 및 정전기 충전 회로 등에 의해 강화된다.
도 4에서와 같이, 정전기 보호용 다이오드(120) 바깥쪽, 실(90)과 패드(101) 사이에서 스파크 유도 회로(ST)(130) 및 제1 정전기 충전 회로(FC)(140)가 배선(100)에 접속되어 있으며, 실(90)과 활성 영역(41) 사이에는 제2 정전기 충전 회로(150)가 접속되어 있다.
이처럼, 스파크 유도 회로(130) 및 정전기 충전 회로(140, 150)를 실(90) 바깥쪽에서 배선(100)과 접속시키는 경우, 회로(130, 140, 150)가 외부에 노출되어 있어 공기에 의한 부식이나 충격에 의한 회로의 손상이 일어날 수 있다.
도 6은 도 3의 A 부분을 본 발명의 제2 실시예에 따라 확대하여 나타낸 평면도로서, 정전기 방지를 위한 회로가 실 안쪽에 위치하고 있다.
도 6에 도시한 바와 같이, 스파크 유도 회로(ST)(130)가 활성 영역(41)과 실(90) 사이에서 배선(200)에 접속되어 있으며, 정전기 보호용 다이오드(120)는 앞선 실시예들과 마찬가지로 활성 영역(41) 바깥쪽에서 배선(200)과 접속되어 있다.
도시하지는 않았지만, 제1 정전기 충전 회로(140) 및 제2 정전기 충전 회로(150)가 실(90) 안쪽에 형성되어 있을 수 있다.
스파크 유도 회로(ST)는 다양한 형태로 구성될 수 있는데 이를 도 7 내지 도 10을 참고로 제1 내지 제4 스파크 유도 회로(ST1, ST2, ST3, ST4)로 구분하여 설명한다.
먼저, 제1 스파크 유도 회로(ST1)를 도 7에 도시하였다.
도 7에서와 같이, 제1 스파크 유도 회로(ST1)는 인접한 두 배선(100) 사이에서 직렬 연결된 다수의 TFT와 커패시터(C1, C2)로 이루어져 있다. 즉, 두 배선(100) 사이에서 다수의 TFT의 게이트 전극은 하나로 연결되어 있고, TFT의 소스 및 드레인 전극이 인접한 TFT의 드레인 전극 및 소스 전극과 연결되어 있으며, TFT의 게이트 전극과 인접 배선(100) 사이에 커패시터(C1, C2)가 각각 연결되어 있다. 이러한 제1 스파크 유도 회로(ST1)가 병렬로 인접 배선(100) 사이에 다수 개 접속되어 정전기로부터 기판을 보호한다.
이러한 제1 스파크 유도 회로(ST1)의 동작은 구체적으로 다음과 같다.
패드(101)로부터 발생한 정전기가 제1 스파크 유도 회로(ST1)로 흘러들면 제1 스파크 유도 회로(ST1)의 TFT에서 먼저 스파크가 발생되어 정전기를 소모시킴으로써 활성 영역에 있는 TFT를 정전기로부터 보호할 수 있다. 한편, 배선(100)에서 발생한 정전기의 경우 커패시터(C1, C2)에 충전되어 TFT를 턴 온(turn on)시키므로 정전기를 배선(100) 전체로 방전시킬 수도 있다.
제1 스파크 유도 회로(ST1)에서 직렬로 연결된 TFT가 다수개 일 경우, 배선(100)간을 흐르는 전류가 증가되는 것을 효과적으로 억제할 수 있다.
다음, 제2 스파크 유도 회로(ST2)가 도 8에 도시되어 있다.
도 8에서와 같이, 제2 스파크 유도 회로(ST2)는 TFT 및 TFT의 게이트 전극과 한 단자가 연결되어 있는 캐패시터로 이루어져 있는데, 각 TFT의 게이트 전극과 소스 전극은 전기적으로 서로 연결되어 있고, 게이트 전극과 상부 컬러 필터 기판(도시하지 않음)에 형성되어 있는 공통 전극 사이에 커패시터(C3)가 형성된다. 이러한 제2 스파크 유도 회로(ST2)는 각 배선(100)에 다수개 연결되어 있다. 제2 스파크 유도 회로(ST2)는 각 화소에 형성된 TFT와 유사하게 형성되어, 제1 스파크 유도 회로(ST1)에 비해 커패시터 값을 증가시키기가 용이하고, 두 배선 이상에서 동시에 정전기가 유입된 경우에도 스파크가 잘 유도될 수 있다.
여기에서는 공통 전극을 유지 용량 전극으로 사용하였으나, 공통 전극 외에 별도의 전극을 형성할 수 있다.
다음, 도 9에 도시한 제3 스파크 유도 회로(ST3)는 제2 스파크 유도 회로(ST2)에서 다수개의 커패시터(C3)가 사용되는 것과 달리 하나의 커패시터(C4)의 한 단자가 모든 TFT에 공통으로 연결되어 있다. 제3 스파크 유도 회로(ST3)의 기능은 제2 스파크 유도 회로(ST2)의 기능과 거의 같다.
여기서도 제2 스파크 회로와 같이 공통 전극을 유지 전극으로 사용하였으나, 별도의 공통 전극을 사용하는 것이 가능하다.
이러한, 제1 내지 제3 스파크 유도 회로(ST1, ST2, ST3)는 실(90) 안쪽에 형성되어 있을 수도 있다.
마지막으로, 제4 스파크 유도 회로(ST4)가 도 10에 도시되어 있다.
도 10에 도시한 바와 같이, 더미 게이트선(111)과 전기적으로 연결된 더미 데이터선(112)을 형성하는 가이드 링(110)이 형성되어 있고, 더미 게이트선(111) 상에 TFT 소자가 형성되어 있다. 또한, TFT 소자의 소스 전극은 데이터선(200)에 연결되어 있고, 드레인 전극은 더미 게이트선(111)과 대향하여 유지 축전기(C5)의 한 전극과 연결되어 있다.
이러한 제4 스파크 유도 회로에서는 더미 배선(110)으로 정전기의 일부가 전달되면 TFT를 턴온 시킴과 동시에 커패시터(C5)에 정전기가 충전된다. 모든 배선(200)은 가이드링(110)에 의해 하나로 연결되어 있어서, 정전기가 소스 전극쪽으로 전달되며 커패시터에 저장되어 있는 전하와의 전위차에 의해 정전기가 TFT를 통과한다. 이처럼, 더미 게이트 및 데이터선(111, 112)으로부터 발생한 정전기는 가이드 링(110) 및 데이터 배선(200) 전체로 분산된다. 또한, 데이터 배선(200)으로부터 발생한 정전기의 하전량이 클 경우에는 TFT에 스파크가 일어나 TFT가 파괴되면서 정전기가 소모되기도 한다.
결국, 이와 같은 스파크 유도 회로(ST1, ST2, ST3, ST4)는 모두 TFT를 태워 버림으로써 정전기 에너지를 주울 열로 변환시킨다. 따라서 정전기가 활성 영역의 회로에 영향을 끼치지 않고 소멸될 수 있다.
다음으로 제1 정전기 충전 회로(FC)를 도 11에 도시하였다.
도 11에서와 같이 제1 정전기 충전 회로(FC)는 커패시터(C6, C7)가 직렬로 연결된 회로이며, 이러한 회로가 인접한 배선(100) 사이에 병렬로 다수 개 접속되어 있다. 스파크 유도 회로(ST)와 마찬가지로 제1 정전기 충전 회로(FC)도 실(90) 외부에도 형성할 수 있다. 이러한 제1 정전기 충전 회로(FC)는 배선(100)에서 발생된 정전기를 저장하고 소멸시키는 기능을 갖는다.
실(90)과 활성 영역(41) 사이에 형성된 제2 정전기 충전 회로를 도 12에 도시하였다.
제2 정전기 충전 회로는 활성 영역(41)으로 유입되는 정전기를 최종적으로 제거하기 위한 것으로, 도 12에서와 같이 배선(100)과 공통 전극(Vcom) 사이에 각각 연결된 커패시터(C8)로 이루어져 있다. 도 12에서 언급한 바와 같이, 커패시터(C8)는 별도로 형성된 공통 전극과 각 배선(100) 사이에서 이루어진다.
이러한 제2 정전기 충전 회로도 정전기를 커패시터(C8)에 저장하여 소멸시키는 기능을 가진다.
다음, 도 13 내지 도 15를 참고로 하여 도 10에서 회로도로 표시되었던 제4 스파크 유도 회로의 평면 및 단면 구조를 좀 더 살펴본다.
도 13은 제4 스파크 유도 회로의 배치도이고, 도 14는 도 13의 XIV-XIV' 선에 대한 단면도이다.
도 13 및 도 14에 도시한 바와 같이, 제4 스파크 유도 회로는 복수의 더미 게이트선(111), 게이트 절연막(3), 더미 게이트선(111) 상부의 게이트 절연막(3) 위에 형성되어 있는 반도체 패턴(700), 반도체 패턴(700)의 양 가장자리와 각각 중첩하는 더미 데이터선(112) 또는 데이터선(200) 및 금속 패턴(6)으로 구성된 박막 트랜지스터 패턴, 그리고 금속 패턴(6)과 연결되며 더미 게이트선(111)과는 층간 절연막(4) 및 게이트 절연막(3)을 사이에 두고 중첩되어 유지 용량을 형성하는 투명 도전 패턴(6)으로 이루어진다. 또한, 이러한 제4 스파크 유도 회로의 바깥에는 더미 데이터선(112)이 세로 방향으로 형성되어 있으며, 더미 데이터선(112)은 모든 더미 게이트선(111)과 연결 패턴(5)을 통해 연결되어 가아드 링(110)을 이룬다.
이를 좀 더 상세히 설명하면, 기판(10) 위에 더미 게이트선(111)이 가로 방향으로 형성되어 있고, 그 위에는 게이트 절연막(3)이 덮여 있으며, 더미 게이트선(111) 상부의 게이트 절연막(3) 위에는 반도체 패턴(700)이 형성되어 있다. 또한, 게이트 절연막(3) 위에는 반도체 패턴(700)의 한쪽 가장자리와 중첩되는 형태로 데이터선(200)이 세로 방향으로 형성되어 있고, 반도체 패턴(700)을 기준으로 데이터선(200) 또는 더미 데이터선(112) 반대편에는 반도체 패턴(700)의 다른 가장자리와 중첩하는 드레인 전극이 금속 패턴(113)으로 형성되어 있으며, 반도체 패턴(700)과 데이터선(200) 또는 더미 데이터선(112) 및 금속 패턴(111)이 접촉하는 면에는 전기적 접촉 특성을 향상시키기 위한 오믹 접촉층(710)이 형성되어 있다. 데이터선(200)의 바깥쪽에는 세로 방향으로 더미 데이터선(112)이 형성되어 있다.
층간 절연막(4)이 데이터선(200) 및 더미 데이터선(112) 및 반도체층(700)을 덮고 있고, 금속 패턴(113)을 드러내는 형태로 접촉구(C3)가 층간 절연막(4)에 뚫려 있고, 층간 절연막(4) 위에는 더미 게이트선(111)과 중첩되는 커패시터용 투명 도전 패턴(6)이 형성되어 있으며, 이 패턴(6)은 접촉구(C3)를 통해 금속 패턴(113)과 연결되어 있다.
여기서, 더미 게이트선(111) 들 사이의 간격은 활성 영역의 게이트선들 보다 좁은 간격으로 배치되어 활성 영역 이외의 부분에서 배선이 넓은 면적을 차지하지 않도록 한다.
도 14에 도시한 바와 같이, 더미 데이터선(112)을 드러내는 형태로 층간 절연막(4)에 뚫린 접촉구(C1)와 더미 게이트선(111)을 드러내는 형태로 층간 절연막(4) 및 게이트 절연막(3)에 뚫린 접촉구(C2)를 통해 더미 데이터선(112)과 더미 게이트선(111)을 투명 연결 패턴(5)이 연결하고 있다. 즉, 전기적으로 더미 데이터선(112)과 스파크 유도 회로가 설치된 더미 게이트선(111)이 모두 전기적으로 연결된다.
이러한 박막 트랜지스터 및 커패시터 구조를 가지는 스파크 유도 회로에서는, 데이터선(200) 혹은 더미 데이터선(112)으로부터 정전기가 유입되면 커패시터용 투명 도전 패턴(700)과 더미 게이트선(111) 사이에 정전기가 충전되어 소모된다. 또는, 더미 데이터선(112)으로부터 발생한 정전기에 의해 박막 트랜지스터에 스파크가 일어나 박막 트랜지스터가 타버림으로써 정전기 에너지가 주울 열로 변환되는 형태로 정전기가 소모되기도 한다.
도 15 및 도 16은 제4 스파크 유도 회로의 다른 배치도 및 도 15의 XVI-XVI' 선에 대한 단면도로서, 커패시터용 투명 도전 패턴(도 14의 도면 부호 6)을 따로 두지 않는 대신 금속 패턴(114)이 더미 게이트선(111)과 일정 면적만큼 중첩되도록 연장되어 있어서, 금속 패턴(114)과 더미 게이트선(111) 사이에 충분한 유지 용량이 형성되도록 한다.
정전기가 소모되는 원리는 앞선 구조에서와 동일하다.
다음으로 도 17 및 도 18을 참조로 하여 제조 공정 중에 발생되는 정전기로부터의 피해를 최소화하는 액정 표시 장치의 제조 방법을 설명한다.
도 17은 액정 표시 장치의 사시도이고, 도 18은 액정 표시 장치의 제조 방법을 도시한 흐름도이다.
도 17 및 도 18에 도시한 바와 같이, 투명한 절연 기판(10)의 한 면에 다수의 배선(100), 배선(100)의 바깥쪽에 형성되어 있으며 외부의 구동 아이시와 접촉될 패드(101) 및 배선(100)을 하나로 묶는 쇼팅 바(102)를 형성한다. 이 과정에서 앞서 언급한 다이오드(diode), 스파크 유도 회로(ST) 및 정전기 충전 회로(FC)를 형성하여 TFT 기판을 형성한다. 또한, 컬러 필터(도시하지 않음) 및 공통 전극(도시하지 않음) 등을 가지는 컬러 필터 기판을 제작한다(STEP 1).
다음, TFT 기판(10) 및 컬러 필터 기판(11)을 절단하여 개개의 액정 기판을 형성하고, TFT 기판(10)과 컬러 필터 기판(11)을 대응시켜 그 사이에 액정 물질을 주입한다(STEP 2). 기판(10, 11)을 절단하는 과정 및 액정 주입 과정에서 발생하는 정전기는 쇼팅 바(102)에 의해 분산된다.
액정 물질의 주입구를 봉지하고 에지 그라인더로 쇼팅 바(102)를 제거한 다음(STEP 3), 각 배선(100)에 시험 신호를 인가하여 액정 기판의 불량을 검사한다(STEP 4). 액정 패널의 불량 검사는 기판 상의 각각의 패드(101) 별로 접촉되는 프로우브를 사용하여, 각 배선(100) 별로 서로 다른 시험 신호를 인가함으로써 다양한 화상 표시 검사를 할 수 있다. 이 단계에서 발생하는 정전기는 스파크 유도 회로(ST) 및 정전기 충전 회로(FC)에 의해 소모된다.
불량 검사 후에, 불량이 없는 액정 기판의 바깥면에 편광판(1, 2)을 부착하고(STEP 5), 구동 회로를 접속시킨다(STEP 6). 보통, 편광판(1, 2)을 접착시키는 과정에서 정전기가 발생하기 쉬운데 스파크 유도 회로(ST) 및 정전기 보호 회로(FC)에 의해 정전기가 효과적으로 소모되므로, 활성 영역 내로 정전기가 유입되는 것을 막을 수 있다.
이와 같은 액정 표시 장치의 제조 방법은 종래와는 달리 기판의 절단, 액정 주입, 주입구 봉지 공정을 쇼팅 바(102)가 있는 상태에서 진행하므로, 공정 중에 발생하는 정전기로부터 액정 기판을 보호할 수 있다. 또한 화상 표시 검사를 통과한 양호한 액정 기판에만 고가인 편광판을 부착하므로 비용을 절감할 수 있다.
상기한 바와 같이, 본 발명에 따른 액정 표시 장치에서는 다수의 정전기 방지 회로를 배선에 접속하고 쇼팅 바를 기판의 절단선 안쪽에 형성함으로써 정전기로 인한 액정 표시 장치의 손상을 방지할 수 있다. 또한 정전기 방지를 위해 제조 공정의 순서를 변경함으로써 정전기 방지 뿐만 아니라 제조 비용을 절감할 수도 있다.

Claims (19)

  1. 화상을 표시하는 다수의 화소 전극과 반도체 소자를 가지고 있는 투명한 절연 제1 기판,
    상기 제1 기판 위에 형성되고 상기 반도체 소자와 연결된 배선,
    인접한 상기 배선 사이에 연결되고 상기 제1 기판에서 발생되는 정전기를 소모시키는 다수의 스파크 유도 회로를 포함하는
    액정 표시 장치용 기판.
  2. 제1항에서,
    상기 스파크 유도 회로는
    상기 제1 기판과 대향하는 제2 기판과 상기 제1 기판을 봉합하는 실 라인밖에 형성된
    액정 표시 장치용 기판.
  3. 제1항에서,
    상기 스파크 유도 회로는
    인접한 두 배선 사이에 직렬로 연결되고 각각의 게이트 전극은 서로 연결된 다수의 박막 트랜지스터와
    상기 게이트 전극에 한쪽 단자가 연결되고 상기 인접한 두 배선에 각각 다른 쪽 단자가 연결된 두 개의 커패시터로 이루어진
    액정 표시 장치용 기판.
  4. 제1항에서,
    상기 스파크 유도 회로는
    상기 각 배선 마다 병렬로 다수 개 연결되고 각각의 게이트 전극은 각각의 소스 전극과 연결된 다수의 박막 트랜지스터와,
    상기 박막 트랜지스터의 게이트 전극과 상기 화소 전극에 대향하는 공통 전극 사이에 각각 연결된 다수의 커패시터로 이루어진
    액정 표시 장치용 기판.
  5. 제1항에서,
    상기 스파크 유도 회로는
    상기 각 배선 마다 병렬로 다수 개 연결되고 모든 게이트 전극과 모든 소스 전극이 하나로 연결된 다수의 박막 트랜지스터와,
    상기 게이트 전극과 상기 화소 전극에 대향하는 공통 전극 사이에 연결된 커패시터로 이루어진
    액정 표시 장치용 기판.
  6. 제1항에서,
    상기 인접한 두 배선 사이에 연결되고 상기 배선에서 발생하는 정전기를 저장하여 소멸시키는 제1 정전기 충전 회로를 더 포함하는
    액정 표시 장치용 기판.
  7. 제6항에서,
    상기 제1 정전기 충전 회로는
    직렬로 연결된 두 개의 커패시터로 형성된
    액정 표시 장치용 기판.
  8. 제7항에서,
    상기 제1 정전기 충전 회로는
    상기 인접한 두 배선 사이에 병렬로 둘 이상 연결된
    액정 표시 장치용 기판.
  9. 제7항에서,
    상기 제1 정전기 충전 회로는
    상기 제1 기판과 대향하는 제2 기판과 상기 제1 기판을 봉합하는 실 라인밖에 형성된
    액정 표시 장치용 기판.
  10. 제1항에서,
    상기 스파크 유도 회로는
    상기 제1 기판과 대향하는 제2 기판과 상기 제1 기판을 봉합하는 실 라인 안쪽에 형성된
    액정 표시 장치용 기판.
  11. 제10항에서,
    상기 실이 둘러싸는 영역 안쪽에 더미 배선을 더 포함하며,
    상기 스파크 유도 회로는
    상기 배선에 게이트 전극과 드레인 전극이 각각 연결되어 있고 상기 더미 배선에 소스 전극이 연결되어 있는 박막 트랜지스터와,
    상기 배선과 상기 드레인 전극 사이에 형성되어 있는 커패시터로 이루어진
    액정 표시 장치용 기판.
  12. 화상을 표시하는 다수의 화소 전극과 반도체 소자를 가지고 있는 투명한 절연 제1 기판,
    상기 제1 기판 위에 형성되고 상기 반도체 소자와 연결된 배선,
    상기 화소 전극에 대향하는 공통 전극과 상기 각 배선 사이에 형성되고 정전기를 저장하는 정전기 충전 회로를 포함하는
    액정 표시 장치용 기판.
  13. 제12항에서,
    상기 정전기 충전 회로는
    상기 각 배선과 상기 배선에 대향하는 대향 전극으로 이루어지는 커패시터로 형성된
    액정 표시 장치용 기판.
  14. 제12항에서,
    상기 배선 중 게이트선과 대향하는 상기 대향 전극은 상기 박막 트랜지스터의 소스 및 드레인 금속으로 형성되고
    상기 배선 중 데이터선과 대향하는 상기 대향 전극은 게이트 금속으로 형성된
    액정 표시 장치용 기판.
  15. 제12항에서,
    상기 정전기 충전 회로는
    상기 제1 기판과 대향하는 제2 기판과 상기 제1 기판을 봉합하는 실 라인 내에 형성된
    액정 표시 장치용 기판.
  16. 제1항에서,
    상기 배선을 모두 연결하고 상기 기판의 절단선 안쪽에 형성되어 있는 쇼팅 바를 더 포함하는
    액정 표시 장치용 기판.
  17. 기판 위에 서로 평행하게 형성된 다수의 게이트선,
    상기 게이트선 위에 게이트 절연막을 사이에 두고 상기 게이트선과 수직하게 교차하는 다수의 데이터선,
    다수의 상기 게이트선과 다수의 상기 데이트선들을 각각 최외각 부분에서 서로 전기적으로 연결하는 적어도 하나의 더미 게이트선 및 더미 데이터선,
    각각의 상기 더미 게이트선과 전기적으로 연결된 게이트 전극 및 각각의 상기 더미 데이터선 또는 상기 데이터선과 전기적으로 연결된 소스 전극 및 상기 소스 전극과 대응되는 드레인 전극으로 형성된 박막 트랜지스터 소자,
    상기 더미 게이트선 상부의 상기 게이트 절연막을 사이에 두고 상기 제3 전극과 연결되어 있는 커패시터용 전극으로 이루어짐을 특징으로 하는 스파크 회로를 가지는 액정 표시 장치용 기판.
  18. 제17항에서,
    상기 커패시터용 전극은 상기 제3 전극 상부의 상기 게이트 절연막에 뚫려 있는 접촉구를 통해 상기 제3 전극과 연결된 투명 도전막으로 형성되어 있는 액정 표시 장치용 기판.
  19. 투명한 절연 제1 기판 위에 박막 트랜지스터, 화소 전극, 배선 및 정전기 분산 회로를 포함하는 다수의 액정 패널 영역을 형성하는 단계,
    상기 배선을 연결하는 쇼팅 바를 상기 액정 패널 영역 별로 형성하는 단계,
    상기 액정 패널 영역을 분리하는 절단선 안쪽에 상기 쇼팅 바가 존재하도록 상기 제1 기판 위에 상기 절단선을 긋는 단계,
    제2 기판을 상기 제1 기판에 대응시키는 단계,
    상기 제1 기판과 상기 제2 기판을 접착하는 단계,
    상기 제1 기판과 상기 제2 기판을 상기 절단선을 따라 절단하여 다수의 액정 패널로 분리하는 단계,
    상기 제1 및 제2 기판 사이에 액정 물질을 주입하는 단계,
    상기 액정 물질을 주입한 주입구를 봉합하는 단계,
    상기 쇼팅 바를 제거하는 단계,
    상기 액정 패널의 불량을 검사하는 단계,
    상기 액정 패널에 편광판을 부착하는 단계를 포함하는
    액정 표시 장치의 제조 방법.
KR1019980037940A 1997-10-14 1998-09-15 정전기방전기능을가지는액정표시장치및그제조방법 KR100299686B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
TW087117152A TW440736B (en) 1997-10-14 1998-10-14 Liquid crystal displays and manufacturing methods thereof
JP29255998A JP4516638B2 (ja) 1997-10-14 1998-10-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US09/172,130 US6587160B2 (en) 1997-10-14 1998-10-14 Liquid crystal displays
US10/465,883 US7139044B2 (en) 1997-10-14 2003-06-20 Thin film transistor array panel
US11/558,170 US7710506B2 (en) 1997-10-14 2006-11-09 Thin film transistor array panel
JP2009165766A JP5043072B2 (ja) 1997-10-14 2009-07-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US12/728,138 US7986379B2 (en) 1997-10-14 2010-03-19 Thin film transistor array panel
JP2011242401A JP5307875B2 (ja) 1997-10-14 2011-11-04 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112457A JP5555794B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112459A JP5555795B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112458A JP5613291B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-052480 1997-10-14
KR19970052480 1997-10-14
KR1019970052480 1997-10-14

Publications (2)

Publication Number Publication Date
KR19990036638A true KR19990036638A (ko) 1999-05-25
KR100299686B1 KR100299686B1 (ko) 2001-10-27

Family

ID=37528764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037940A KR100299686B1 (ko) 1997-10-14 1998-09-15 정전기방전기능을가지는액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100299686B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494695B1 (ko) * 2001-10-05 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR100843478B1 (ko) * 2002-06-15 2008-07-03 엘지디스플레이 주식회사 라인 온 글래스형 액정패널 및 그 제조방법
KR100924228B1 (ko) * 2003-02-26 2009-11-02 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR100928492B1 (ko) * 2003-06-30 2009-11-26 엘지디스플레이 주식회사 액정 표시 장치
US10181545B2 (en) 2008-09-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000738B1 (ko) 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102077327B1 (ko) * 2019-07-10 2020-02-14 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
KR20210134175A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141201B1 (ko) * 1994-04-12 1998-06-15 김광호 액정 표시 장치
JPH0926585A (ja) * 1995-07-11 1997-01-28 Hitachi Ltd 液晶表示基板
KR0151296B1 (ko) * 1995-08-02 1998-10-15 구자홍 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494695B1 (ko) * 2001-10-05 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR100843478B1 (ko) * 2002-06-15 2008-07-03 엘지디스플레이 주식회사 라인 온 글래스형 액정패널 및 그 제조방법
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR100924228B1 (ko) * 2003-02-26 2009-11-02 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR100928492B1 (ko) * 2003-06-30 2009-11-26 엘지디스플레이 주식회사 액정 표시 장치
US10181545B2 (en) 2008-09-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11024763B2 (en) 2008-09-12 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR100299686B1 (ko) 2001-10-27

Similar Documents

Publication Publication Date Title
US7139044B2 (en) Thin film transistor array panel
US5852480A (en) LCD panel having a plurality of shunt buses
KR100355966B1 (ko) 표시 패널
KR101945866B1 (ko) 차폐 도전체를 가지는 액정 표시 장치
JP5613291B2 (ja) 液晶表示装置用基板、液晶表示装置及びその製造方法
JP4516638B2 (ja) 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2004078187A (ja) 静電気防止のための液晶パネル
KR100299686B1 (ko) 정전기방전기능을가지는액정표시장치및그제조방법
KR20010030494A (ko) 액정표시장치 및 그 회로단선 보수방법
JPH06202151A (ja) 薄膜トランジスタアレイ
JPH10123574A (ja) アクティブマトリクス基板
JP3031300B2 (ja) 液晶表示装置の製造方法
KR100303447B1 (ko) 정전기보호회로를가지는액정표시장치
JP3162526B2 (ja) アクティブマトリクス型液晶表示素子の製造方法
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JPH05232511A (ja) アクティブマトリックス型液晶表示装置の製造方法
JP4089886B2 (ja) 表示パネル
JPH06202152A (ja) 薄膜トランジスタアレイ
KR960014298B1 (ko) 액정 디스플레이 판넬의 정전기 방지 장치
JPH09127545A (ja) 液晶表示装置
KR100812137B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH05323381A (ja) 薄膜トランジスタ形成パネル
KR20000009437A (ko) 정전기 보호 기능을 갖는 액정 표시 장치
KR20060007923A (ko) 표시기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 17