KR19990030317A - 반도체 기판의 처리 방법 - Google Patents

반도체 기판의 처리 방법 Download PDF

Info

Publication number
KR19990030317A
KR19990030317A KR1019980041205A KR19980041205A KR19990030317A KR 19990030317 A KR19990030317 A KR 19990030317A KR 1019980041205 A KR1019980041205 A KR 1019980041205A KR 19980041205 A KR19980041205 A KR 19980041205A KR 19990030317 A KR19990030317 A KR 19990030317A
Authority
KR
South Korea
Prior art keywords
oxygen
heat treatment
atmosphere
semiconductor substrate
silicon substrate
Prior art date
Application number
KR1019980041205A
Other languages
English (en)
Other versions
KR100396609B1 (ko
Inventor
나오끼 야마다
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990030317A publication Critical patent/KR19990030317A/ko
Application granted granted Critical
Publication of KR100396609B1 publication Critical patent/KR100396609B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 수소 어닐링과 같은 위험한 처리를 수반하지 않고, 디바이스 불량에 결부된 결함을 유효하게 저감시킬 수 있는 반도체 기판의 처리 방법을 제공한다. 구입한 실리콘 기판(10)에 대해 D-HF 처리, SC-1 처리 등을 행하여 실리콘 기판(10) 표면을 노출시킨다. 다음에, 표면이 노출하여 그로운 인 결함(12) 및 미소 산소 석출물(14)을 내포하는 실리콘 기판(10)을 아르곤 분위기 중에서 산소 외방 확산 열처리를 행한다. 예컨대, 아르곤 분위기 중에서 약 1000 ℃ ∼ 1300 ℃의 범위에서 약 1 시간, 열처리를 행한다. 이것에 의해, 수소 분위기 중에서 산소 외방 확산 열처리한 경우와 마찬가지로 실리콘 기판(10) 표면 근처의 결함(12, 14)이 적게 되고, 기판 표면의 결함이 저감한다.

Description

반도체 기판의 처리 방법
본 발명은 반도체 기판의 처리 방법에 관한 것이고, 특히 디바이스 불량에 결부된 결함을 저감하는 반도체 기판의 처리 방법에 관한 것이다.
원래 반도체 기판에는 각종 불순물과 이것들에 기인하는 미소한 결정 결함이 내포되어 있다. 최근, 디바이스 불량에 관련된 미소 결정 결함으로서, 그로운 인(Grown-in) 결함이나 미소 산소 석출물이 주목되고 있다. 그로운 인 결함은 LSTD(Laser Scattering Tomography Defect), COP(Crystal Originated Particle), FPD(Flow Pattern Defect)로 불려지고 있으나, 이들은 동일한 결함으로 내벽에 산화물이 존재하는 보이드(void)성 결함이다.
근년, 반도체 디바이스의 집적도의 향상에 수반하여, 반도체 기판 중에 기판 구입 시로부터 존재하는 미소 결정 결함에 기인하는 디바이스 불량이 큰 문제로 되어 있다. 디바이스의 수율을 향상시키기 위해서는 이들 결함의 저감이 대단히 중요시되고 있다.
이러한 결함을 저감하는 종래 기술은 수소 어닐링(annealing)을 사용하는 기술이나 표면에 무결함 에피택셜 층을 성장시키는 기술이다.
수소 어닐링을 사용하는 기술에서는 도 16에 나타낸 바와 같이, 그로운 인 결함(102)이나 미소 산소 석출물(104)을 내포하는 실리콘 기판(100)을 수소 분위기 중에서 산소 외방(外方) 확산 열처리를 행한다. 예컨대 수소 분위기 중에서 1200 ℃, 약 1 시간, 열처리를 행한다. 이것에 의해, 실리콘 기판(100)의 표면 근처의 결함(102, 104)이 작아져서 기판 표면의 결함이 저감한다. 디바이스는 결함이 저감한 실리콘 기판(100) 표면에 형성한다.
에피택셜 층을 성장시키는 기술에서는 도 17에 나타낸 바와 같이, 그로운 인 결함(102)이나 미소 산소 석출물(104)을 내포하는 실리콘 기판(100)의 표면에 무결함의 에피택셜 층(106)을 성장시킨다. 디바이스는 무결함의 에피택셜 층(106)에 형성한다.
그러나, 수소 어닐링을 사용하는 기술에서는 1100 ℃ ∼ 1200 ℃ 라는 고온에서 수소 가스를 사용하기 때문에, 통상의 노를 사용하는 것은 대단히 위험하므로 특별한 장치를 사용할 필요가 있어서, 장치의 범용성이 부족하다는 문제가 있다.
또한, 에피택셜 층을 성장시키는 기술은 에피택셜 층을 성장시키기 위한 비용이 크고, 웨이퍼가 고가라고 하는 문제가 있다. 예컨대 8 인치 웨이퍼에서 에피텍셜 층을 형성한 웨이퍼의 가격은 통상 웨이퍼의 2 배까지 되고 있다.
본 발명의 목적은 수소 어닐링과 같은 위험한 처리를 수반하지 않고, 디바이스 불량에 관련된 결함을 유효하게 저감할 수 있는 반도체 기판의 처리 방법을 제공하는 것이다.
도 1은 본 발명의 일 실시 형태에 의한 반도체 기판의 처리 방법의 설명도.
도 2는 외방 확산 열처리에서 산소 석출물의 저감 특성을 조사하는 실험 수순의 설명도.
도 3은 외방 확산 열처리에서 산소 석출물의 저감 특성을 조사하는 다른 실험 수순의 설명도.
도 4는 열처리 분위기의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면.
도 5는 표면 산화막 두께의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면.
도 6은 표면 산화막 두께의 상위에 의한 기판 내부의 산소 농도 프로파일을 나타낸 그래프.
도 7은 열처리 분위기 중의 혼입 산소 농도의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면.
도 8은 열처리 분위기 중의 혼입 산소가 기판 내부의 산소 농도 프로파일에 주는 영향을 나타낸 그래프.
도 9는 극표층 COP의 저감 효과의 분위기 의존성을 나타낸 그래프.
도 10은 열처리 분위기의 상위가 TDDB 특성에 주는 영향을 나타낸 그래프.
도 11은 외방 확산 열처리 후의 반도체 기판의 표면 상태를 원자간력현미경에 의해 관찰한 결과를 나타낸 도면.
도 12는 본 발명의 다른 실시 형태에 의한 반도체 기판의 처리 순서의 일 구체예의 설명도.
도 13은 도 12의 처리 순서에 의해 처리된 반도체 기판의 TDDB 특성의 분포를 나타낸 그래프.
도 14는 본 발명의 다른 실시 형태에 의한 반도체 기판의 처리 순서의 다른 구체예의 설명도.
도 15는 본 발명의 다른 실시 형태에 의한 반도체 기판의 처리 순서의 또 다른 구체예의 설명도.
도 16은 수소 어닐링을 사용하는 종래의 반도체 기판의 처리 방법 및 설명도.
도 17은 에픽택셜 층을 성장시키는 종래의 반도체 기판의 처리 방법 및 설명도.
(부호의 설명)
10 … 실리콘 기판
12 … 그로운 인 결함
14 … 미소 산소 석출물
20 … 실리콘 기판
20R … 기준 시료
20A … 자연 산화막만의 시료
20B … 10 nm 두께의 산화막을 형성한 시료
20C … 30 nm 두께의 산화막을 형성한 시료
100 … 실리콘 기판
102 … 그로운 인 결함
104 … 미소 산소 석출물
106 … 에피텍셜 층
상기 목적은 반도체 기판을 표면 처리하여 상기 반도체 기판 표면의 산화막의 두께를 약 2 nm 이하로 하는 공정과, 질소를 제외한 불활성 가스 분위기 중의 노 내에 상기 반도체 기판을 약 300 ℃ 이하 온도로 유지하도록 반입하는 공정과, 소정의 외방 확산 열처리 온도까지 승온시켜 상기 반도체 기판 중의 불순물을 외방 확산하는 공정을 포함한 것을 특징으로 하는 반도체 기판의 처리 방법에 의해 달성한다.
상술한 반도체 기판의 처리 방법에 있어서, 소정의 산소 석출 열처리 온도에서 상기 반도체 기판을 열처리하여, 상기 반도체 기판 내에 산소 석출물을 형성하는 공정을 더 포함하여도 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 산소 석출물을 형성하는 공정은 상기 불순물을 외방 확산하는 공정 전에 행하여도 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 산소 석출물을 형성하는 공정은 상기 불순물을 외방 확산하는 공정 후에 행하여도 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 산소 석출물을 형성하는 공정은 상기 반도체 기판을 절연막으로 덮은 상태에서 행하여도 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 산소 석출물을 형성하는 공정은 약 400 ℃ 이상 약 1000 ℃ 이하의 범위 내에서 행하는 것이 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 산소 석출물을 형성하는 공정은 불활성 가스 또는 산소 가스 분위기 중에서 행하여도 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 불순물을 외방 확산하는 공정에서의 상기 외방 확산 열처리 온도는 약 1000 ℃ 이상 약 1300 ℃ 이하의 범위 내인 것이 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 반도체 기판을 노 내로 반입하는 공정시의 온도로부터 상기 소정의 외방 확산 열처리 온도로의 승온은 약 3 ℃/분 이상의 승온 속도로 행하는 것이 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 불순물을 외방 확산하는 공정은 불활성 가스 중의 O2농도가 0.1 ppm 이하인 분위기 중에서 행하는 것이 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 불순물을 외방 확산하는 공정은 불활성 가스 중의 H2O 농도가 2 ppm 이하인 분위기 중에서 행하는 것이 좋다.
상술한 반도체 기판의 처리 방법에 있어서, 상기 불순물을 외방 확산하는 공정에서의 상기 불활성 가스는 아르곤 가스인 것이 좋다.
(발명의 실시 형태)
본 발명의 일 실시 형태에 의한 반도체 기판의 처리 방법에 대하여 도 1을 사용하여 설명한다.
먼저, 실리콘 기판(10)에 대하여 D-HF 처리, SC-1 처리 등을 행하여, 실리콘 기판(10) 표면을 노출시킨다. D-HF 처리는 불산-순수(純水) 혼합액에 의해 표면 산화막을 박리하는 처리이다. SC-1 처리는 암모니아-과산화수소-순수 혼합액(SC-1 액)에 의해 기판을 세정하는 처리이다. 실리콘 기판(10) 표면을 노출시키는 것은 실리콘 기판(10) 표면의 산화막의 두께를 약 2 nm 이하로 하는 것이다.
다음에, 도 1에 나타낸 바와 같이, 표면을 노출시키고, 그로운 인 결함(12)이나 미소 산소 석출물(14)을 내포하는 실리콘 기판(10)을 아르곤 분위기 중에서 산소 외방 확산 열처리를 행한다. 예컨대 아르곤 분위기 중, 약 1000 ℃ ∼ 1300 ℃의 범위 내에서 약 1 시간 열처리를 행한다. 이것에 의해, 수소 분위기 중에서 산소 외방 확산 열처리한 경우와 마찬가지로 실리콘 기판(10)의 표면 근처의 결함(12, 14)이 적어져 기판 표면의 결함이 저감한다.
이와 같이 실리콘 기판을 처리함으로써, 기판 표면은 결함이 적게 디바이스를 형성하는데 적합하고, 기판 내부에는 산소 석출물을 내포하여 IG(Intrinsic Gettering) 효과를 나타내는, 디바이스 형성에 적합한 실리콘 기판을 생성할 수 있다.
본 발명의 다른 실시 형태로서, 산소 외방 확산 열처리 공정 전 또는 후에, 산소 외방 확산 열처리 온도보다도 낮은 온도에서 일정 시간 열처리함으로써, 실리콘 기판 내부에 산소 석출물을 의도적으로 형성하는 산소 석출 열처리 공정을 더 갖추어도 좋다. 이에 의해 기판 내부의 산소 석출물을 많이 형성하여 보다 효과적으로 IG 효과를 나타내는 실리콘 기판을 생성할 수 있다.
또한, 산소 석출 열처리 공정에서는, 실리콘 기판을 절연막 예컨대, 산화막 등으로 덮은 상태에서 행하여도 좋다. 이것에 의해, 실리콘 기판 내부에 효과적으로 산소 석출물을 형성할 수 있다.
또한, 산소 석출 열처리 공정에서는, 약 400 ℃ 이상 약 1000 ℃ 이하의 범위 내의 온도에서 행하는 것이 좋고, 불활성 가스 분위기 중에서나 산소 가스 분위기 중에서 행하여도 좋다. 이것에 의해, 실리콘 기판 내부에 효과적으로 산소 석출물을 형성할 수 있다.
다음에, 외방 확산 열처리 공정에서의 그로운 인 결함 및 미소 산소 석출물의 소멸 과정, 열처리 분위기 및 표면 산화막의 관계를 조사하기 위해, 도 2 및 도 3에 나타낸 바와 같은 실험을 행하였다.
도 2에 나타낸 실험 수순에 대하여 설명한다.
먼저, 구입한 실리콘 기판(20)에 대해 질소와 산소 분위기 중에서 500 ℃에서 60 분간 열처리, 700 ℃에서 180 분간 열처리, 1000 ℃에서 60 분간 열처리를 행한다. 이와 같이 열처리를 함으로써, 실리콘 기판(20) 내부에 균일하게 산소 석출물을 형성한다.
다음에, 불산과 초산 혼합액의 에칭 용액에 의해, 실리콘 기판(20)의 표면을 약 80 μm 에칭하여, 그로운 인 결함 및 미소 산소 석출물을 함유한 층을 노출시킨다.
다음에, 실리콘 기판(20)을 복수 개로 분할하여 시료를 작성한다. 분할한 시료는 기준 시료(20R)로서 보관할 것과, 외방 확산 열처리를 행하기 위한 시료로 나누고, 또한 외방 확산 열처리를 행하는 시료를 일부는 어떠한 열처리도 행하지 않은 자연 산화막만의 시료(20A)로서 보관하고, 남은 시료에 대하여는 열처리를 행하여 10 nm 두께의 산화막을 형성한 시료(20B)와 30 nm 두께의 산화막을 형성한 시료(20C)를 준비한다.
시료(20A, 20B, 20C)에 대해 질소 분위기 중, 아르곤 분위기 중, 헬륨 분위기 중, 수소 분위기 중에서 각각 약 1150 ℃에서 약 2 시간, 산소 외방 확산 열처리를 행한다.
기준 시료(20R)와, 산소 외방 확산 열처리를 행한 시료(20A, 20B, 20C)를 JIS-B 용액(HF(50%) : HNO3(61%) : CH3COOH(99%) : H2O = 1 : 15 : 3 : 3)에 의해 5 분간만 에칭(preferential etching)을 행한다.
이와 같이 처리한 시료(20R, 20A, 20B, 20C)에 대하여 암시야광학현미경(暗視野光學顯微鏡)에 의해 단면을 관찰하여, 산화 석출물의 분포를 관찰하였다. 또한, 단층촬영기를 사용하여 표층 5 nm 깊이까지 영역에서의 그로운 인 결함을 관찰하였다.
다음에, 도 3에 나타낸 실험 절차에 대하여 설명한다.
먼저, 구입한 실리콘 기판(20)을 그대로 복수 개로 분할하여 시료를 작성한다. 분할한 시료는 기준 시료(20R)로서 보관하는 것과, 외방 확산 열처리를 행하기 위한 시료로 나누고, 또한 외방 확산 열처리를 행하는 시료를 일부는 어떠한 열처리도 행하지 않은 자연 산화막만의 시료(20A)로서 보관하고, 남은 시료에 대해서는 열처리를 행하여 10 nm 두께의 산화막을 형성한 시료(20B)와, 30 nm 두께의 산화막을 형성한 시료(20C)를 준비한다.
시료(20A, 20B, 20C)에 대하여 질소 분위기 중, 아르곤 분위기 중에서 각각 약 1150 ℃에서 약 2 시간, 산화 외방 확산 열처리를 행한다.
이와 같이 처리한 시료(20R, 20A, 20B, 20C)에 대해 이차 이온 질량 분석기(SIMS : Secondary Ion Mass Spectrometer)를 사용하여 기판 내부의 산소 농도 프로파일(profile)을 측정했다.
도 4는 열처리 분위기의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면이다. 자연 산화막이 형성된 시료(20A)에 대해 질소 분위기 중, 아르곤 분위기 중, 헬륨 분위기 중, 수소 분위기 중에서 약 1150 ℃에서 약 2 시간, 산소 외방 확산 열처리를 행한 후의 단면 사진이다. 기준 시료(20R)의 단면을 참고용으로 나타낸다.
도 4로부터 질소 분위기, 아르곤 분위기 및 헬륨 분위기에서도 수소 분위기의 경우와 마찬가지로 질소 외방 확산 열처리를 행하지 않은 경우에 비해, 기판 표면의 산 열처리의 저감 효과가 있는 것을 알 수 있었다. 아르곤 분위기와, 헬륨 분위기의 경우는 수소 분위기의 경우와 거의 같은 산소 석출물의 저감 효과가 있었으나, 질소 분위기의 경우는 수소 분위기의 경우보다도 깊은 곳까지 산소 석출물의 저감 효과가 관찰되었다.
도 5는 표면 산화막의 두께의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면이다. 자연 산화막의 시료(20A)와, 10 nm 두께의 산화막을 형성한 시료(20B)와, 30 nm 두께의 산화막을 형성한 시료(20C)에 대해서 질소 분위기, 아르곤 분위기에서 산소 외방 확산 열처리를 행한 후의 단면 사진이다. 기준 시료(20R)의 단면을 참고용으로 나타낸다.
도 5로부터, 질소 분위기와 아르곤 분위기에서도 표면의 실리콘 산화막이 두껍게 되면, 산소 외방 확산이 저해되고 표면의 산소 석출물 잔존량이 많아지는 것을 알 수 있었다. 질소 분위기의 경우, 시료(20A, 20B, 20C)와 실리콘 산화막이 두껍게 됨에 따라서 산소 석출물이 저감한 깊이가 얕게 되었다. 아르곤 분위기의 경우도 시료(20A)에 비해 시료(20C) 쪽이 산소 석출물이 저감한 깊이가 얕게 되었다.
도 6은 표면 산화막 두께의 상위에 의한 기판 내부의 산소 농도 프로파일을 나타낸 그래프이다. 자연 산화막의 시료(20A)와, 10 nm 두께의 산화막을 형성한 시료(20B)와, 30 nm 두께의 산화막을 형성한 시료(20C)에 대하여 질소 분위기, 아르곤 분위기에서 산소 외방 확산 열처리를 행한 후의 산소 농도 프로파일이다. 기준 시료(20R)의 산소 농도 프로파일을 참고용으로 나타낸다.
도 6으로부터, 질소 분위기와 아르곤 분위기에서도 표면 실리콘 산화막이 얇게 되면, 산소 외방 확산이 촉진되고, 표면의 산소 농도가 저감하는 것을 알 수 있었다. 질소 분위기의 경우, 산화막을 형성한 시료(20B, 20C)에 비하여 자연 산화막의 시료(20A)의 경우에 산소 농도의 저감 효과가 크다. 산화막의 두께가 다른 시료의 경우(20B, 20C)에서는 산소 농도 프로파일은 거의 동일하다. 아르곤 분위기의 경우, 산화막을 형성한 시료(20C)에 비하여 자연 산화막의 시료(20A)의 경우에 산소 농도의 저감 효과가 크다. 또한, 질소 분위기에서 시료(20A)의 그래프가 기준 표면에서 산소 농도가 급격히 상승하는 것은 표면 질화물에 의한 SIMS 신호의 산란에 의한 것으로 생각된다.
이번 실험 결과, 아르곤 분위기의 경우 산소 농도가 약 0.8 × 1018cm-3일 때에 산소 석출물이 실제적으로 소멸했다고 볼 수 있음을 알 수 있었다.
따라서, 도 5로부터, 자연 산화막만의 시료(20A)인 경우 산소 외방 확산에 의해 표면으로부터 약 12 μm 깊이까지 산소 석출물이 실질적으로 소멸했지만, 산화막을 형성한 시료(20B, 20C)인 경우 산소 외방 확산에 의해 표면으로부터 약 6 μm 깊이까지밖에 산소 석출물이 실질적으로 소멸하지 않는 것을 알 수 있다. 약 12 μm 깊이까지 산소 석출물이 실질적으로 소멸하였기 때문에, 디바이스 작성상 대단히 유리해졌다.
그로운 인 결함에 대해서는, 도 2에서 처리한 시료(20R, 20A, 20B, 20C)에 대하여 단층 촬영기를 사용하여 표층 5 μm 깊이까지의 영역에서의 그로운 인 결함을 관찰하였다. 그 결과, 아르곤 분위기 중의 산소 외방 확산 열처리에서도 수소 분위기 중에서의 산소 외방 확산 열처리의 경우와 같은 그로운 인 결함의 저감 효과가 관측되었다.
이상의 실험 및 관측의 결과, 기판 표층 산소 석출물의 소멸 과정은 산소 외방 확산 열처리에 의해서만 율칙(律則)되는 것을 알 수 있다. 단, 질소 분위기의 경우는 원자 공공(vacancy)에 의한 촉진 효과가 더해진다. 또한, 산소 외방 확산 열처리의 효과는 열처리 분위기에 의존하지 않고, 표면 산화막의 유무에만 의존하는 것을 알 수 있다. 즉, 종래로부터 유효하다고 하는 수소 분위기 중의 산소 외방 확산 열처리의 경우와 같은 효과를 다른 분위기 예컨대, 질소 분위기, 아르곤 분위기, 헬륨 분위기 등의 불활성 가스 분위기에서도 실현할 수 있음을 알 수 있다.
또한, 질소 분위기에서는 표면의 질화에 의해 심하게 조면화되기 때문에, 이하의 실시예에서는 질소 분위기에 대하여는 제외하고 있다.
다음에, 산소 외방 확산 열처리에서의 분위기 중에 혼입하는 산소의 영향을 조사했다. 아르곤 분위기 중에 미량의 산소를 혼입하여 자연 산화막만의 시료(20A)에 대하여 약 1150 ℃에서 약 2 시간, 산소 외방 확산 열처리를 행하였다.
도 7은 열처리 분위기 중의 혼입 산소 농도의 상위에 의한 산소 석출물의 소멸 상태를 나타낸 도면이다. 자연 산화막이 형성된 시료(20A)에 대하여 아르곤 분위기 중의 산소 농도가 0 %인 경우, 0.25 %인 경우, 1 %인 경우, 10 %인 경우에서 약 1150 ℃에서 약 2 시간, 산소 외방 확산 열처리를 행한 후의 단면 사진과 표면 사진이다. 산소 외방 확산 열처리 후의 기판 표면에 형성된 산화막의 두께를 겸해서 나타낸다.
아르곤 분위기 중의 산소 농도가 0 %인 경우, 열처리 후의 산화막 두께는 자연 산화막 그대로이고, 기판 표층에서의 산소 석출물이 소멸되어 있다. 그러나, 아르곤 분위기 중의 산소 농도가 0.25 %인 경우, 열처리 후의 산화막 두께는 14 nm 이고, 기판 표층에서의 산소 석출물의 소멸 효과가 대단히 열화되어 있다. 또한, 아르곤 분위기 중의 산소 농도가 1 %인 경우, 열처리 후의 산화막 두께는 22 nm 이고, 기판 표층에서의 산소 석출물의 소멸 효과가 더 열화되어 있다. 더욱이, 아르곤 분위기 중의 산소 농도가 10 %인 경우, 열처리 후의 산화막 두께는 62 nm 나 되어, 기판 표층에서의 산소 석출물의 소멸 효과가 거의 없어 기준 시료(20A)와 거의 같다. 또한, 아르곤 분위기 중에 미량의 산소가 혼입하면 열처리 후의 기판 표면이 조면화되어 있는 것이 관찰되었다.
도 8은 열처리 분위기 중의 산소가 기판 내부의 산소 농도 프로파일에 주는 영향을 나타낸 그래프이다. 자연 산화막의 시료(20A)와, 30 nm 두께의 산화막을 형성한 시료(20C)에 대해서 수소 분위기, 아르곤 분위기, 산소 분위기에서 1150 ℃, 1].5 시간의 산소 외방 확산 열처리를 행한 후의 산소 농도 프로파일이다.
도 8로부터, 수소 분위기나 아르곤 분위기에서는 산소 외방 확산 열처리가 촉진되어 표면의 산소 농도가 저감하여도, 분위기 중에 산소가 함유되면 산소 외방 확산이 억제되어 표면의 산소 농도의 저감 효과가 적게 되는 것을 알 수 있다. 또한, 분위기 중에 산소가 함유되는 것에 의한 산소 외방 확산의 억제는 산화막을 형성한 시료(20C)에 비해서도 더 컸다.
이와 같이, 열처리 분위기 중에 산소가 혼입하면 산소 외방 확산이 현저히 저해되는 것을 알 수 있었다. 즉, 혼입하는 산소 농도가 0.05 ppm 이하인 경우에는 기판 표층에서의 산소 석출물이 유효하게 소멸하는 것을 알 수 있었다.
열처리 분위기 중에 혼입하는 수분에 대해서도 같은 실험을 행하였다. 그 결과, 산소가 혼입한 경우와 같은 결과를 얻었다. 열처리 분위기 중에 물이 혼입하면 산소 외방 확산이 현저히 저해된다. 즉, 혼입하는 물의 농도가 1 ppm 이하인 경우에 기판 표면에서의 산소 석출물이 유효하게 소멸하는 것을 알 수 있다.
표 1은 외방 확산 열처리 전후에서의 표층 5 μm 깊이까지의 LSTD의 거동을 단층 촬영기를 사용하여 관찰한 결과를 정리한 것이다.
표 1에 나타낸 바와 같이, 아르곤 분위기 중에서의 외방 확산 열처리에 의해, 수소 분위기 중에서의 외방 확산 열처리의 경우와 같은 표층 LSTD의 저감 효과를 얻었다. 한편, 산소 분위기에서의 열처리에서는 상술한 표층 산소 석출물의 측정 결과와 같이 저감 효과는 얻을 수 없고, 반대로 약간 증가하였다. 이것은 램프 업(ramp up)시에 형성되는 표층 산소 석출물을 산소 분위기 중에서의 열처리로서는 저감할 수 없고, 그대로 잔존하기 때문이라고 생각된다.
도 9는 극표층 COP의 저감 효과의 분위기 의존성을 나타낸 그래프이다. 도시한 바와 같이, 아르곤 분위기 중에서의 외방 확산 열처리에 의해 수소 분위기 중에서의 외방 확산 열처리의 경우와 같은 극표층 COP 저감 효과를 얻었다.
상술한 바와 같이, 그로운 인 결함의 소멸 거동은 산소 석출물과 같이, 산소 외방 확산에 율속(rate determining)하고 있다고 생각된다.
그로운 인 결함의 소멸 메카니즘은 이하의 2 개의 단계로 된다고 생각된다. 즉, 팔면체 형상의 보이드(그로운 인 결함)를 둘러싼 SiO2막이 해리하는 과정과, 격자간 실리콘의 응집에 의해 보이드가 축소하는 과정에 의해, 그로운 인 결함이 소멸하는 것으로 생각된다. 팔면체 형상의 보이드를 둘러싼 SiO2막과 Si 매트릭스의 경계에서는,
(1)
로 나타낸 반응이 일어난다. 여기에서, Oi는 격자간 산소이다. SiO2막과 FZ제 실리콘 기판간의 반응에 근거한 실험에서의 SIMS 측정 결과로부터, Si/SiO2계면 근방의 실리콘 기판 중에서의 격자간 산소의 평형 농도는 1200 ℃에서 약 2.9 × 1017cm-3로 헤아려진다. 격자간 산소 농도가 이 농도보다 높은 경우에는 상기 반응식에서의 (A)의 반응이 지배적이 되고, 이 농도보다도 낮은 경우에는 (B)의 반응이 지배적이 된다. 따라서, 산소 외방 확산 열처리에 의해 격자간 산소 농도가 감소하면, 상기 반응의 방향이 SiO2막의 성장(반응 (A))으로부터 해리(반응 (B))로도 변화하여, 그로운 인 결함의 소멸을 촉진하는 것으로 생각된다.
도 10은 열처리 전의 시료, 아르곤 분위기 중에서 1200 ℃, 60 분간의 산소 외방 확산 열처리를 행한 시료, 수소 분위기 중에서 1200 ℃, 60 분간의 산소 외방 확산 열처리를 행한 시료 및 산소 분위기 중에서 1200 ℃, 60 분간의 산소 외방 확산 열처리를 행한 TDDB(Time Dependent Dielectric Breakdown) 특성을 비교한 것이다. 횡축은 통과 전류 전하량을 나타낸 Qbd [C/cm2]이다. Qbd가 클수록 산화막 내성이 양호한 것을 의미하고 있다. 종축은 불량한 누적 빈도를 나타낸 ln(-ln(1-F(t)))이다. 이 값이 클수록 빈도가 높은 것을 의미하고 있다.
도 10의 결과로부터, 아르곤 분위기 중이나 수소 분위기 중에서 산소 외방 확산 열처리를 행한 경우에는, 산화막 신뢰성을 대폭 개선할 수 있음을 알 수 있다. 즉, 산화막 본래의 수명에 율속되어 절연 파괴되는 비율은 열처리 전의 시료에서는 약 30 % 이었지만, 아르곤 분위기나 수소 분위기 중에서 열처리를 행한 후의 시료에서는 약 90 % 이상으로까지 개선시킬 수 있다. 그 결과는 아르곤 분위기나 수소 분위기 중에서 열처리를 행함으로써 반도체 기판 표면의 결정 상태를 개선시킬 수 있는 것을 시사하고 있다.
한편, 산소 분위기 중에서 산소 외방 확산 열처리를 행한 경우에는 산화막 신뢰성의 개선은 나타나지 않았다. 이것은 표 1의 결과로부터도 분명하듯이, 반도체 기판의 극표면에서의 산소 석출물의 발생에 기인하고 있다고 생각된다.
도 11은 외방 확산 열처리 후의 반도체 기판의 표면 상태를 원자간력현미경(AFM : atomic force microscope)에 의해 관찰한 결과를 나타낸 도면이다. 도 11a는 1200 ℃, 1 시간의 외방 확산 열처리를 수소 분위기 중에서 행한 후의 표면 상태를 나타낸 도면이고, 도 11b는 1200 ℃, 1 시간의 외방 확산 열처리를 아르곤 분위기 중에서 행한 후의 표면 상태를 나타낸 도면이다.
도 11로부터, 어느 분위기에서 열처리를 행한 경우에도 거의 같은 평탄성을 갖는 것을 알 수 있다.
아르곤 분위기 중에서 열처리를 행하면, 표면 평탄성이 열화한다는 보고가 있지만(예컨대, D.Graf, U.Lambert, M.Brohl, A.Ehiert, R.Wahlich, and P.Wagner, J.Electrochem.Soc.,142,3189(1995) 참조), 아르곤 분위기 중의 열처리에 의해 평탄성이 열화하는 것은 분위기 중의 잔류 산소의 영향이라고 생각된다. 즉, 열처리 분위기 중에 잔류하는 산소나 물이 실리콘 기판과 반응하여 형성된 SiO2나 실리콘 기판 상에 형성된 SiO2막이 열처리 중에 휘발하여, 이것에 의해 표면 평탄성이 열화한 것으로 생각된다. 본원 발명자에 의하면, 반도체 기판 표면의 평탄성은 산소 석출물의 소멸과 마찬가지로 분위기 중에 혼입하는 산소 농도를 0.05 ppm 이하 로, 물의 농도를 1 ppm 이하로 함으로써 향상시킬 수 있음을 알 수 있다.
열처리 분위기 중에 산소나 수분을 함유한 가스를 투입시키는 것에 의한 산화막의 성장이나 조면화를 방지하기 위해서는, 예컨대 횡형로(橫形爐)의 경우 실온에서 웨이퍼를 노 내에 삽입하고, 분위기를 충분히 아르곤으로 치환한 후, 소정의 승온, 외방 확산 열처리, 강온(降溫), 웨이퍼의 취출(取出)을 행하면 좋다.
다음에, 본 발명의 다른 실시 형태에 의한 반도체 기판의 처리 순서의 일 구체예에 대하여 도 12를 사용하여 설명한다.
본 실시 형태에서는 외방 확산 열처리 공정 전에 산소 석출 열처리 공정을 포함하는 처리 순서에 의해 실리콘 기판을 처리하고 있다. 열처리 분위기의 영향을 조사하기 위해서는, 같은 재료를 사용하고, 같은 처리 순서에 의해 아르곤 분위기와 수소 분위기에 의해 열처리를 행하였다. 그 처리 순서를 도 12에 나타낸다.
먼저, 구입한 실리콘 기판에 대해 D-HF 처리, SC-1 처리 등을 행하여 실리콘 기판 표면을 노출시킨다.
다음에, 도 12에 나타낸 열처리 순서에 따라서 수소 분위기 중 또는 아르곤 분위기 중에서 열처리를 행한다. 먼저, 실온(RT)의 노 내에 실리콘 기판을 분할한 시료를 반입하고, 노 내를 수소 분위기 또는 아르곤 분위기로 한다. 이어서, 실온으로부터 15 ℃/분의 속도로 800 ℃까지 승온시킨다. 이어서, 800 ℃ 로부터 10 ℃/분의 속도로 1200 ℃까지 승온시킨다. 그 승온 과정이 실리콘 기판 내에 산소 석출물이 형성되는 산소 석출물 열처리 공정으로 된다.
또한, 램프율은 열처리시의 슬립(slip)을 방지하기 위하여 20 ℃/분 이하로 설정하는 것이 좋다.
이어서, 1200 ℃에서 60 분간 열처리를 행한다. 이 열처리 과정이 실리콘 기판 중에 불순물을 외방 확산하는 외방 확산 열처리 공정으로 된다.
이어서, 1200 ℃로부터 4 ℃/분의 속도로 800 ℃까지 강온시키고, 이어서, 800 ℃로부터 실온(RT)까지 급냉시킨다. 실온으로 급냉시킨 노 내로부터 실리콘 기판의 시료를 반출한다.
도 13은 이와 같이 열처리한 시료에 대하여 TDDB 특성의 분포를 나타낸 그래프이다. 도 13 중, ● 기호는 열처리 전의 시료의 측정점이고, ▲ 기호는 아르곤 분위기 중에서 1200 ℃, 60 분간의 산소 외방 확산 열처리를 행한 시료의 측정점이며, ×는 수소 분위기 중에서 1200 ℃, 60 분간의 산소 외방 확산 열처리를 행한 시료의 측정점이다. 실리콘 기판으로부터 백 수십 개의 시료를 분할하고, 그 각각의 칩의 산화막 내성을 측정한 결과를 나타낸 것이다.
도 13의 측정 결과로부터, 열처리에 의해 산화막 내압은 현저히 개선되고, 그 개선 효과는 Ar과 H2로 같은 것을 알 수 있다.
다음에, 본 발명의 다른 실시 형태에 의한 반도체 기판의 처리 순서의 다른 구체예에 대하여 도 14 및 도 15를 사용하여 설명한다.
도 14의 처리 순서는 외방 확산 열처리 공정 전에 산소 석출 열처리 공정을 갖춘 것이다.
먼저, 구입한 실리콘 기판에 대해 D-HF 처리, SC-1 처리 등을 행하여, 실리콘 기판 표면을 노출시킨다.
다음에, 도 14에 나타낸 열처리 순서에 따라서, 수소 분위기 중 또는 아르곤 분위기 중에서 열처리를 행한다. 먼저, 실온(RT)의 노 내로 실리콘 기판을 분할한 시료를 반입하고, 노 내를 수소 분위기 또는 아르곤 분위기로 한다. 이어서, 실온으로부터 15 ℃/분의 속도로 800 ℃까지 승온시킨다. 이어서, 800 ℃에서 60 분간 열처리를 행한다. 이 열처리 과정이 실리콘 기판 내에 산소 석출물이 형성되는 산소 석출 열처리 공정으로 된다.
이어서, 800 ℃로부터 10 ℃/분의 속도로 1200 ℃까지 승온시킨다. 이어서, 1200 ℃에서 60 분간 열처리를 행한다. 이 열처리 과정이 실리콘 기판 중의 불순물을 외방 확산하는 외방 확산 열처리 공정으로 된다.
이어서, 1200 ℃로부터 4 ℃/분의 속도로 800 ℃까지 강온시키고, 이어서 800 ℃로부터 실온(RT)까지 급냉시킨다. 실온으로 급냉시킨 노 내로부터 실리콘 기판 시료를 반출한다.
도 15의 처리 순서는 외방 확산 열처리 공정 후에 산소 석출 처리 공정을 갖춘 것이다.
먼저 구입한 실리콘 기판에 대하여 D-HF 처리, SC-1 처리 등을 행하여 실리콘 기판 표면을 노출시킨다.
다음에, 도 15에 나타낸 열처리 순서에 따라서, 수소 분위기 중 또는 아르곤 분위기 중에서 열처리를 행한다. 먼저, 실온(RT)의 노 내로 실리콘 기판을 분할한 시료를 반입하고, 노 내를 수소 분위기 또는 아르곤 분위기로 한다. 이어서, 실온으로부터 15 ℃/분의 속도로 800 ℃까지 승온시킨다. 이어서, 800 ℃로부터 10 ℃/분의 속도로 1200 ℃까지 승온시킨다.
이어서, 1200 ℃에서 60 분간 열처리를 행한다. 이 열처리 과정이 실리콘 기판 중의 불순물을 외방 확산하는 외방 확산 열처리 공정으로 된다.
이어서, 1200 ℃로부터 4 ℃/분의 속도로 800 ℃까지 강온시킨다. 이어서, 800 ℃에서 90 분간 열처리를 행한다. 이 열처리 과정이 실리콘 기판 내에 산소 석출물이 형성되는 산소 석출 열처리 공정으로 된다.
이어서, 800 ℃로부터 실온(RT)까지 급냉시킨다. 실온으로 급냉시킨 노 내로부터 실리콘 기판 시료를 반출한다.
이와 같이, 산소 외방 확산 열처리 공정 전 또는 후에, 산소 외방 확산 열처리 온도보다도 낮은 온도에서 일정 시간 열처리함으로써, 실리콘 기판 내부에 산소 석출물을 의도적으로 형성하여, 보다 효과적으로 IG 효과를 나타내는 실리콘 기판을 생성할 수 있다.
본 발명은 상기 실시 형태에 한정되지 않고 각종 변형이 가능하다.
예컨대, 상기 실시 형태에서는 아르곤 분위기에서의 외방 확산 열처리에 대하여 설명했지만, 다른 불활성 가스 분위기 예컨대, Ar, He, Ne, Xe, Kr 또는 그 혼합 가스 및 감압 하이어도 좋다.
또한, 상기 실시 형태에서는 실리콘 기판의 외방 확산 열처리에 대하여 설명하였지만, 다른 반도체 기판의 외방 확산 열처리이어도 좋다.
또한, 상기 실리콘 기판에서는 산소를 외방 확산하는 경우에 대하여 설명하였지만, 다른 불순물을 외방 확산하는 경우이어도 좋다.
이상과 같이, 본 발명에 의하면 반도체 기판을 표면 처리하여 반도체 기판 표면의 산화막의 두께를 약 2 nm 이하로 하는 공정과, 질소를 제외한 불활성 가스 분위기 중의 노 내에 상기 반도체 기판을 약 300 ℃ 이하 온도로 유지하도록 반입하는 공정과, 소정의 외방 확산 열처리 온도까지 승온시켜 상기 반도체 기판 중의 불순물을 외방 확산하는 공정을 가지므로, 수소 어닐링과 같은 위험한 처리를 수반하지 않고, 디바이스 불량에 결부된 기판 표면의 결함을 저감할 수 있다.

Claims (13)

  1. 반도체 기판을 표면 처리하여 상기 반도체 기판 표면의 산화막의 두께를 약 2 nm 이하로 하는 공정과,
    질소를 제외한 불활성 가스 분위기 중의 노 내에 상기 반도체 기판을 약 300 ℃ 이하 온도로 유지하도록 반입하는 공정과,
    소정의 외방 확산 열처리 온도까지 승온시켜 상기 반도체 기판 중의 불순물을 외방 확산하는 공정을 갖는 것을 특징으로 하는 반도체 기판의 처리 방법.
  2. 제 1 항에 있어서,
    소정의 산소 석출 열처리 온도에서 상기 반도체 기판을 열처리하여, 상기 반도체 기판 내에 산소 석출물을 형성하는 공정을 더 포함한 것을 특징으로 하는 반도체 기판의 처리 방법.
  3. 제 2 항에 있어서,
    상기 산소 석출물을 형성하는 공정은 상기 불순물을 외방 확산하는 공정 전에 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  4. 제 2 항에 있어서,
    상기 산소 석출물을 형성하는 공정은 상기 불순물을 외방 확산하는 공정 후에 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산소 석출물을 형성하는 공정은 상기 반도체 기판을 절연막으로 덮은 상태에서 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 산소 석출물을 형성하는 공정은 약 400 ℃ 이상 약 1000 ℃ 이하의 범위 내에서 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 산소 석출물을 형성하는 공정은 불활성 가스 또는 산소 가스 분위기 중에서 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 불순물을 외방 확산하는 공정에서의 상기 외방 확산 열처리 온도는 약 1000 ℃ 이상 약 1300 ℃ 이하의 범위 내인 것을 특징으로 하는 반도체 기판의 처리 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 반도체 기판을 노 내로 반입하는 공정시의 온도로부터 상기 소정의 외방 확산 열처리 온도로의 승온은 약 3 ℃/분 이상의 승온 속도로 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 불순물을 외방 확산하는 공정은 불활성 가스 중의 O2농도가 0.1 ppm 이하인 분위기 중에서 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 불순물을 외방 확산하는 공정은 불활성 가스 중의 H2O 농도가 2 ppm 이하인 분위기 중에서 행하는 것을 특징으로 하는 반도체 기판의 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 불순물을 외방 확산하는 공정에서의 상기 불활성 가스는 아르곤 가스인 것을 특징으로 하는 반도체 기판의 처리 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 불순물을 외방 확산하는 공정에서 외방 확산되는 불순물은 산소인 것을 특징으로 하는 반도체 기판의 처리 방법.
KR10-1998-0041205A 1997-09-30 1998-09-30 반도체기판의처리방법 KR100396609B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26527397 1997-09-30
JP265273 1997-09-30
JP10271905A JPH11168106A (ja) 1997-09-30 1998-09-25 半導体基板の処理方法
JP271905 1998-09-25

Publications (2)

Publication Number Publication Date
KR19990030317A true KR19990030317A (ko) 1999-04-26
KR100396609B1 KR100396609B1 (ko) 2003-11-28

Family

ID=26546908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0041205A KR100396609B1 (ko) 1997-09-30 1998-09-30 반도체기판의처리방법

Country Status (4)

Country Link
US (1) US6200872B1 (ko)
JP (1) JPH11168106A (ko)
KR (1) KR100396609B1 (ko)
TW (1) TW436934B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806199B2 (en) 2000-03-16 2004-10-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
US6428619B1 (en) * 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
DE10066123B4 (de) * 2000-10-23 2008-10-02 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
JPWO2003003441A1 (ja) * 2001-06-28 2004-10-21 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
EP1983562A2 (en) 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Silicon wafer manufacturing method
US6649537B1 (en) * 2001-11-19 2003-11-18 Lsi Logic Corporation Intermittent pulsed oxidation process
JP2003243403A (ja) 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体ウェハの再生方法
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP4552415B2 (ja) * 2003-10-14 2010-09-29 信越半導体株式会社 シリコンウエーハの製造方法
JP4824926B2 (ja) * 2004-12-24 2011-11-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェハの製造方法
TW200802552A (en) 2006-03-30 2008-01-01 Sumco Techxiv Corp Method of manufacturing epitaxial silicon wafer and apparatus thereof
JP4827587B2 (ja) 2006-03-31 2011-11-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
WO2010016586A1 (ja) * 2008-08-08 2010-02-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
CN102569033B (zh) * 2012-01-20 2014-03-26 厦门大学 一种小尺寸密度可控硅纳米点阵列的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH598694A5 (en) * 1975-11-07 1978-05-12 Prolizenz Ag Annealing monocrystalline wafers to repair lattice defects
JPS588128B2 (ja) * 1979-08-05 1983-02-14 山崎 舜平 半導体装置作製方法
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61290709A (ja) * 1985-06-18 1986-12-20 Fujitsu Ltd 半導体装置の製造方法
JPH02102110A (ja) * 1988-10-06 1990-04-13 Nec Corp 窒化アルミニウム超微粒子の表面処理方法
JPH02148727A (ja) * 1988-11-29 1990-06-07 Mitsubishi Electric Corp 半導体基板表面の処理方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3294723B2 (ja) * 1994-09-26 2002-06-24 東芝セラミックス株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
JPH0931645A (ja) * 1995-07-21 1997-02-04 Sharp Corp 誘電体薄膜素子の製造方法
DE19538983A1 (de) * 1995-10-19 1997-04-24 Siemens Ag Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
US5786231A (en) * 1995-12-05 1998-07-28 Sandia Corporation Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article

Also Published As

Publication number Publication date
JPH11168106A (ja) 1999-06-22
KR100396609B1 (ko) 2003-11-28
TW436934B (en) 2001-05-28
US6200872B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
KR100396609B1 (ko) 반도체기판의처리방법
US4376657A (en) Method of making fault-free surface zone in semiconductor devices by step-wise heat treating
US6743495B2 (en) Thermal annealing process for producing silicon wafers with improved surface characteristics
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
CN103498196B (zh) 硅晶片的制造方法
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR102453743B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
US7537657B2 (en) Silicon wafer and process for producing it
KR20120040756A (ko) 실리콘 웨이퍼에서 금속성 오염을 줄이기 위한 방법
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
KR100298529B1 (ko) 실리콘에서의오염물제거와소수캐리어수명개선을위한방법
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
US7560363B2 (en) Manufacturing method for SIMOX substrate
JP2856157B2 (ja) 半導体装置の製造方法
US7544583B2 (en) SOI wafer and its manufacturing method
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
CN112514036B (zh) 外延硅晶片的制造方法及外延硅晶片
JPS62123098A (ja) シリコン単結晶の製造方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
KR101165108B1 (ko) 실리콘 웨이퍼에서 금속성 오염을 줄이기 위한 방법
KR20070065730A (ko) 에피택셜 웨이퍼 및 그 금속오염 검출방법
JP4356039B2 (ja) エピタキシャルシリコンウェーハの製造方法
Schaake Comment on’’Gettering of mobile oxygen and defect stability within back‐surface damage regions in Si’’
JPS6258138B2 (ko)
JPH06163557A (ja) シリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010823

Effective date: 20030430

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060810

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee