KR19990027227A - 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법 - Google Patents

반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법 Download PDF

Info

Publication number
KR19990027227A
KR19990027227A KR1019970049660A KR19970049660A KR19990027227A KR 19990027227 A KR19990027227 A KR 19990027227A KR 1019970049660 A KR1019970049660 A KR 1019970049660A KR 19970049660 A KR19970049660 A KR 19970049660A KR 19990027227 A KR19990027227 A KR 19990027227A
Authority
KR
South Korea
Prior art keywords
wafer
tungsten film
semiconductor device
etchant composition
edge
Prior art date
Application number
KR1019970049660A
Other languages
English (en)
Inventor
고세종
황경석
윤영환
곽규환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970049660A priority Critical patent/KR19990027227A/ko
Publication of KR19990027227A publication Critical patent/KR19990027227A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 제조공정중 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 제거하기 위한 식각액 조성물과 이를 이용한 텅스텐막 제거방법에 관한 것이다.
본 발명에 따른 식각액 조성물은 질산(HNO3) 95 내지 97 중량％와 잔량으로 불화수소(HF)가 포함되어 이루어진다.
또한, 본 발명에 따른 텅스텐막의 제거방법은 상기 웨이퍼를 뒷면이 위를 향하도록 식각척 위에 올려놓는 단계; 상기 식각척과 함께 웨이퍼를 회전시키는 단계; 상기 회전하는 웨이퍼위로 상기 식각액 조성물을 뿌려 상기 웨이퍼 모서리나 뒷면에 증착된 텅스텐막을 식각하는 단계; 상기 식각된 웨이퍼를 세정하는 단계, 및 상기 세정된 웨이퍼를 건조하는 단계를 구비하여 이루어진다.
따라서, 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 제거하여 사진공정의 얼라인에러 및 포커스에러, 식각공정의 정전척에러를 방지하여 소자 제조공정을 원활히 할 수 있는 효과가 있다.

Description

반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법
본 발명은 텅스텐막의 식각액 조성물과 이를 이용한 텅스텐막 제거방법에 관한 것으로서, 보다 상세하게는 반도체소자 제조공정중 금속배선공정에서 화학기상증착법으로 텅스텐을 증착할 때 웨이퍼의 모서리와 뒷면에 증착된 불필요한 텅스텐막을 제거하기 위한 식각액 조성물과 이를 이용한 텅스텐막 제거방법에 관한 것이다.
반도체소자는 여러가지 층을 형성하여 이루어진다. 즉, 유전체, 반도체 및 도체 등이 여러가지 방법으로 증착된다. 상기 도체는 금속으로서 소자의 표면배선 역할을 하여 회로의 수율과 신뢰도를 보장하느냐, 못하느냐를 결정하는 중요한 공정이다. 상기 금속으로는 여러가지의 금속이 있으나 반도체소자의 배선으로서 통상 알루미늄(Al)이 사용되어 왔다.
반도체소자가 고집적화 되어감에 따라 배선폭의 감소 및 다층화가 요구되고 콘택홀의 종횡비(Aspect ratio)는 더욱 증가되고 있다. 그러므로 종래의 스퍼터링 같은 방법으로는 콘택홀에 금속을 충전하는 것은 어렵다. 게다가, 배선폭의 감소는 전류밀도의 증가를 유발한다. 따라서 종래의 알루미늄 스퍼터링(Sputtering) 방법으로는 종횡비의 증가로 인한 콘택홀의 스텝커버리지(Step coverage)가 나빠 배선이 단락되거나, 전류밀도의 증가로 전기마이그레이션(Electro-migration)에 의해 배선이 파손되는 등의 문제가 발생하였다. 따라서, 이러한 문제를 해결하기 위해 화학기상증착법(Chemical Vapor Deposition : CVD)에 의한 텅스텐(W)이 배선으로 사용되고 있다.
상기 화학기상증착법에 의해 증착되는 텅스텐은 다음에 열거하는 문제점을 유발한다. 상기 화학기상증착법은 웨이퍼 앞면에만 텅스텐을 증착시키는게아니라 모서리와 뒷면도 증착시켜 다음공정인 사진공정에서 얼라인에러 또는 포커스에러를 유발시키거나 식각공정에서 정전척(Electro Static Chuck : ESC) 에러를 유발시킨다. 이는 소자의 원활한 제조와 공정에 있어서 아주 중요한 문제이다. 그러므로, 웨이퍼의 모서리와 뒷면의 텅스텐을 제거하여야 한다. 그러나, 기존의 화학조성물로는 힘들고 새로운 화학조성물을 사용해야 한다.
본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위한 것으로서 금속배선공정에서 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 제거하여 다음공정인 사진 및 식각공정에서 에러없이 공정이 진행되도록 하는 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법을 제공하는데 있다.
도1은 본 발명의 식각액으로 텅스텐을 30초간 식각했을 때 웨이퍼 뒷면의 각 위치에서의 식각량을 나타내는 그래프이다.
도2는 도1의 측정점의 위치를 나타내는 웨이퍼 뒷면의 평면도이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조공정중 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막 식각액 조성물은 질산(HNO3) 95 내지 97 중량％와 잔량으로 불화수소(HF)가 포함되어 이루어진다.
또한, 상기 식각액 조성물을 이용하여 반도체소자 제조공정중 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막의 제거방법은 상기 웨이퍼를 뒷면이 위를 향하도록 식각척 위에 올려놓는 단계, 상기 식각척과 함께 웨이퍼를 회전시키는 단계, 상기 회전하는 웨이퍼위로 상기 식각액 조성물을 뿌려 상기 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 식각하는 단계, 상기 식각된 웨이퍼를 세정하는 단계, 및 상기 세정된 웨이퍼를 건조하는 단계를 구비하여 이루어진다.
상기 식각액 조성물의 공정온도를 바람직하게 20 내지 30 ℃로 유지하는 것이 바람직하다. 상기 공정의 식각시간은 바람직하게 20 내지 90초인 것이 바람직하다.
이하, 본 발명의 구체적인 일 실시예를 통하여 상세히 설명 한다.
본 발명을 실시하기 위하여 베어(Bare) 웨이퍼에 산화막(PEOX) 1100Å, 버퍼막(TiN) 600Å을 형성하고, 텅스텐 4400Å을 화학기상증착법으로 증착한다. 상기 화학기상증착법으로 증착된 막들은 웨이퍼 앞면에만 증착되는게 아니라 웨이퍼의 모서리와 뒷면에도 증착된다. 상기 증착된 웨이퍼를 상기 본 발명에 의한 질산(HNO3)과 불화수소(HF)의 조성비가 25:1(HNO3:HF)인 식각액 조성물로 다음의 공정을 거쳐 웨이퍼 뒷면을 식각한다. 웨이퍼를 식각척위에 올려 놓은 다음 적당한 알피엠(RPM)으로 회전시키면서 상기 공정온도가 25℃인 식각액을 웨이퍼 상에 뿌려주면서 30초 정도 식각한다. 다음 식각이 끝난 후 탈이온수를 웨이퍼 상에 뿌려 세정한다. 다음 고순도 질소가스를 불어 주면서 웨이퍼를 건조시킨다.
도1은 본 발명의 식각액으로 텅스텐을 30초간 식각했을 때 웨이퍼 뒷면의 각 위치에서의 식각량을 나타내는 그래프이다.
도2는 도1의 측정점의 위치를 나타내는 웨이퍼 뒷면의 평면도이다.
도1에서 보여주는 바와 같이 평균식각량은 약 1600Å이다.
즉, 상기와 같이 웨이퍼 뒷면이 약 1600Å가 에치되었을 때 사진공정과 식각공정을 시행하였을 때 에러없이 공정이 진행되었다. 상기 식각량 약 1600Å은 실리콘 기판에 악영향을 미치지 않는 최소한도의 식각량이다.
따라서, 본 발명에 의하면 상술한 바와 같이 화학기상증착법에 의해 증착된 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 제거하여 사진공정의 얼라인에러 및 포커스에러, 식각공정의 정전척에러를 방지하여 소자제조 공정을 원할히 하는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (4)

  1. 반도체소자 제조공정중 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막의 제거방법에 사용되는 화학약품으로 질산(HNO3) 95 내지 97 중량％와 잔량으로 불화수소(HF)가 포함되어 이루어지는 것을 특징으로 하는 반도체소자 텅스텐막 식각액 조성물.
  2. 반도체소자 제조공정중 화학기상증착법에 의해 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막의 제거방법에 있어서,
    상기 웨이퍼를 뒷면이 위로 향하도록 식각척 위에 올려놓는 단계;
    상기 식각척과 함께 웨이퍼를 회전시키는 단계;
    상기 회전하는 웨이퍼위로 질산(HNO3) 95 내지 97 중량％와 잔량으로 불화수소(HF)가 포함되어 이루어지는 식각액 조성물을 뿌려 상기 웨이퍼의 모서리와 뒷면에 증착된 텅스텐막을 식각하는 단계;
    상기 식각된 웨이퍼를 세정하는 단계; 및
    상기 세정된 웨이퍼를 건조하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 상기 반도체소자 텅스텐막 제거방법.
  3. 제 2 항에 있어서,
    상기 식각액 조성물의 공정온도를 20 내지 30 ℃로 유지하는 것을 특징으로 하는 상기 반도체소자 텅스텐막 제거방법.
  4. 제 2 항에 있어서,
    상기 식각시간은 20 내지 90초인 것을 특징으로 하는 상기 반도체소자 텅스텐막 제거방법.
KR1019970049660A 1997-09-29 1997-09-29 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법 KR19990027227A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049660A KR19990027227A (ko) 1997-09-29 1997-09-29 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049660A KR19990027227A (ko) 1997-09-29 1997-09-29 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법

Publications (1)

Publication Number Publication Date
KR19990027227A true KR19990027227A (ko) 1999-04-15

Family

ID=66044615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049660A KR19990027227A (ko) 1997-09-29 1997-09-29 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법

Country Status (1)

Country Link
KR (1) KR19990027227A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS59103344A (ja) * 1983-09-19 1984-06-14 Hitachi Ltd 液体スプレー装置
JPH06338484A (ja) * 1993-05-27 1994-12-06 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法、およびその装置
KR19980026265A (ko) * 1996-10-08 1998-07-15 김광호 반도체 웨이퍼 재생을 위한 식각액 조성물
KR19980051993A (ko) * 1996-12-24 1998-09-25 이창세 폐실리콘 웨이퍼의 재사용 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS59103344A (ja) * 1983-09-19 1984-06-14 Hitachi Ltd 液体スプレー装置
JPH06338484A (ja) * 1993-05-27 1994-12-06 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法、およびその装置
KR19980026265A (ko) * 1996-10-08 1998-07-15 김광호 반도체 웨이퍼 재생을 위한 식각액 조성물
KR19980051993A (ko) * 1996-12-24 1998-09-25 이창세 폐실리콘 웨이퍼의 재사용 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법

Similar Documents

Publication Publication Date Title
US8420549B2 (en) Etching and cleaning methods and etching and cleaning apparatuses used therefor
US7700497B2 (en) Methods for fabricating residue-free contact openings
US5476816A (en) Process for etching an insulating layer after a metal etching step
US5397742A (en) Method for forming tungsten plug for metal wiring
US5792672A (en) Photoresist strip method
KR20010069990A (ko) 반도체기판 처리방법
KR20000070378A (ko) 금속층의 패시베이션 방법
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
JP7219521B2 (ja) プラチナパターニングのための犠牲層
KR19990027227A (ko) 반도체소자 제조공정의 텅스텐막 식각액 조성물과 이를 이용한 텅스텐막 제거방법
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
US7055532B2 (en) Method to remove fluorine residue from bond pads
WO2002063670A2 (en) Method for removing copper from a wafer edge
US6613680B2 (en) Method of manufacturing a semiconductor device
US7879533B2 (en) Etching residue removal method and semiconductor device fabrication method using this method
US6495472B2 (en) Method for avoiding erosion of conductor structure during removing etching residues
KR0172042B1 (ko) 반도체 소자의 텅스텐 플러그 제조 방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JPH0745587A (ja) 半導体装置の製造方法
KR100291190B1 (ko) 반도체 기억소자 제조방법
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
KR100277935B1 (ko) 반도체장치의 배선형성방법
JP3211287B2 (ja) 半導体装置の製造方法
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR100237025B1 (ko) 반도체 소자의 금속층 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application