KR19990023154A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19990023154A
KR19990023154A KR1019980022313A KR19980022313A KR19990023154A KR 19990023154 A KR19990023154 A KR 19990023154A KR 1019980022313 A KR1019980022313 A KR 1019980022313A KR 19980022313 A KR19980022313 A KR 19980022313A KR 19990023154 A KR19990023154 A KR 19990023154A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring
semiconductor device
semiconductor chip
wirings
Prior art date
Application number
KR1019980022313A
Other languages
English (en)
Inventor
마사키 와타나베
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990023154A publication Critical patent/KR19990023154A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 장치는 적층된 복수의 절연층으로 이루어지는 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어지는 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함되는 모든 절연층의 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하여 이루어지며, 상기 모든 절연층의 각각에 설치된 비어홀을 통해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어지는 반도체 장치로서, 상기 절연층중에서 반도체칩의 신호선으로서의 제 1의 배선이 표면에서 돌려지는 절연층에 있어서, 전원에 접속되는 적어도 하나의 제 2의 배선 및 접지로 접속되는 적어도 하나의 제 3의 배선이, 제 1의 배선이 돌려지는 방향으로 평행한 직선상에 인접하여 배설되는 것이다.

Description

반도체 장치
본 발명은, 반도체 장치를 제품에 실장할 때의 땜납부에 사용되는 땜납볼이 매트릭스형으로 기판의 이면에 배치된 BGA(Ball Crid Array)구조를 가지는 반도체 장치의 패키지구조에 관한 것이다.
종래의 반도체 장치는, BGA 기판과 해당 BGA 기판상에 배치되는 반도체칩과, 해당반도체칩에서 발생한 열을 외부로 발산하는 히트 스프레더와, 상기 BGA 기판 및 히트 스프레더사이에 소정의 간격을 설치하여 양자를 접합하기 위한 링으로 이루어진다. BGA 기판은 복수의 절연층이 겹쳐진 다층구조이며, 각 절연층에는 복수의 배선 및 비어홀이 설치된다. 상기 BGA 기판은 복수의 기판을 겹칠 때에 비어홀을 통해 소정의 배선을 서로 접속시킨 것으로, 복수의 배선을 절연층을 통해 입체적으로 교차시킬 수가 있어, 반도체 장치의 소형화를 실현할 수 있다.
도 10은 종래의 반도체 장치의 일예를 나타내는 일부절결부분 사시설명도이다. 도 10에 있어서, 1은 BGA 기판, 2는 반도체칩, 3은 히트 스프레더, 4는 링, 6은 땜납볼, 8은 봉지부재를 나타낸다.
BGA 기판(1)에 설치된 각 배선(도시하지 않음)은 반도체 장치의 외부전극(도시하지 않음)에 전기적으로 접속되어 있다. 땜납볼(6)은 땜납재로 이루어지고, 반도체 장치의 외부전극에 전기적으로 접속된다. 반도체칩(2)의 복수의 전극(도시하지 않음)은 각각 BGA 기판(1)의 소정의 배선에 전기적으로 접속된다. 해당 접속은, 예를들면 반도체칩(2)의 각 전극에 접속된 외부전극표면 및 BGA 기판(1)의 각 배선표면에 땜납범프를 미리 설치하고, 해당 땜납범프를 사용하여 납땜함으로써 실현된다. 봉지부재(8)는 봉지수지로 이루어지고, 반도체칩(2)을 BGA 기판(1)에 밀착시키기 위해서 설치된다. 즉, 봉지부재(8)는, BGA 기판(1)의 휘어짐등에 의해, BGA 기판(1)의 배선 및 반도체칩(2) 전극의 접속부에서 파탄이 생기지 않도록 설치된다.
또한 링(4)은, 판모양 부재의 중앙에 개구부가 설치된 것이다. 상기 개구부의 형상은 반도체칩(2)의 형상에 따라서 정해진다. 히트 스프레더(3)는 BGA 기판(1)의 형상과 같은 형상을 가지고 있고, 형상이 박판형이다. 또한, 반도체칩(2)과 히트 스프레더(3), BGA 기판(1)과 링(4) 및, 히트 스프레더(3)와 링(4)은 접착제를 사용하여 접착된다. 반도체칩(2)과 히트 스프레더(3)를 접착하는 접착제로서는, 고방열성을 갖는 실리콘 또는 에폭시 접착제가 이용된다. 한편, BGA 기판(1)과 링(4) 및, 히트 스프레더와 링(4)을 접착하는 접착제로서는, 예를들면 필름형으로 성형된 에폭시 접착제가 이용된다.
다음에, 반도체 장치의 제법에 관해서 설명한다. 도 11 및 도 12는, 종래의 반도체 장치의 제법의 일예를 나타내는 공정단면설명도이다. 도 11및 도 12에 있어서, 도 10과 동일한 부분은 같은 부호를 사용하여 나타내었다. 또 5a는, 반도체칩(2)에 포함되는 전극(도시하지 않음)에 전기적으로 접속된 제 1의 땜납범프, 5b는, BGA 기판(1)에 설치된 복수 배선의 일단부(도시하지 않음)에 전기적으로 접속된 제 2의 땜납범프를 나타낸다. 7a는 BGA 기판(1)과 링(4) 및, 히트 스프레더(3)와 링(4)을 접착하는 접착제로 이루어지는 제 1의 접착층, 7b는 반도체칩(2) 및 히트 스프레더(3)를 접착하는 접착제로 이루어지는 제 2의 접착층을 나타낸다.
우선, 반도체칩(2)에 포함되는 전극상에 제 1의 땜납범프(5a)를 설치하고, 마찬가지로, BGA 기판(1)의 복수 배선의 일단부상에 제 2의 땜납범프(5b)를 설치한다 (도 11a 참조). 이어서, BGA 기판(1) 표면중 제 2의 땜납범프(5b)가 형성된 영역에 융제(flux)재를 도포한다. BGA 기판(1)상에 반도체칩(2)을 재치하여, 제 1의 땜납범프(5a) 및 제 2의 땜납범프(5b)를 접촉시킨 상태로, BGA 기판(1) 및 반도체칩(2)을 열처리화로 (소위 리플로우 로(爐))안에 투입한다. 그 결과, 제 1의 땜납범프(5a) 및 제 2의 땜납범프(5b)가 녹아, 서로 접촉하고 있던 제 1의 땜납범프(5a) 및 제 2의 땜납범프(5b)가 일체가 된다. 도 11에서는 제 1의 땜납범프 및 제 2의 땜납범프가 일체가 된 것을 땜납범프(5)로서 나타내고 있다. 상기 땜납범프(5)에 의해, 반도체칩(2)에 포함되는 전극과 BGA 기판(1)의 복수의 배선이 전기적으로 접속된다 (도 11b참조). 다시, 융제재의 세정을 행한 후, 제 1의 접착층(7a)에 의해 BGA 기판(1)에 링(4)을 접착시킨다 (도 11c 참조). 다음에, BGA 기판(1) 및 반도체칩(2) 사이의 간격부분에 봉지수지를 주입한 후 굳혀서 봉지부재(8)를 형성하며, 해당 봉지부재를 통해서 반도체칩(2)을 BGA 기판(1)에 밀착시킨 상태로 고정한다. 이어서, 반도체칩(2)의 위표면에 접착제를 도포하여 제 2의 접착층(7b)을 설치한다 (도 12a 참조). 링(4)의 윗표면에 접착제를 도포하여 제 1의 접착층(7a)을 설치한 후, 반도체칩(2)과 링(4)위에 히트 스프레더(3)를 올려놓고, 반도체칩(2)과 링(4)에 히트 스프레더(3)를 접착한다 (도 12b 참조). 마지막으로, BGA 기판(1)의 복수 배선의 다른 단부에 접속된 반도체 장치의 외부전극위에 땜납볼(6)을 설치하여 반도체 장치를 얻는다(도 12c 참조).
종래의 반도체 장치에 있어서, BGA 기판은 적층된 복수의 절연층과, 해당 복수의 절연층 각각의 상면에 설치된 복수의 배선과, 다른 절연층상면에 설치된 복수의 배선을 전기적으로 접속하기 위해서 절연층에 설치된 복수의 비어홀로 이루어진다. 상기 절연층의 재료의 일예로서 수지가 있다.
도 13은 종래의 반도체 장치의 일예를 나타내는 단면설명도이다. 도 13에 있어서, 도 11 및 도 12와 동일한 부분은 같은 부호를 사용하여 나타낸다. 또 도 13에는 반도체 장치중의 BGA 기판, 반도체칩, 땜납범프 및 땜납볼만이 표시되고 있다. 또한 9는, BGA 기판에 포함되는 배선을 나타내고, 설명을 위해 복수의 배선(9)중 특히 2개의 배선을 참조부호 9a, 9b를 사용하여 나타낸다. 다시 설명을 위해 복수의 땜납범프중에 하나의 땜납볼을 전원 또는 접지로 접속되는 땜납범프로 해서, 특히 부호 5a를 사용하여 나타내고, 복수의 땜납범프중 하나의 땜납범프를 신호선으로 해서 배선(도시하지 않음)에 접속되는 땜납범프로 해서, 특히 부호5b를 사용하여 나타낸다. 마찬가지로 다시 설명을 위해 복수의 땜납볼중 하나의 땜납볼을 전원 또는 접지로 접속되는 땜납볼로서, 특히 부호 6a를 사용하여 나타내고, 복수의 땜납볼중 하나의 땜납볼을 신호선으로 해서 배선(도시하지 않음)으로 접속되는 땜납볼로서, 특히 부호6b를 사용하여 나타낸다. BGA 기판(1)은 실제는 다층구조이지만, 배선(9)을 명확하게 나타내기 위해서 하나의 층으로 해서 나타내고 있다. 또, 도 13에는, BGA 기판의 일예로서 빌드업기판이 표시되어 있다. 배선(9a)은 비어홀을 통해 배선(9b)에 접속되어 있다. 배선(9a)의 일단부(一端部)는 전원 또는 접지용의 땜납범프(5a)에 접속되어 있고 (도면에서는, 배선(9a)의 일단부와 땜납범프(5a)는 접촉하지 않고 있지만, 실제는 접촉하고 있다), 배선(9a)의 다른 단부는 비어 홀의 측면을 따라서 배선(9b)에 접촉한 후, 다시, 비어 홀의 측면을 따라서 절연층상면까지 돌리고 있다. 또한, 이러한 상태가 되도록 배선을 형성하는 것을 돌려서 접속한다고 한다.
빌드업기판은, 종래의 프린트배선판기술을 사용하여 만들어지는 코어층(1a)를 중심으로 하여, 그 양표면에 미세배선층(빌드업층(1b)이라고 부른다)을 적층하여 제작한다. 코어층(1a)은 배선밀도가 빌드업층(1b)에 비하여 낮기 때문에, 신호선으로서의 배선을 돌리는 것은 효율적이 아니고, 전원용플레인 또는 접지용플레인으로서 사용한다. 신호선은 주로 반도체칩측의 빌드업층(1b) 내에서 돌려지지만, 전원 또는 접지용의 배선은 루팅을 최소한으로 하여 코어층(1a) 표면의 배선에 접속된다. 이때, 전원 또는 접지용의 땜납범프를 코어층(1a) 표면의 배선에 접속하는데에, 빌드업층을 구성하는 각 절연층마다 형성된 비어 홀 및 배선이 이용되기 때문에, 빌드업층에서 신호선을 돌리는 일을 저해한다고 하는 문제점이 있다. 또한, 배선이 가늘어짐으로써 크로스토크 노이즈(cross talk noise)가 발생하기 쉬워진다고 하는 문제점이 있다. 본 발명은, 효율적으로 신호선을 돌려서 전기 특성이 뛰어난 배선구조를 가지는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 반도체 장치의 일실시예에서의 반도체칩의 일예를 나타내는 설명도.
도 2는 본 발명의 반도체 장치의 일실시예에서의 BGA 기판의 일예를 나타내는 부분확대설명도.
도 3은 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판의 일예를 나타내는 설명도.
도 4는 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판의 일예를 나타내는 부분확대설명도.
도 5는 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판중의 복수 배선의 일부를 나타내는 설명도.
도 6은 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판중의 복수의 배선의 일부를 나타내는 설명도.
도 7은 본 발명의 반도체 장치의 또 다른 실시예에서의 절연층상면에 배설되는 플레인막의 일예를 나타내는 설명도.
도 8은 본 발명의 반도체 장치의 또 다른 실시예를 나타내는 부분단면설명도.
도 9는 본 발명의 반도체 장치의 더 다른 실시예에서의 절연층의 일예를 나타내는 설명도.
도 10은 종래의 반도체 장치의 일예를 나타내는 일부절결부 사시설명도.
도 11은 종래의 반도체 장치의 제법의 일예를 나타내는 공정단면설명도.
도 12는 종래의 반도체 장치의 제법의 일예를 나타내는 공정단면설명도.
도 13은 종래의 반도체 장치의 일예를 나타내는 단면설명도.
도면의 주요부분에 대한 부호의 설명
1 : BGA 기판 2 : 반도체칩
3 : 히트 스프레더 4 : 링
5 : 땜납범프 6 : 땜납볼
8 : 봉지부재 9 : 배선
10 : 플레인막 11 : 적층콘덴서
본 발명에 관계되는 반도체 장치는, 적층된 복수의 절연층으로 이루어지는 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어진 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어진 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함된 모든 절연층 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면 상에 설치된 복수의 땜납볼로 이루어진 BGA 기판과, 상기 복수의 배선에 각각 접속된 복수의 전극을 갖는 반도체칩을 포함하여 이루어지고, 상기 모든 절연층 각각에 설치된 비어홀을 통해 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어진 반도체 장치로서, 상기 절연층 중에서 반도체칩의 신호선으로서의 제 1 배선이 표면에서 돌려지는 절연층에 있어서, 전원에 접속된 적어도 하나의 제 2 배선 및 접지에 접속된 적어도 하나의 제 3 배선이, 제 1의 배선이 돌려지는 방향으로 평행한 직선상에 인접하여 설치된 것이다.
또한, 본 발명에 관계되는 반도체 장치는 상기 복수의 절연층중 배선밀도가 낮은 절연층에, 제 2 배선 및 제 3 배선이 설치된 것이다.
또한 본 발명에 관계되는 반도체 장치는 상기 복수의 배선중에서 제 1의 배선이 복수의 제 2의 배선 및 제 3의 배선으로 둘러싸이는 것이다.
또한, 본 발명에 관계되는 반도체 장치는, 상기 절연층의 표면에 대하여 평행한 비어 홀의 단면의 형상이 타원형이다.
또한, 본 발명에 관계되는 반도체 장치는, 상기 복수의 배선중, 하나의 배선이 다른 하나의 배선과 적어도 2개의 비어 홀을 통해 접속되는 것이다.
또한, 본 발명에 관계되는 반도체 장치는, 상기 복수의 절연층의 상면에 배선 및 비어 홀을 피하여 금속으로 이루어지는 메쉬 형상의 플레인막이 배설되는 것이다.
또한 본 발명에 관계되는 반도체 장치는, 상기 반도체칩에 인접하도록 적어도 하나의 적층 콘덴서가 배설되는 것이다.
또한, 본 발명에 관계되는 반도체 장치는, 상기 복수의 절연층 각각의 상면에 배선 및 비어 홀을 피하여 전도체막이 설치되고, 해당 전도체막에 전원 또는 접지가 접속되며, BGA 기판내에 콘덴서가 설치되는 것이다.
또한 본 발명에 관계되는 반도체 장치는, 적층된 복수의 절연층으로 이루어진 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어진 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함된 모든 절연층 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 이루어진 BGA 기판과, 상기 복수의 배선에 각각 접속된 복수의 전극을 갖는 반도체칩을 포함하여 이루어지고, 상기 모든 절연층 각각에 설치된 비어홀을 통해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어지는 반도체 장치로서, 상기 배선이 반도체칩을 중심으로 하여 방사형으로 설치되어 서로 교차하지 않는 것이다.
[실시예]
다음에 본 발명의 반도체 장치의 실시예에 관해서 설명한다.
(실시예 1)
도면을 참조하면서, 본 발명의 반도체 장치의 실시예1에 관해서 설명한다.
도 1은, 본 발명의 반도체 장치의 일실시예에서의 반도체칩의 일예를 나타내는 설명도이다. 도 1에 있어서, 2는 반도체칩, 5a는, 반도체칩(2)의 각 전극에 설치된 제 1의 땜납범프를 나타낸다. 또, 도 1은 반도체칩의 상면을 나타낸 도면이며, 제 1의 땜납범프(5a)는 반도체칩(2)의 하면에 설치되기 때문에, 실제는, 제 1의 땜납범프(5a)는 보이지 않는다. 도 1에서는, 제 1의 땜납범프(5a)의 배치를 명확히 나타내기 위해서 제 1의 땜납범프(5a)를 도시하고 있다.
본 실시예에서는, 반도체칩의 외주에 따라 가장 바깥 쪽에 설치된 전극에 전원을 접속한다. 해당 전원용의 전극에 설치된 땜납범프를 제 1의 땜납범프(5a)라고 한다. 또한 가장 바깥 쪽에서 두번째로 설치된 전극에 접지를 접속한다. 해당 접지용의 전극에 설치된 땜납범프를 제 2의 땜납범프(5b)라고 한다. 또한, 그 외의 전극을 신호용의 전극이라 한다. 해당 신호용의 전극에 설치된 땜납범프를 제 3의 땜납범프(5c)라고 한다. 또, 반도체칩의 바깥 쪽에서 짝수번째로 설치된 땜납범프는, 반도체칩의 바깥 쪽에서 홀수번째로 설치된 땜납범프에 대하여 지그재그형으로 설치된다.
도 2는 본 발명의 반도체 장치의 일실시예에서의 BGA 기판의 일예를 나타내는 부분확대설명도이다. 도 2에는, BGA 기판중, 조립시에 도 1의 영역 A에 대향하는 부분만이 표시되어 있다. 또한, BGA 기판을 구성하는 복수의 절연막중 반도체칩측으로부터 3개의 층이 표시된다. 해당 3개의 층은, 각각 반도체칩측으로부터 순차로 도 2a, 도 2b 및 도 2c로 표시되어, 각각 제 1의 절연층, 제 2의 절연층 및 제 3의 절연층으로 한다. 도 2에 있어서, 1a1은 제 1의 절연층, 1a2는 제 2의 절연층, 1a3은 제 3의 절연층, 1b는 각 절연층에 형성되는 비어홀, 9a는 전원에 접속되는 제 2의 배선(이하, 간단히 「전원배선」이라고 한다), 9b는 접지에 접속되는 제 3의 배선(이하, 간단히 「접지배선」이라고 한다) 및, 9c는 반도체칩의 신호선으로서의 제 1의 배선(이하, 간단히 「신호배선」이라고 한다)를 나타낸다. 각 배선의 검은 동그라미로 표시되는 부분은, 배선이 해당 배선이 형성된 절연층보다 위의 절연층에 형성된 배선에 접속하고 있는 부분을 나타낸다. 한 편, 흰 동그라미로 표시되는 부분은, 배선이 해당 배선이 형성된 절연층보다 아래의 절연층에 형성된 배선에 접속하고 있는 부분이며, 절연층에 비어 홀이 형성된 부분이다. 또, 제 1의 절연층에 있어서 검은 동그라미로 표시되는 부분은, 땜납범프를 통해 반도체칩의 전극에 접속되는 부분을 나타낸다.
우선, 도 2a에 표시되는 배선에 관해서 설명한다. 도 2a중의 검은 동그라미중 가장 왼 쪽의 검은 동그라미는 전원배선(9a)의 일단부를 나타내고, 9b로 표시되는 부분의 검은 동그라미는 접지배선(9b)의 일단부를 나타내며, 그 이외의 검은 동그라미는 신호배선(9c)의 일단부를 나타낸다. 전원배선(9a)은 검은 동그라미의 왼 쪽에 설치된 비어 홀을 통해, 제 2의 절연층상면에 설치된 전원배선에 접속된다. 접지배선(9b)은, 근접하는 전원배선(9a)의 검은 동그라미의 오른쪽에 형성된 비어 홀을 통해, 제 2의 절연층상면에 설치된 접지배선에 접속된다. 또한, 신호배선(9c) 중 가장 왼쪽의 신호배선(9c)은, 제 1의 절연층(1a1) 상면에서 BGA 기판의 바깥 쪽(도 2에서 왼쪽)을 향하여 돌린다. 그 외의 신호배선(9c)은, 검은 동그라미의 오른쪽에 설치된 비어 홀을 통해, 제 2의 절연층상면에 설치된 신호배선에 접속된다.
다음에, 도 2b에 표시되는 배선에 관해서 설명한다. 신호배선(9c) 중 왼 쪽에서 첫번째, 두 번째 및 세 번째의 신호배선(9c)은, 제 2의 절연층(1a2) 상면에서 BGA 기판의 바깥 쪽을 향하여 돌려진다. 그 밖의 신호배선(9c), 전원배선(9a) 및 접지배선(9b)은, 각 배선의 검은 동그라미의 왼 쪽에 설치된 비어홀을 통해, 제 3의 절연층 상면에 설치된 신호배선, 전원배선 또는 접지배선에 접속된다.
이어서, 도 2c에 표시되는 배선에 관해서 설명한다. 신호배선9c은, 제 3의 절연층1a3상면에서 BGA 기판의 바깥 쪽을 향하여 돌려진다. 전원배선(9a) 및 접지배선(9b)은, 각 배선의 검은 동그라미의 오른쪽에 설치된 비어 홀을 통해, 제 4의 절연층상면에 설치된 전원배선 또는 접지배선에 접속된다.
또한, 도시되어 있지 않지만, 전원배선 및 접지배선은 모든 신호배선이 BGA 기판의 바깥 쪽을 향하여 돌려진 후 소정의 절연층상면에 설치된 배선에 접속된다.
또한, 본 실시예에서는, 좌우방향에서 인접하는 신호용 전극의 수를 4개 또는 3개로 하였지만 이것에 한정되는 것이 아니다. 만약에 수를 늘리는 경우에는, 절연층의 수를 늘림으로써 대응할 수 있다.
본 실시예에서는, 상기 복수의 절연층 중 신호배선이 표면에서 돌려지는 절연층에 있어서, 전원배선 및 접지배선이, 신호배선이 돌려지는 방향으로 평행한 직선상에 인접하여 배설되기 때문에, 신호배선을 설치할 수 있는 영역을 넓게 할 수 있고, 보다 폭이 굵은 신호배선(또는 하나의 절연층상에 보다 많은 신호배선)을 형성할 수 있다. 또한, 신호배선이 돌려지는 절연층보다 아래의 절연층으로 전원배선 및 접지배선이 돌려지기 때문에, 배선밀도가 낮은 절연층에 전원배선 및 접지배선을 설치할 수 있다. 따라서, 전원배선 및 접지배선의 통을 굵게 할 수 있다.
(실시예 2)
다음에, 본 발명의 반도체 장치의 실시예 2에 관해서 도면을 참조하면서 설명한다.
본 실시예에서는, 둘 이상의 배선을 한 조의 배선으로 하고, 해당 한 조의 배선을 같은 2개의 전극사이에 설치하는 경우에 관해서 설명한다. 도 3은, 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판의 일예를 나타내는 설명도이다. 도 3에 있어서, 도 1과 동일한 부분은 같은 부호를 사용하여 나타낸다. 또, 도 3은 반도체칩의 상면을 나타낸 도면이며, 제 1의 땜납범프(5a)는 반도체칩(2)의 하면에 설치되기 때문에, 실제는, 제 1의 땜납범프(5a)는 보이지 않는다. 도 3에서는, 제 1의 땜납범프(5a)의 배치를 명확히 나타내기 위해서 제 1의 땜납범프(5a)를 도시하고 있다.
본 실시예에서는, 복수의 제 1의 땜납범프(5a)는, 반도체칩의 주연부(周緣部)에 매트릭스형으로 배치된다. 복수의 제 1의 땜납범프(5a) 중 반도체칩의 바깥 둘레에 따라 가장 바깥 쪽에 설치된 제 1의 땜납범프(5a)를, 전원에 접속되는 전극에 설치된 땜납범프로 하고, 다음에 바깥 쪽에 설치된 제 1의 땜납범프(5a)를 접지로 접속되는 전극에 설치된 땜납범프로 하며, 그 밖의 제 1의 땜납범프(5a)를 신호용의 전극에 설치된 땜납범프로 한다.
도 4는, 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판의 일예를 나타내는 부분확대설명도이다. 도 4에 있어서, 도 2와 동일한 부분은 같은 부호를 사용하여 나타낸다. 도 4에는 BGA 기판중, 조립시에 도 3의 영역 B에 대향하는 부분만이 표시되어 있다. 또한, BGA 기판을 구성하는 복수의 절연막 중, 반도체칩측으로부터 3개의 층이 표시된다. 해당 3개의 층은, 각각 반도체칩측으로부터 차례로 도 4a, 도 4b 및 도 4c로 표시되고, 각각 제 1의 절연층, 제 2의 절연층 및 제 3의 절연층이라 한다.
우선, 도 4a에 표시되는 배선에 관해서 설명한다. 도 4a중의 검은 동그라미중 가장 왼 쪽의 검은 동그라미는 전원배선(9a)의 일단부를 나타내고, 다음에 왼 쪽의 검은 동그라미는 접지배선(9b)의 일단부를 나타내며, 그 이외의 검은 동그라미는 신호배선(9c)의 일단부를 나타낸다. 전원배선(9a)은 지면에서 상하방향으로 인접하는 2개의 전원배선(9a)이 1조로 되어 있다. 전원배선(9a)은, 각 조마다 좌우방향으로 인접하는 2개의 비어 홀을 통해, 제 2의 절연층상면에 설치된 전원배선에 접속된다. 접지배선(9b)은, 상하방향으로 인접하는 2개의 접지배선(9b)이 1조로 되어있다. 접지배선(9b)은 각 조마다 좌우방향으로 인접하는 2개의 비어 홀을 통해, 제 2의 절연층상면에 설치된 전원배선에 접속된다. 또한, 신호배선(9c) 중 가장 왼 쪽의 신호배선(9c)은, 제 1의 절연층(1a1)상면에서 BGA 기판의 바깥 쪽(도 4에서 왼 쪽)으로 향하여 돌려진다. 그 밖에의 신호배선(9c)은, 검은 동그라미의 왼 쪽에 설치된 비어 홀을 통해, 제 2의 절연층상면에 설치된 신호배선에 접속된다.
다음에, 도 4b에 표시되는 배선에 관해서 설명한다. 신호배선(9c) 중에서 왼 쪽에서 첫 번째로부터 세 번째까지의 신호배선(9c)은, 제 2의 절연층(1a2) 상면에서 BGA 기판의 바깥 쪽을 향하여 돌려진다. 그 밖의 신호배선(9c)은, 각 배선의 검은 동그라미의 왼 쪽에 설치된 비어 홀을 통해, 제 3의 절연층상면에 설치된 신호배선에 접속된다. 또한, 전원배선(9a)은, 각 조마다 2개의 검은 동그라미의 왼 쪽에 설치된 2개의 비어 홀을 통해, 제 3의 절연층상면에 설치된 전원배선에 접속된다. 다시, 접지배선(9b)은 각 조마다 2개의 검은 동그라미의 오른쪽에 설치된 2개의 비어 홀을 통해, 제 3의 절연층상면에 설치된 접지배선에 접속된다.
이어서, 도 4c에 표시되는 배선에 관해서 설명한다. 신호배선(9c)은 제 3의 절연층(1a3) 상면에서 BGA 기판의 바깥 쪽을 향하여 돌려진다. 전원배선(9a)은 각 조마다 두 개의 검은 동그라미의 오른쪽에 설치된 2 개의 비어 홀을 통해, 제 4의 절연층 상면에 설치된 전원배선에 접속된다. 또한, 접지배선(9b)은 각 조마다 2개의 검은 동그라미의 왼 쪽에 설치된 2개의 비어 홀을 통해, 제 4의 절연층 상면에 설치된 접지배선에 접속된다.
또한 도시되어 있지 않지만, 전원배선 및 접지배선은 모든 신호배선이 BGA 기판의 바깥 쪽을 향하여 돌려진 후, 소정의 절연층상면에 설치된 배선에 접속된다.
또한, 본 실시예에서는, 좌우방향에서 인접하는 신호용의 전극의 수를 7개로 하였지만 이것에 한정되는 것이 아니다. 만약에 수를 늘리는 경우에는, 절연층의 수를 늘림으로써 대응할 수 있다.
본 실시예에서는, 상기 복수의 절연층 중 신호배선이 표면에서 돌려지는 절연층에 있어서, 한 조의 전원배선 및 한 조의 접지배선이, 신호배선이 돌려지는 방향으로 평행한 직선상에 인접하여 배설되기 때문에, 실시예 1의 경우보다도 신호배선을 설치할 수 있는 영역을 보다 넓게 할 수 있고, 보다 통이 굵은 신호배선(또는 하나의 절연층상에 보다 많은 신호배선)을 형성할 수 있다. 또한, 신호배선이 돌려지는 절연층보다 아래의 절연층 상면에 설치된 배선에 전원배선 및 접지배선이 접속되기 때문에, 배선밀도가 낮은 절연층에 전원배선 및 접지배선을 설치할 수 있다.
(실시예 3)
다음에, 본 발명의 반도체 장치의 실시예 3에 관해서 도면을 참조하면서 설명한다.
도 5는, 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판중의 복수의 배선의 일부를 나타내는 설명도이다. 도 5a는 3개의 절연층(도시하지 않음) 상면에 형성되는 복수의 배선을 나타내는 단면설명도이다. 도 5b는, 도 5a의 화살표 C로 표시되는 방향에서 본 복수의 배선을 나타내는 설명도이다. 또, 도 5b에는 3개의 절연층중 위에서 2번째의 절연층상면에 형성되는 복수의 배선을 나타낸다. 도 5에 있어서, 9a1은 위에서 첫 번째의 절연층 상면에 형성된 전원배선, 9a2는 위에서 두 번째의 절연층상면에 형성된 전원배선, 9a3은 위에서 세 번째의 절연층 상면에 형성된 전원배선, 9c는 위에서 두 번째의 절연층상면에 형성된 신호배선을 나타낸다. 도 5b에 있어서, D로 나타나는 영역은, 전원배선(9a2)중 위에서 세 번째의 절연층상면에 형성된 전원배선(9a3)에 비어 홀을 통해 접속되는 부분이며, E로 표시되는 영역은, 전원배선(9a2)중 위에서 첫 번째의 절연층상면에 형성된 전원배선(9a1)에 비어 홀을 통해 접속되는 부분이다.
도 5에 표시되는 바와 같이, 신호배선(9c)은 전원배선(9a1), 전원배선(9a2)및 전원배선(9a3)에 둘러싸인다. 따라서, 하나의 신호배선으로 입력된 전기신호에 있어서, 해당되는 하나의 신호배선에 인접된 다른 신호배선에 입력된 전기신호의 영향에 의해 노이즈가 발생하는 것을 방지할 수 있다. 또, 상기 전원배선 대신에 접지배선을 사용하더라도 동일한 효과가 얻어지고, 전원배선 및 접지배선으로 신호배선을 둘러싸더라도 동일한 효과가 얻어진다.
(실시예 4)
다음에, 본 발명의 반도체 장치의 실시예4에 관해서 도면을 참조하면서 설명한다.
본 실시예에서는, 하나의 배선과 다른 하나의 배선을 접속하는 부분의 다른 예에 관해서 설명한다. 도 6은, 본 발명의 반도체 장치의 또 다른 실시예에서의 BGA 기판중의 복수 배선의 일부를 나타내는 설명도이다. 도 6a 및 도 6c는 3개의 절연층(도시하지 않음) 상면에 형성되는 배선을 나타내는 단면설명도이다. 도 6b는 도 6a의 화살표 F로 표시되는 방향에서 본 배선을 나타내는 설명도이다. 도 6d는, 도 6c의 화살표 G로 표시되는 방향에서 본 배선을 나타내는 설명도이다. 또, 도 6b 및 도 6d에는 3개의 절연층중 위에서 두 번째 절연층의 상면에 형성되는 배선을 나타낸다. 도 6에 있어서, 91은, 위에서 첫 번째 절연층의 상면에 형성된 배선, 92는 위에서 두 번째의 절연층상면에 형성된 배선, 93은 위에서 세 번째의 절연층의 상면에 형성된 배선을 나타낸다.
우선, 도 6a 및 도 6b에 표시되는 배선에 관해서 설명한다. 도 6a 및 도 6b에 표시되는 바와 같이, 위에서 두 번째 절연층의 상면에 형성된 배선(92)은 위에서 첫 번째의 절연층상면에 형성된 배선(91)및 위에서 세 번째의 절연층상면에 형성된 배선(93)에 각각 2 개의 비어 홀을 통해 접속된다. 따라서, 보다 넓은 면적으로 2개의 배선을 접속할 수 있기 때문에, 접속부에서 배선에 생기는 인덕턴스를 하강시킬 수 있다.
다음에 도 6c 및 도 6d에 표시되는 배선에 관해서 설명한다. 도 6c 및 도 6d에 표시되는 바와 같이, 위에서 두 번째 절연층의 상면에 형성된 배선(92)은, 위에서 첫 번째의 절연층상면에 형성된 배선(91) 및 위에서 세 번째의 절연층 상면에 형성된 배선(93)에, 각각 단면의 형상이 타원형(본명세서에서는, 타원 및 원을 직경으로 분할하여, 반원끼리를 동일한 길이의 직선으로 접속한 원도 포함하는 것으로 한다)인 비어 홀을 통해 접속된다. 따라서, 2개의 배선을 보다 넓은 면적에서 접속할 수 있고, 접속부에서 배선에 생기는 인덕턴스를 하강시킬 수 있다.
또, 전술한 실시예 3에 표시되는 반도체 장치의 배선의 접속부를 본 실시예에 표시되는 반도체 장치의 배선의 접속부와 같이 형성해도 된다.
(실시예 5)
다음에, 본 발명의 반도체 장치의 실시예 5에 관해서 도면을 참조하면서 설명한다. 본 실시예에서는, BGA 기판을 구성하는 절연층상면에 배선 및 비어 홀을 피하여 메쉬 형상의 플레인막을 배설한다. 해당 메쉬형상의 플레인막은 금속으로 이루어진다. 플레인막은, 금속막에 복수의 개구부를 설치함으로써 메쉬형상으로 형성된다. 도 7은 본 발명의 반도체 장치의 또 다른 실시예에서의 절연층상면에 배설되는 플레인막의 일예를 나타내는 설명도이다. 도 7에 있어서 10은 플레인막을 나타낸다. 또한, 영역 H는 반도체칩의 하부 및 그 주변부의 영역이다.
BGA 기판의 영역 H에 대응하는 부분에서는 형성되는 배선의 수가 많기 때문에 배선의 통을 가늘게 할 필요가 있고, 그 이외의 영역에서는 배선의 통을 굵게 할 수 있다. 그러나, 영역에 따라 배선의 통이 변하면, 영역에 따라 배선의 특성임피던스가 변화하고, 전기신호의 파형이 변화되어 버린다. 본 실시예에서는, 영역에 따라 개구부(10a)의 밀도를 변화시킨 플레인막10을 절연층의 표면에 설치한다. 따라서, 배선의 통에 따라서 변화되는 배선의 특성임피던스의 변화를 없앨 수 있다.
(실시예 6)
다음에, 본 발명의 반도체 장치의 실시예 6에 관해서 도면을 참조하면서 설명한다. 본 실시예에서는, BGA 기판의 상면에 반도체칩에 인접하도록 적어도 하나의 적층콘덴서를 배설한다. 도 8은, 본 발명의 반도체 장치의 실시예 6을 나타내는 부분단면설명도이다. 도 8에 있어서, 도 13과 동일한 부분은 같은 부호를 사용하여 나타낸다. 또한, 11은 적층콘덴서를 나타낸다.
도 8에 표시되는 바와 같이, BGA 기판(1)의 상면에 반도체칩(2)에 인접하도록 적층콘덴서11를 배설함으로써, 반도체 장치에 접속되는 전원 및 접지의 전위에 노이즈가 발생하는 것을 방지할 수 있다.
또한, 절연층의 표면중에 배선 및 비어 홀이 형성되어 있지 않은 영역에, 전도체로 이루어지는 막(이하, 간단하게 「전도체막]이라고 한다)을 형성하더라도 동일한 효과가 얻어진다. 또, 각 전도체막에는, 절연층표면에 대하여 수직인 방향에서 교대로 전원전압(Vdd) 또는 접지의 전압(Vss)이 공급된다.
(실시예 7)
다음에, 본 발명의 반도체 장치의 실시예 7에 관해서 도면을 참조하면서 설명한다. 본 실시예에서는, BGA 기판내에 형성되는 배선중에서, 2개의 비어 홀 사이에 설치되는 배선이 반도체칩을 중심으로 하여 방사형으로 설치된다. 도 9는, 본 발명의 반도체 장치 실시예 7에서의 절연층의 일예를 나타내는 설명도이다. 도 9에 있어서, 1 a는, BGA 기판을 구성하는 복수의 절연층중 하나인 절연층, 9는 해당 절연층(1a)에 설치되는 배선을 나타낸다.
도시되어 있는 바와 같이, 2개의 비어 홀(도면중, 흰 동그라미로 표시되는 위치에 존재한다) 사이에 설치된 배선이, 화살표 I로 표시되는 바와 같이 방사형으로 설치된다.
본 실시예에서는, 2개의 비어홀 사이에서 배선(9)이 반도체칩을 중심으로 하여 방사형으로 설치된다. 따라서, 각 배선의 간격을 넓게 할 수 있어 각 배선을 서로 교차하지 않도록 형성할 수 있다. 그 결과, 각 배선사이에서 발생하는 크로스토크 노이즈를 저감할 수 있다.
또, 본 발명은, 반도체 장치의 일예로서 히트 스프레더 및 링을 포함하지 않은 반도체 장치를 이용하여 설명하였지만, 반도체 장치가 히트 스프레더 및 링을 포함하더라도 동일한 효과가 얻어진다.
본 발명의 반도체 장치는 적층된 복수의 절연층으로 이루어지는 상부절연층, 중부절연층, 적층된 해당 복수의 절연층으로 이루어지는 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함되는 모든 절연층의 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하여 이루어지며, 상기 모든 절연층의 각각에 설치된 비어홀을 통해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어지는 반도체 장치로서, 상기 절연층중에서 반도체칩의 신호선으로서의 제 1의 배선이 표면에서 돌려지는 절연층에서, 전원에 접속되는 적어도 하나의 제 2의 배선 및 접지로 접속되는 적어도 하나의 제 3의 배선이, 제 1의 배선이 돌려지는 방향으로 평행한 직선상에 인접하여 배설되는 것이기 때문에, 신호배선을 설치할 수 있는 영역을 넓게 할 수 있고, 보다 통이 굵은 신호배선을 형성할 수 있다.
또한 본 발명의 반도체 장치는, 상기 복수의 절연층중에서 배선밀도가 낮은 절연층에, 제 2의 배선 및 제 3의 배선이 설치되는 것이기 때문에 전원배선 및 접지배선을 굵게 할 수 있다.
또한 본 발명의 반도체 장치는 상기 복수의 배선중에서 제 1의 배선이 복수의 제 2의 배선 및 제 3의 배선으로 둘러싸이는 것이기 때문에 신호배선에 입력된 전기신호에 있어서 노이즈가 발생하는 것을 방지할 수 있다.
또한, 본 발명의 반도체 장치는, 상기 절연층의 표면에 대하여 평행한 비어 홀의 단면의 형상이 타원형이기 때문에, 접속부에서 배선에 생기는 인덕턴스를 낮출 수 있다. 또한, 본 발명의 반도체 장치는, 상기 복수의 배선중, 하나의 배선이 다른 하나의 배선과 적어도 2개의 비어 홀을 통해 접속되는 것이기 때문에, 접속부에서 배선에 생기는 인덕턴스를 낮출 수 있다.
또한, 본 발명의 반도체 장치는, 상기 복수의 절연층의 상면에 배선 및 비어 홀을 피하여 금속으로 이루어지는 메쉬형상의 플레인막이 배설되는 것이기 때문에, 배선의 통에 따라 변화되는 배선의 특성임피던스의 변화를 없앨 수 있다.
또한 본 발명의 반도체 장치는, 상기 반도체칩에 인접하도록 적어도 하나의 적층콘덴서가 배설되는 것이기 때문에, 반도체 장치에 접속되는 전원의 전압이 반도체칩에 공급될 때까지 낮춰지는 것을 방지할 수 있다.
또한, 본 발명의 반도체 장치는, 상기 복수의 절연층 각각의 상면에 배선 및 비어 홀을 피하여 전도체막이 설치되고, 해당 전도체막에 전원 또는 접지가 접속되고, BGA 기판내에 콘덴서가 설치되는 것이기 때문에, 반도체 장치에 접속되는 전원의 전압이 반도체칩에 공급될 때까지 내려가 버리는 것을 방지할 수 있다.
또한 본 발명의 반도체 장치는 적층된 복수의 절연층으로 이루어지는 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어지는 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함되는 모든 절연층의 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하여 이루어지며, 상기 모든 절연층의 각각에 설치된 비어홀을 통해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어지는 반도체 장치로서, 상기 복수의 배선이 반도체칩을 중심으로 해서 방사형으로 설치되어 서로 교차되지 않는 것이기 때문에, 각 배선 사이에서 발생하는 크로스토크 노이즈를 저감할 수 있다.

Claims (3)

  1. 적층된 복수의 절연층으로 이루어진 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어진 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함된 모든 절연층 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 이루어진 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 갖는 반도체칩을 포함하여 이루어지고, 상기 모든 절연층 각각에 설치된 비어홀을 통해 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어진 반도체 장치에 있어서,
    상기 절연층 중에서 반도체칩의 신호선으로서의 제 1 배선이 표면에서 돌려지는 절연층에 있어서, 전원에 접속된 적어도 하나의 제 2 배선 및 접지에 접속되는 적어도 하나의 제 3 배선이, 제 1 배선이 돌려지는 방향으로 평행한 직선상에 인접하여 설치된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 복수의 절연층 중에서 배선밀도가 낮은 절연층에, 제 2 배선 및 제 3 배선이 설치된 것을 특징으로 하는 반도체 장치.
  3. 적층된 복수의 절연층으로 이루어진 상부절연층, 중부절연층, 적층된 복수의 절연층으로 이루어진 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함된 모든 절연층 각각의 상면에 설치된 복수의 배선 및, 상기 하부절연층의 바깥 쪽 표면상에 설치된 복수의 땜납볼로 이루어진 BGA 기판과, 상기 복수의 배선에 각각 접속된 복수의 전극을 갖는 반도체칩을 포함하여 이루어지고, 상기 모든 절연층 각각에 설치된 비어홀을 통해 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되어 이루어진 반도체 장치에 있어서,
    2개의 비어홀 사이에 설치된 배선이 반도체칩을 중심으로 하여 방사형으로 설치되어 서로 교차하지 않는 것을 특징으로 하는 반도체 장치.
KR1019980022313A 1997-08-28 1998-06-15 반도체 장치 KR19990023154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP232095 1997-08-28
JP9232095A JPH1174399A (ja) 1997-08-28 1997-08-28 半導体装置

Publications (1)

Publication Number Publication Date
KR19990023154A true KR19990023154A (ko) 1999-03-25

Family

ID=16933934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022313A KR19990023154A (ko) 1997-08-28 1998-06-15 반도체 장치

Country Status (3)

Country Link
JP (1) JPH1174399A (ko)
KR (1) KR19990023154A (ko)
DE (1) DE19828486A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6556454B1 (en) * 2000-10-31 2003-04-29 Agilent Technologies, Inc. High density contact arrangement
JP4261440B2 (ja) 2004-08-30 2009-04-30 ヒロセ電機株式会社 伝送回路基板

Also Published As

Publication number Publication date
JPH1174399A (ja) 1999-03-16
DE19828486A1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US5866942A (en) Metal base package for a semiconductor device
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US10568199B2 (en) Printed circuit board and semiconductor package structure
JP2988075B2 (ja) 半導体装置
JP2001244293A (ja) 半導体素子及びこれを用いた半導体装置
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP5964957B2 (ja) 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造
JP5096683B2 (ja) 半導体装置
JP2002353365A (ja) 半導体装置
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2002299512A (ja) 半導体装置及びその製造方法
US6403895B1 (en) Wiring substance and semiconductor
KR100286746B1 (ko) 반도체 장치
KR19990023154A (ko) 반도체 장치
TWI245380B (en) Semiconductor device
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
US11670574B2 (en) Semiconductor device
JP4640950B2 (ja) 半導体装置
US7939951B2 (en) Mounting substrate and electronic apparatus
JP2001144207A (ja) 多層配線基板及び半導体装置
JP6105773B2 (ja) 半導体装置
JP2014123783A (ja) 半導体装置
JP2010245180A (ja) 半導体装置及びパッケージ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee