KR19990021871A - 자기 데이터 저장 시스템 및 디스크 드라이브 - Google Patents

자기 데이터 저장 시스템 및 디스크 드라이브 Download PDF

Info

Publication number
KR19990021871A
KR19990021871A KR1019970708345A KR19970708345A KR19990021871A KR 19990021871 A KR19990021871 A KR 19990021871A KR 1019970708345 A KR1019970708345 A KR 1019970708345A KR 19970708345 A KR19970708345 A KR 19970708345A KR 19990021871 A KR19990021871 A KR 19990021871A
Authority
KR
South Korea
Prior art keywords
signal
read signal
magnetic
analog
head
Prior art date
Application number
KR1019970708345A
Other languages
English (en)
Other versions
KR100297933B1 (ko
Inventor
할랜 매튜스
마이클 맥닐
로저 지 베일리
Original Assignee
칼로타 바스미스
맥스터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼로타 바스미스, 맥스터 코포레이션 filed Critical 칼로타 바스미스
Publication of KR19990021871A publication Critical patent/KR19990021871A/ko
Application granted granted Critical
Publication of KR100297933B1 publication Critical patent/KR100297933B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10314—Improvement or modification of read or write signals signal quality assessment amplitude of the recorded or reproduced signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

본 발명은 자기 데이터 저장 시스템에서, 자기저항 헤드(18)에 의해서 발생된 신호와 같은, 아날로그 판독 신호를 처리하기 위한 회로에 관한 것이다. 이러한 회로는, 아날로그-디지털 변환기(54)에 신호가 도달하기 전에 아날로그 판독 신호를 처리한다. 한 실시예에서, 본 발명은 아날로그 판독 신호 내의 포지티브 및 네가티브 펄스의 진폭을 이퀄라이징하기 위한 회로(44)를 포함한다. 다른 실시예에서, 본 발명은 아날로그 판독 신호의 베이스라인 시프트를 감소시키기 위한 회로(42)를 포함한다. 본 발명은 어떠한 종래의 데이터 검출 방법을 이용하는 자기 데이터 저장 시스템에서도 사용될 수 있다.

Description

자기 데이터 저장 시스템 및 디스크 드라이브
컴퓨터 시스템에 디지털 데이터를 대량으로 저장하기 위해 자기 매체를 이용하는 것은 널리 보급되어 있다. 디지털 데이터는 일반적으로 자기 매체상에, 이 매체의 표면에 유도된 자기 극성 반전의 형태로 저장된다. 이 매체가 예를들어 자기 디스크라고 가정하면, 그 데이터는 일반적으로 트랙이라고 하는 디스크 표면상의 일련의 동심 환(concentric annuluses)에 배치된다. 이러한 트랙중 하나로부터 데이터를 판독하기 위해서, 디스크는 일정한 속도로 회전되며, 자기 트랜스듀서(transducer)는 트랙 표면으로부터 발생되는 교류 자기장을 아날로그 전기 신호로 변환하기 위해서 회전 트랙 근방으로 이동된다. 자기 매체로부터 디지털 데이터를 판독하기 위해 널리 사용되는 한가지 형태의 자기 트랜스듀서는 자기저항(MR: Magnetoresistive) 헤드이다.
MR 헤드는 그 저항이 인가된 자기장에 따라서 변동하는 장치이다. 이 점에 있어서, 헤드는 회전하는 트랙에 의해서 발생된 자기장을 전기 회로의 시변(time varing) 전압 또는 전류로 변환시키는 것이 가능하다. MR 헤드는 다른 형태의 자기 트랜스듀서보다 많은 장점이 있으며, 따라서 자기 데이터 저장 시스템에서 점점 많이 사용되고 있다. 예를들어, MR 헤드는 박막 헤드와 같은 다른 형태의 판독 헤드보다 더 감지기능이 뛰어나서, 더 강한 판독 신호를 발생한다. 또한, MR 헤드는 감지 수단으로서 유도성 코일을 사용하는 다른 형태의 헤드보다 더 양호한 주파수 응답을 갖는다. 이에 더해서, MR 헤드에 의해서 발생된 판독 신호는 다른 형태의 헤드의 경우에서와 같이, 헤드와 매체 사이의 상대 속도에 비교적 덜 민감하다. 왜냐하면 그것이 MR 헤드에 의해서 감지되는 인가된 자기장의 레벨이지 코일을 통한 자속 라인의 변화 율이 아니기 때문이다. 이것은 헤드/매체 속도가 유의 영역(significant range) 이상으로 변동할 수 있는 시스템에서 장점으로 작용한다. 결국, MR 헤드가 자기 매체상에 데이터를 기록할 수 없으므로, MR 판독 헤드를 사용하는 자기 데이터 저장 시스템은 기록 기능을 수행하기 위한 분리된 헤드를 포함해야 한다. 판독 및 기록을 위한 분리된 헤드를 사용하는 것은, 자기 데이터 저장 시스템의 성능을 상당히 개선할 수 있는 그 단일 작업을 수행하기 위해서 각각의 헤드가 분리되어 최적화되게 한다.
도1의 특징에서 예시된 바와같이, MR 헤드의 저항과 인가된 자기장 사이의 관계는 비선형적이다. 이러한 비선형 특징은 매체로부터 발생되는 자기장 변동이 시변 전기 신호로 변환하는 문제점을 야기할 수 있다. 예를 들어, MR 헤드의 비선형 특성은 헤드에 의해서 발생된 시변 전기 신호가 헤드에 인가된 자기 신호와 같은 것이 없게 한다. 이러한 문제를 극복하기 위해서, 헤드의 정지 동작점(quiescent operating point)을 저항 특성중 더욱 선형인 영역으로 이동시키기 위해서 일반적으로 바이어스 전류가 헤드에 인가된다. 도1을 참조하면, MR 헤드의 동작에서 최대의 선형은 헤드를 점 A 즉, 그 특성상의 최고 선형점에 바이어싱하므로서 얻을 수 있다. 그러나, 신호대 잡음 비(SNR)와 같은 선형보다 더 중요할 수 있는 변환 파라매터를 최대화하기 위해서, 점 B 또는 점 C 와 같은 또다른 점에 헤드를 바이어스시키는 것이 바람직할 수 있다. 그러한 바이어싱의 결과로서, 헤드의 출력 신호는 바이어스 점 B에 대응하는 도1의 출력 파형(10)과 같이, 제로 볼트 베이스라인에 대해서 비대칭이 될 수 있다. 바이어싱 효과에 더해서, 오프-트랙 효 과와 같은, 비대칭 판독 신호를 야기시키는 다른 요소도 존재할 수 있다.
현대의 자기 매체상에 저장되는 높은 데이터 밀도로 인해서, 판독 신호는 비교적 좁은 전기 펄스로 이루어지며 판독 신호가 대칭인 것은 저장된 데이터 비트의 검출을 어렵게 할 수 있다. 예를 들어, 피크 검출기를 사용하는 디스크 드라이브에서, 판독 신호의 포지티브 및 네가티브 피크 크기의 차이는, 다른 것들 중에서, 피크를 검출하는데 사용되는 임계 레벨의 설정을 복잡하게 한다. 그 대신에, 부분 응답 최대 가능성 채널(partial response maximum likelihood channel)을 이용하는 디스크 드라이브에서, 판독 신호의 포지티브 및 네가티브 피크의 크기에서 그 차이는 최대-가능성 검출이 발생하기 전에 수행되어야 하는 신호의 샘플링을 복잡하게 한다. 그러므로 MR 헤드에 의해서 발생되는 비대칭 판독 신호로 인해서 야기되는 문제를 극복하는 것이 가능한 장치가 필요하게 된다.
전술된 비대칭에 더해서, MR 헤드는 자기 매체로부터 판독된 신호의 베이스라인에서 시프트를 발생하는 것으로도 알려져 있다. 도2는 그러한 베이스라인(12)을 갖는 판독 신호를 도시한다. 이러한 베이스라인 시프트(12)는 역판독(readback) 동안에 MR 헤드에 의해서 판독되는 데이터 트랙의 에지를 따라서 기생 자기 다이폴의 존재에 의해서 발생되는 것이 제안되었다. 이러한 현상이, 1989년 9월, 자기에 대한 IEEE 의사록 제 25권 제 5호, 수(Su) 등에 의한 박막 종방향 매체의 트랙 에지 현상에서 더 상세히 논의되어 있다. 이에 더해서, 시프트된 베이스라인은 박막 헤드와 같은, 다른 형태의 헤드에 의해서 발생된 판독 신호에 존재할 수 있다.비대칭 피크에서와 같이, 시프트된 베이스라인의 존재는 자기 매체상에 저장된 데이터의 검출을 복잡하게 만들 수 있다. 그러므로 판독 신호의 베이스라인 시프트에 의해서 발생된 문제를 극복할 수 있는 장치가 필요하게 된다.
발명의 요약
본 발명은 펄스 비대칭 및 베이스라인 시프트와 관련된 문제를 감소시키기 위해, 검출을 수행하기 전에, 자기저항(MR) 헤드에 의해서 발생된 판독 신호를 프리컨디셔닝하기 위한 장치에 관한 것이다. 하나의 실시예에서, 본 발명은 신호가 검출되기 전에 판독 신호의 진폭 비대칭을 수정하는 것이 가능하다. 또다른 실시예에서, 본 발명은 신호가 검출되기 전에 판독 신호로부터 베이스라인 시프트를 제거하는 것이 가능하다. 여기서, 본 발명은 종래의 검출 방법을 이용하여 자기 데이터 저장 시스템의 신뢰성을 증가시키는 것, 즉, 판독 에러 율을 감소시키는 것이 가능하다.
본 발명의 한가지 특징으로서, 판독 신호 왜곡 즉, 베이스라인 시프트 및 포지티브와 네가티브 펄스 진폭 비대칭을 감소시키기 위해서 신호 프리컨디셔닝 회로를 포함하는 자기 데이터 저장 시스템이 제공된다. 특히, 본 발명의 이러한 특징에는, 자기 매체, 상기 매체상에 저장된 데이터를 감지하며 아날로그 판독 신호를 발생하기 위한 자기 헤드, 아날로그 판독 신호를 자기 매체상에 저장된 데이터를 표시하는 디지털 신호로 변환하기 위한 검출회로, 판독 신호가 검출 회로에 도달하기 전에 판독 신호내의 왜곡을 감소시키기 위해서 헤드와 검출회로 사이에 배치된 판독 신호 프리컨디셔닝 회로가 포함된다.
이러한 자기 매체는 자기 테이프, 플로피 디스크, 및 하드 디스크와 같은, 데이터 저장이 가능한 자성 물질을 포함할 수 있다. 자기 헤드는 예를 들어, 박막 헤드, 페라이트 헤드, 또는 가장 바람직하게는 자기저항 헤드를 포함한다. 검출 회로는 PRML 회로, 피크 검출 회로 또는 결정 피드백 채널 회로와 같이, 아날로그 판독 신호를 자기 매체상에 저장된 데이터를 표시하는 디지털 신호로 변환할 수 있는 회로를 포함할 수 있다.
본 발명의 한 실시예에서, 프리컨디셔닝 회로는 판독 동안에 헤드에 의해 발생되는 베이스라인 시프트를 감소시키기 위한 베이스라인 시프트 감소 회로를 포함한다. 다른 실시예에서, 프리컨디셔닝 회로는 제로-볼트 베이스라인 주위에서, 헤드에 의해 발생되는 판독 신호의 비대칭을 감소시키기 위한 펄스 비대칭 감소 회로를 포함한다. 또 다른 실시예에서, 프리컨디셔닝 회로는 베이스라인 시프트 감소 회로와 펄스 비대칭 감소 회로를 모두 포함할 수도 있다.
본 발명의 다른 특징으로서, MR 헤드에 의해 발생된 판독 신호의 포지티브 및 네가티브 펄스의 진폭을 이퀄라이징하기 위한 회로가 제공된다. 특히 본 발명의 이 특징에 있어서는, 자기 매체; 상기 매체로부터 데이터를 판독하고, 판독 신호 - 여기서, 상기 판독 신호의 포지티브 및 네가티브 피크의 제로 전압 베이스라인에 대한 진폭이 동일하지 않음 - 를 발생하기 위한 자기저항(magnetoresistive)(MR) 헤드; 및 판독 신호의 포지티브 및 네가티브 피크의 진폭을 이퀄라이징하기 위한 회로가 포함된다. 포지티브 및 네가티브 피크의 진폭을 이퀄라이징하기 위한 회로는 예를 들어, 잘 알려진 길버트 셀 증배기(Gilbert cell multiplier)와 같은 트랜스컨덕턴스 증배기를 포함한다. 또 다른 실시예에서, 이러한 이퀄라이징을 위한 회로는 판독 신호의 포지티브 피크를 판독 신호의 네가티브 피크로부터 분리시키기 위한 회로 및/또는 포지티브 및 네가티브 피크의 크기를 분리하여 조절하기 위한 회로를 포함할 수 있다. 이러한 이퀄라이징을 위한 회로는 또한 그 진폭이 개별적으로 조절된 후에 포지티브 및 네가티브 피크를 재결합시키기위한 회로를 포함할 수 있다.
본 발명의 세 번째 특징으로서, 판독 신호의 베이스라인 시프트를 감소시키기위한 회로가 제공된다. 특히, 본 발명의 이러한 특징에는 자기 매체; 상기 매체로부터 데이터를 판독하기 위한 자기 헤드 및 소정의 베이스라인 시프트로 판독 신호를 발생하기위한 자기 헤드; 및 판독 신호의 베이스라인 시프트를 감소시키기 위한 회로가 포함된다. 자기 헤드는 예를들면, 박막 헤드, 페라이트 헤드 또는 가장 바람직하게는 자기저항 헤드를 포함할 수 있다. 베이스라인 시프트를 감소시키기 위한 회로는 판독 신호에 저주파 부스트 및/또는 위상 시프트를 제공하기 위한 회로를 포함할 수 있다. 또다른 실시예에서, 베이스 시프트를 감소시키기 위한 회로는 예를들면, 반응성 여과 회로와 같은 주파수 판별 회로를 포함할 수 있다. 또한 이러한 실시예는 판독 신호가 주파수 판별 회로를 통과한 후에 판독 신호를 증폭시키기 위한 증폭 회로를 포함할 수 있다.
본 발명은 일반적으로 자기 데이터 저장 시스템에 관한 것으로서, 특히 그러한 시스템에서 사용하기 위한 판독 신호 프리컨디셔닝 회로(preconditioning circuitry)에 관한 것이다.
도1은 자기저항 판독 헤드의 전형적인 저항 특성을 도시하는 그래프도.
도2는 자기저항 판독 헤드에 의해서 발생된 파형의 특성인 시프트된 베이스라인을 갖는 전형적인 판독 신호 파형을 도시하는 그래프도.
도3은 본 발명을 포함하도록 수정될 수 있는 전형적인 자기 데이터 기록 시스템을 도시하는 블록도.
도4는 도3의 자기 데이터 판독 시스템에서 수행되는 것으로서 본 발명의 일 실시예를 도시하는 블록도.
도5a는 도4의 베이스라인 시프트 감소 회로의 일 실시예를 도시하는 개략적 도면.
도5b는 도5a의 회로의 주파수 응답을 도시하는 그래프도.
도6은 도4의 증배기 회로의 일 실시예에 대한 개략적 도면.
도7a,7b,7c 및 7d는 도4의 회로의 여러 점의 전형적인 파형을 도시하는 그래프도.
본 발명은 펄스 비대칭 및 베이스라인 시프트와 관련된 문제를 감소시키기위해, 검출전에, 자기저항 헤드에 의해서 발생된 판독 신호를 프리컨디셔닝하기 위한 장치에 관한 것이다. 본 발명은 펄스 비대칭 및 베이스라인 시프트가 검출 문제를 발생하는 자기 데이터 기록 시스템에서 사용된다.
도3은 본 발명을 포함하도록 수정될 수 있는 전형적인 자기 데이터 기록 시스템을 도시한다. 편의를 위해서, 도3의 시스템은 참조 번호 14로 표시된다. 이 도면에 도시된 바와같이, 시스템(14)은 자기 매체(16), 자기저항(MR) 헤드(18), 헤드 바이어싱 회로(20), 전치증폭기(22), 가변 이득 증폭기(VGA)(24), 이퀄라이저(26), 전파 정류기(28), 피크 측정 회로(30), 및 트랜지션 검출 회로(32)를 포함한다. 자기 매체(16)는 자기 극성 트랜지션의 형태로 디지털 데이터를 저장하며 예를들면, 자기 테이프, 플로피 디스크 또는 헤드 디스크를 포함할 수 있다. 자기저항 헤드(18)는 자기 매체의 자기 극성 트랜지션을 감지하며, 판독 신호로 공지된 것으로서 매체(16)상의 트랜지션을 표시하는 아날로그 신호를 발생한다. 헤드 바이어싱 회로(20)는 바이어스 전류를 헤드에 조정하기 위해서 MR 헤드에 결합된다. 전치증폭기(22)는 헤드(18)로부터 판독 신호를 수신하며 신호의 제1 단 증폭을 수행한다. VGA(24), 이퀄라이저(26), 전파 정류기(28), 피크 측정 회로(30)는 집합적으로 전치 증폭기(22)로부터 판독 신호를 수신하여 트랜지션 검출 처리를 단순화시키는 형태로 상기 신호를 선형으로 처리한다. 트랜지션 검출 회로(32)는 처리된 판독 신호를 수신하여 자기 매체(16)상에서 자기 트랜지션을 표시하는 디지털 데이터 신호로 변환하는데, 즉, 논리 일(1)은 트랜지션을 표시하며 논리 제로는 트랜지션이 없음을 나타내거나, 그와는 반대가 된다.
도3을 참조하면, 헤드 바이어싱 회로(20)는 특정 기준에 대해서 헤드(18)의 성능을 최적화시키기 위해서 바이어스 전류를 MR 헤드(18)로 조절하는데 사용될 수 있다. 본 발명의 바람직한 실시예에서, 예를들면, 헤드 바이어싱 회로(20)는 판독 신호의 신호대 잡음비를 최대화시키기 위해서 헤드의 저항 특성의 비선형 영역에 헤드를 바이어스시킨다. 전치증폭기(22)는 MR 헤드(18)로부터 판독 신호를 수신하여 그 신호를 VGA(24)에 의해서 처리하는데 허용되는 레벨까지 선형으로 증폭시킨다. 가변 이득 증폭기(24)는 전치증폭기(22)로부터 판독 신호를 수신하여, 트랜지션 검출 회로(32)에 의해서 요구되며 이득 피드백 신호에 의해서 규정된 특정 레벨까지 판독 신호를 선형으로 증폭시키고 증폭된 신호를 이퀄라이저(26)로 제공한다. 이퀄라이저(26)는 VGA(24)로부터 증폭된 판독 신호를 수신하여 자기저항 헤드에 특정한 어떤 매체/헤드 효과를 보상하기 위해 신호를 선형으로 처리한다. 또한 이퀄라이저는 펄스 슬리밍(slimming)과 같은, 트랜지션 검출을 돕는 다른 기능을 수행할 수 있다. 처리된 신호는 트랜지션 검출 회로(32)와 전파 정류기(28)에 제공된다.
전파 정류기(28) 및 피크 측정 회로(30)는 가변 이득 증폭기(24)에 의해서 사용되는 이득 피드백 신호를 발생하는데 사용된다. 전파 정류기(28)는 이퀄라이저(26)로부터 이퀄라이즈된 판독 신호를 수신하며 전파(full wave)는 단일 극성의 펄스를 갖는 신호를 발생하기 위해서 상기 신호를 정류한다. 피크 측정 회로(30)는 이러한 단일 극성 신호의 피크 진폭을 측정하고 가변 이득 증폭기(24)의 입력에 전달되는 이득 피드백 신호를 발생하기 위해서 그러한 측정을 이용한다. 가변 이득 증폭기(24)는 트랜지션 검출 회로(32)에 의해서 요구된 특정 레벨로 출력 신호를 발행하기 위해서 그 이득을 조절하는데 이득 피드백 신호를 이용한다.
전술된 바와같이, 트랜지션 검출 회로(32)는 이퀄라이즈된 판독 신호를 자기 매체(16)상의 자기 트랜지션을 표시하는 디지털 데이터 신호로 변환한다. 피크 검출 및 부분 응답/최대 가능성(PRML) 검출과 같은, 트랜지션 검출을 수행하는 여러 가지 다양한 방법이 있다. 도3에서, 트랜지션 검출 회로(32)는 피크 검출을 수행하도록 구성된다. 본 발명은 어떤 트랜지션 검출 방법을 이용하여 자기 기록 시스템에서 사용될 수 있음을 알 수 있다.
도3을 참조하여, 트랜지션 검출 회로(32)는 미분기(34), 제로 크로스 검출기(36), 임계치 퀄리파이어(38), 및 랫치(40)를 포함할 수 있다. 상기 미분기(34)는 이퀄라이저(26)로부터 이퀄라이즈된 판독 신호를 수신하여 이러한 신호의 경사를 표시하는 출력 신호를 발생한다. 미분기(34)의 출력 신호는, 미분기의 출력 신호가 제로 전압 레벨을 넘을 때를 나타내는 출력 신호를 발생하는 제로 크로스 검출기(36)에 전달된다. 또한 임계 퀄리파이어(38)는 이퀄라이저로부터 이퀄라이즈된 판독 신호를 수신한다. 임계 퀄리파이어(38)는, 이퀄라이즈된 판독 신호의 절대값이 선정된 임계 레벨을 초과할때를 나타내는 출력 신호를 발생한다. 랫치(40)는 제로 크로스 검출기(36) 및 임계 퀄리파이어(38)의 출력 신호를 수신한다. 제로 크로스 검출기의 출력은 랫치의 클록 입력에 인가되며 한편 임계 퀄리파이어의 출력은 데이터 입력에 인가된다. 그러므로, 랫치는 제로 크로스 검출기가 미분된 판독 신호의 제로 크로싱을 검출하였을 때마다, 즉, 이퀄라이즈된 판독 신호에 피크가 발생할 때 마다, 임계 퀄리파이어 출력 신호의 레벨을 랫치한다. 랫치(40)의 출력은, 랫치(40)를 리셋하여 펄스 출력을 발생하는, 검출 윈도우의 대강 반의 길이를 갖는 지연 블록(41)을 통해서 랫치(40)의 리셋 출력 단자에 피드백된다. 여기서, 제로 크로싱이 발생될 때마다, 랫치는, 판독 신호의 절대 피크 값이 선정된 임계 레벨보다 클 때 펄스를 출력하며, 판독 신호의 절대 피크 값이 선정된 임계 레벨이하일 때 논리 로우를 출력한다. 그러므로 랫치(40)의 디지털 출력 신호는 자기 매체(16)상에 저장된 자기 트랜지션을 표시한다.
본 발명의 일 실시예에서, 도4에 도시된 바와같이, 도3의 자기 데이터 저장 시스템(13)은 베이스라인 시프트 감소 회로(42) 및 펄스 비대칭 감소 회로(44)를 포함하도록 수정된다. 이러한 부가적인 회로는 검출 처리의 신뢰성을 개선시키기 위해서 판독 신호가 트랜지션 검출 회로(32)에 도달하기 전에 그 신호를 처리한다.
도5a는 도4의 베이스라인 시프트 감소 회로(42)의 일 실시예를 도시한다. 회로(42)는 차동 증폭기(48)의 입력에 결합된 RC 회로(46)를 포함한다. 차동 증폭기(48)의 입력 저항 Ri와 결합될 때, RC 회로망(46)은 선정된 주파수 응답을 갖는 반응성 여파 회로를 포함한다. 차동 증폭기(48)는 여파된 판독 신호를 증폭시키기 위해서 동작한다. 전치증폭기(22)로부터 수신된 판독 신호의 베이스라인 시프트를 감소시키기위해서, 베이스라인 시프트 감소 회로(42)는 신호에 저주파 부스트 및 위상 시프트를 제공한다.
베이스라인 시프트 감소 회로가 베이스라인 시프트를 감소시키는 방법을 더 잘 이해하기 위해서, 작은 기수 함수 성분을 갖는 우수 함수로서, 비우수 프리 및 포스트 베이스라인을 갖는 도2의 펄스와 같은, 판독 신호 펄스를 모델화하는데 도움이 된다. 펄스는 수정될 수 있다. 즉, 주파수에 대해서 비선형인 위상 시프트(지연을 변동함)를 판독 신호에 적용하므로서 기수 함수 성분이 감소될 수 있다. 베이스라인 시프트 감소 회로는 이러한 비선형 위상 시프트를 판독 신호에 공급하도록 동작한다. 포스트 펄스 베이스라인은 더 적은 지연을 더 낮은 주파수에 부가하므로서 더 낮아지며, 포스트 펄스 베이스라인은 더 많은 지연을 더 낮은 주파수로 부가하므로서 더 상승된다. 도5B는 도5A의 베이스라인 시프트 감소 회로(42)의 진폭 대 주파수 응답을 도시한다. 도면에 도시되었듯이, 주파수 응답은 주파수 ω1 및 ω2에서 폴을 갖으며 주파수 ω3에서 제로를 갖는다. 도5의 회로 소자 R1, R2, C1 및 C2의 값은 판독 신호에 적당한 폴 및 제로와 적당한 위상 시프트를 제공하기 위해서 선택된다.
본 발명의 베이스 시프트 감소 회로(42)는 헤드에 의해서 발생된 판독 신호에 적당한 저주파 부스트 및/또는 위상 시프트를 제공하기 위한 어떤 회로를 포함할 수 있으며 도5a에 도시된 특정 회로에 제한되지는 않음을 알 수 있다. 또한 본 발명의 베이스라인 시프트 감소 회로는 박막 헤드를 사용하는 시스템과 같은, 자기저항 헤드를 이용하지 않는 자기 데이터 저장 시스템에서 유용하게 사용될 수 있다.
도4에 도시된 바와같이, 펄스 비대칭 감소 회로(44)의 일 실시예는. 트랜스컨덕턴스 증배기(50), 피크 팔로우어(52), 아날로그 투 디지털 (A/D) 변환기(54), 제어 장치(56), 디지털 투 아날로그(D/A), 및 차동 증폭기(60)를 포함한다. 트랜스컨덕턴스 증배기(50)는 VGA(24)로부터 증폭된 판독 신호를 수신하며, 네가티브 피크로부터 판독 신호의 포지티브 피크를 분리하며 그 진폭을 이퀄라이즈하기 위해서 대칭 피드백 신호에 응답하여 포지티브 및 네가티브 피크를 분리하여 증폭한다. 트랜스컨덕턴스 증배기(50)는 판독 신호의 포지티브 및 네가티브 피크를 분리하여 조절하는 것이 가능한 어떤 회로에 의해서 교체될 수 있음을 알 수 있다. 이에 더해서, 본 발명의 이러한 실시예에서 사용된 트랜스컨덕턴스 증배기(50)가 입력 신호의 증배를 수행하지 않지만 그 대신에 그 회로의 균형잡힌 특성을 위해서 이용되고 있음을 알 수 있다.
피크 팔로우어(53), A/D 변환기(54), 제어 장치(56), 및 D/A 변환기(58)의 조합은, 트랜스컨덕턴스 증배기(50)로부터 출력 신호를 수신하며, 증배기(50)에 의해서 사용되는 대칭 피드백 신호를 발생하기 위해서 이러한 신호를 사용하도록 동작한다. 본 발명의 목적을 위해서, 대칭 피드백 신호를 발생하기위한 전술된 조합은, 트랜스듀서 증배기(50)의 출력 신호의 포지티브 진폭과 네가티브 피크 사이에 존재하는 비대칭 레벨을 표시하는 신호를 발생하는 것이 가능한 어떤 회로에 의해서 대치될 수 있다는 것을 알 수 있다.
차동 증폭기(60)는, 트랜스컨덕턴스 증배기(50)로부터 출력 신호를 수신하며 대체로 동일한 진폭과 감소된 베이스라인 시프트의 포지티브 및 네가티브 피크를 갖는 단일의 균형잡힌 출력 신호를 발생하기 위해서 이러한 신호들 사이의 차를 증폭하도록 동작한다. 이러한 출력 신호는 트랜지션 검출이 수행되기 전에 부가적인 처리를 위해 이퀄라이저(26)로 제공된다.
도4의 트랜스컨덕턴스 증배기(50)는 도6을 참조하여 더 상세히 논의된다. 예시된 실시예는 길버트 셀로 더 잘 알려진, 네개의-쿼드런트 트랜스컨덕턴스 증배기이다. 두 개의-쿼드런트 트랜스컨덕턴스 증배기와 같은, 다른 증배기 구성이 예시된 실시예의 자리에서 사용될 수 있음을 알 수 있다. 도면에서 볼 수 있드시, 트랜스컨덕턴스 증배기(50)는, 한쌍의 균형잡힌 트랜지스터 차동 증폭기(62,64)와 균형잡힌 트랜지스터 쌍(T4/T5, 및 T6/T7)을 포함한다. 입력 트랜지스터(T1,T2)는, 베이스 단자에서 가변 이득 증폭기(24)로 부터 증폭된 판독 신호를 옮기는 균형잡힌 입력 라인(72)의 대응하는 레그(68,70)에 각각 결합된다. 입력 트랜지스터(T1,T2)의 에미터 단자는 대응하는 에미터 저항(R3,R4)을 통해 일정한 전압 소스(66)에 의해서 발생된 일정한 전압 노드(65)에 각각 접속된다.
차동 증폭기(62)의 트랜지스터(T4)의 베이스 단자는 차동 증폭기(64)의 트랜지스터(T6)의 베이스 단자에 접속된다. 이와 유사하게, 차동 증폭기(64)의 트랜지스터(T5)의 베이스 단자는 차동 증폭기(64)의 트랜지스터(T7)의 베이스 단자에 접속된다. 트랜지스터(T4) 및 차동 증폭기(62)의 에미터 단자들은 차동 증폭기(64)의 트랜지스터(T6,T7)의 에미터에서와 같이, 서로 전기적으로 결합된다. 차동 증폭기(62,64)의 결합된 에미터 단자들은 이어서 대응하는 입력 트랜지스터(T1,T2)의 콜렉터 단자에 접속된다. 트랜지스터(T4,T7)의 콜렉터는 각각 일정한 DC 전압 소스(80)에 접속된다. 트랜지스터(T5,T6)의 콜렉터는 각각 대응하는 콜렉터 저항(R1,R2)을 통해서 일정한 DC 전압 소스(80)에 접속된다. 트랜스컨덕턴스 증배기(50)는 두 개의 입력 신호를 발생하는데, 하나는 트랜지스터(T5)의 콜렉터 전압을 포함하며 다른 하나는 트랜지스터(T6)의 콜렉터 전압을 포함한다.
입력 트랜지스터(T1,T2)는 가변 이득 증폭기(24)로부터 증폭된 판독 신호를 수신하며 판독 신호의 네가티브 피크로부터 판독 신호의 포지티브 피크를 분리하기 위해서 동작한다. 트랜지스터(T1,T2)는 균형잡힌 입력 라인(72)의 각각의 대응하는 레그(68,70)상의 신호의 정류를 통해서 이러한 분리를 수행한다. 다시말하면, 각각의 입력 트랜지스터(T1,T2)는, 균형잡힌 입력 라인(72)의 각각의 레그(68,70)상의 신호가 특정의 포지티브 전압을 초과할 때에만 그 각각의 차동 증폭기(62,64)로부터 전류를 끌어들이고자 한다. 그러므로, 각각의 균형잡힌 트랜지스터 차동 증폭기(62,64)는 단일 극성의 판독 신호 피크만을 처리하는데, 즉, 차동 증폭기(62)는 포지티브 판독 신호 피크만을 처리하며 차동 증폭기(64)는 네가티브 판독 신호 피크만을 처리한다.
트랜스컨덕턴스 증배기(50)의 균형잡힌 트랜지스터 차동 증폭기(62,64) 각각은 그 각각의 입력 트랜지스터(T1,T2)로부터 정류된 신호를 수신하며 판독 신호의 네가티브 피크 또는 포지티브 피크에 대응하는 단일 출력 신호를 발생하기 위해서 정류된 신호를 사용한다. 예를들어, 도5의 실시예에서, 균형잡힌 트랜지스터 차동 증폭기(62)는, 일정한 DC 전압 소스(80)의 전압과 트랜지스터(T5)의 콜렉터 저항(R1)상의 전압 강하 사이의 차에 기초한 판독 신호의 포지티브 피크에 대응하는 출력 신호를 발생한다. 이와 유사하게, 균형잡힌 트랜지스터 차동 증폭기(64)는 일정한 DC 전압 소스(80)의 전압과 트랜지스터(T6)의 콜렉터 저항(R2)상의 전압 강하 사이의 차에 기초한 판독 신호의 네가티브 피크에 대응하는 출력 신호를 발생한다. 간단히 논의되듯이, 트랜스컨덕턴스 증배기(50)는 균형잡힌 트랜지스터 차동 증폭기(62,64)에 의해서 발생된 출력 신호의 진폭을 조절하기 위해서 대칭 피드백 신호를 이용한다.
트랜지스터(T4,T6)의 결합된 베이스 단자는 접합 다이오드(D2) 및 제너 다이오드(D4)를 통해서 일정한 DC 전압 소스(80)에 결합된다. 또한 이러한 결합된 단자는 저항(R9)을 통해서 접지된다. 이러한 장치는 트랜지스터(T4,T6)의 결합된 베이스 단자상에 대체로 일정한 DC 전압을 발생한다. 트랜지스터(T5,T7)의 결합된 베이스 단자는 접합 다이오드(D1) 및 동일한 제너 다이오드(D4)를 통해서 일정한 DC 전압 소스(80)로 접속된다. 그러나, 이러한 단자는 저항을 통해서 접지되지 않지만 대신에 피드백 신호 입력 포트(82)에 접속된다. 피드백 신호 입력 포트(82)는 이어서 가변 전류의 형태로 대칭 피드백 신호를 수신하기 위해서 도4의 D/A 변환기(58)로 접속된다. 이러한 피드백 전류를 변화시키므로서, 균형잡힌 트랜지스터 차동 증폭기(62,64) 각각의 각 사이드를 통해서 흐르는 콜렉터 전류의 균형을 조절하는 것이 가능하다. 각각의 차동 층폭기(62,64)의 각 사이드를 통해서 흐르는 콜렉터 전류의 균형을 변화시키므로서, 각각의 차동 증폭기(62,64)에 의해서 발생되는 출력 신호의 진폭을 효율적으로 조절하게 된다. 접합 다이오드(D1,D2)는 증배기(50)의 동작을 선형화시키는데 사용된다.
도4를 참조하면, 대칭 피드백 신호를 발생하기 위해서, 피크 팔로우어(52)는 트랜스컨덕턴스 증배기(50)로부터 포지티브 및 네가티브 피크 출력 신호를 수신하며 피크 신호중 어느 것이 더 큰 진폭을 갖는지 측정한다. 피크 팔로우어는 더 큰 진폭을 나타내는 신호를 A/D 변환기(54)에 출력한다. A/D 변환기(54)는 피크 팔로우어(52)로부터 진폭 값을 계수화하며 디지털 값을 제어 장치(56)에 전달한다. 제어 장치(56)는 출력에서 증배기(50)에 전달된 피드백 전류의 레벨을 제어하기 위해서 D/A 변환기(58)로 결합된다. 이러한 기능을 이용하여, 제어 장치(56)는 A/D 변환기(54)가 최소화될 때 까지 증배기로 전달되는 피드백 전류의 량을 변동시킨다. 이러한 최소화 과정은, 트랜스컨덕턴스 증배기(50)에 의해서 출력되는 포지티브 및 네가티브 피크의 진폭이 대체로 같도록 한다. 도6에 도시된 본 발명의 실시예에서, 피드백 전류는 항상 트랜지스터(T5,T7)의 결합된 베이스 단자로부터 멀어지는 방향인데, 즉, 피드백 전류는 트랜지스터(T5,T7)에 공급되는 베이스 전류를 감소시키게 된다. 그러나, 도6의 회로에 약간의 변형은 양방향 피드백 전류가 더 큰 조정 가능성을 위해 사용되게 한다.
차동 증폭기(60)는, 증배기(50)의 포지티브 및 네가티브 피크 출력 신호를 수신하며 그것을 단일의 균형잡힌 신호로 재결합시키기 위해서 증배기의 출력에 AC 결합된다. 또한 차동 증폭기(60)는 이러한 포지티브 및 네가티브 피크 출력 신호를 선형으로 증폭한다. 그러므로 차동 증폭기(60)의 출력은 대체로 같은 진폭의 포지티브 및 네가티브 피크를 갖는 균형잡힌 판독 신호이다.
도7a,7b,7c 및 7d는 도4의 회로의 여러 가지 점에서 전형적인 파형을 도시한다. 이러한 파형은 로우(raw) 판독 신호가 본 발명의 회로를 이용하여 조절되는 방법을 도시한다. 도7a는 전치증폭기(22)의 출력에서 전형적인 판독 신호 파형을 도시한다. 도면에 도시된 바와같이, 판독 신호 파형의 포지티브 피크(74)의 진폭은 파형의 네가티브 피크(76)의 진폭보다 더 크며 그 파형은 바람직하지 않은 베이스라인 시프트(78)를 포함한다. 도7b는 베이스라인 시프트 감소 회로(42)의 출력의 판독 신호 파형을 도시한다. 이러한 파형은 대체로 감소된 베이스 시프트를 갖지만, 피크 비대칭은 아직도 존재한다. 가변 이득 증폭기(24)가 선형 장치이므로, 도7b의 파형과 유사한 파형이 트랜스컨덕턴스 증배기(50)의 입력에 인가될 수 있다. 도7c는 트랜스컨덕턴스 증배기(50)의 출력 신호 파형을 도시한다. 도면에 도시된 바와같이, 포지티브 및 네가티브 피크의 진폭은 같지만 그것들은 동일한 극성이며 그러므로 두 개의 분리된 신호를 포함한다. 이러한 신호는 단일의 균형잡힌 출력 신호를 발생하기위해 두 개의 신호 사이의 차를 증폭하는 차동 증폭기(60)의 입력 단자에 인가된다. 도7d는 차동 증폭기(60)의 출력 신호를 도시한다. 도면에서 볼 수 있드시, 포지티브 및 네가티브 피크는 같은 진폭이며 두 개의 예시된 파형은 단일의 균형잡힌 신호를 포함한다.
본 발명의 다른 실시예가 존재할수 있으며 본 명세서에 개시된 특정한 회로 구성은 제한을 위한 것이 아님을 알 수 있다. 예를들면, 도4에 도시된 베이스라인 시프트 감소 회로(42) 및 펄스 비대칭 감소 회로(44)는 자기저항 헤드(18) 및 트랜지션 검출 회로(32) 사이의 어딘가에 배치되어야 하지만, 그것들은 도4에 도시된 특정한 위치에 제한되는 것은 아니다. 이에 더해서, 본 발명은 베이스라인 시프트 감소 회로(42) 및 펄스 비대칭 감소 회로(44)를 갖는 것에 제한되지 않으며 이러한 부품중 하나만을 갖을 수도 있다.
본 발명이 그 바람직한 실시예에 따라서 설명되었지만, 본 기술 분야에 숙련된 사람이라면 발명의 사상 및 그 범위에서 벗어나지 않은한 수정 및 변형이 가느함을 알 수 있다. 그러한 수정 및 변형은 발명의 권한 및 범위내에 그리고 첨부된 청구범위내에 있는 것으로 고려된다.

Claims (37)

  1. 자기 데이터 저장 시스템에 있어서,
    자기 극성 트랜지션의 형태로 데이터를 저장하기 위한 자기 매체;
    상기 자기 극성 트랜지션에 의해서 발생된 자기장을 감지하고, 상기 자기장을 아날로그 판독 신호 - 여기서, 상기 아날로그 판독 신호는, 다음의 신호 왜곡, 즉, 베이스라인 시프트와 포지티브 및 네가티브 펄스 진폭 비대칭중 적어도 하나를 포함함 - 로 변환하기 위한 자기 헤드;
    상기 아날로그 판독 신호를 상기 자기 매체상에 원래 저장된 데이터를 나타내는 디지털 데이터 신호로 변환하기 위한 검출 수단; 및
    상기 헤드와 상기 검출 수단 사이에 배치되어, 상기 아날로그 판독 신호가 상기 검출 수단에 이르기 전에 상기 아날로그 판독 신호의 상기 신호 왜곡을 감소시키기 위한 판독 신호 프리컨디셔닝 수단을 포함하는
    자기 데이터 저장 시스템.
  2. 제1항에 있어서,
    상기 자기 매체는, 자기 테이프, 플로피 디스크, 및 하드 디스크중 하나를 포함하는
    자기 데이터 저장 시스템.
  3. 제1항에 있어서,
    상기 자기 헤드는, 자기저항 헤드, 박막 헤드, 및 페라이트 헤드중 하나를 포함하는
    자기 데이터 저장 시스템.
  4. 제1항에 있어서,
    상기 자기 헤드는 자기저항 헤드를 포함하고;
    상기 시스템은 상기 아날로그 판독 신호의 신호 대 잡음비를 개선하기 위해 비선형 저항 특성 영역에서 상기 자기저항 헤드를 바이어싱하기 위한 바이어싱 수단을 더 포함하는
    자기 데이터 저장 시스템.
  5. 제1항에 있어서,
    상기 검출 수단은, 피크 검출기, PRML 채널, 및 결정 피드백 채널 중 하나를 포함하는
    자기 데이터 저장 시스템.
  6. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은, 상기 자기장을 상기 아날로그 판독 신호로 변환하는 동안에 상기 헤드에 의해서 발생된 베이스라인 시프트를 감소시키기 위해 상기 판독 신호에 저주파 부스트를 제공하기 위한 베이스라인 시프트 감소 수단을 포함하는
    자기 데이터 저장 시스템.
  7. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은, 상기 자기장을 상기 아날로그 판독 신호로 상기 변환하는 동안에 상기 헤드에 의해서 발생된 베이스라인 시프트를 감소시키기 위해 상기 아날로그 판독 신호에 주파수에 대해서 비선형인 위상 시프트를 제공하기 위한 베이스라인 시프트 감소 수단을 포함하는
    자기 데이터 저장 시스템.
  8. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은 상기 아날로그 판독 신호를 여파하기 위한 반응성 주파수 판별 회로를 구비한 베이스라인 시프트 감소 수단을 포함하고, 상기 반응성 주파수 판별 회로는 상기 아날로그 판독 신호의 제1 저주파 영역에 제공된 신호 감쇄의 제1 저레벨과 상기 아날로그 판독 신호의 제2 고주파 영역에 제공되는 신호 감쇄의 제2 고레벨에 의해 특징지워 지는 소정의 주파수 응답을 갖는
    자기 데이터 저장 시스템.
  9. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은 상기 아날로그 판독 신호를 여파하기 위한 반응성 주파수 판별 회로를 구비한 베이스라인 시프트 감소 수단을 포함하고, 상기 반응성 주파수 판별 회로는 상기 아날로그 판독 신호에 주파수에 대해서 비선형인 위상 시프트를 제공하기 위한 소정의 위상 응답을 갖는
    자기 데이터 저장 시스템.
  10. 제8항에 있어서,
    상기 반응성 주파수 판별 회로는 RC 회로망을 포함하는
    자기 데이터 저장 시스템.
  11. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은 상기 아날로그 판독 신호의 포지티브 펄스와 네가티브 펄스 사이의 진폭 비대칭을 감소시키기 위한 펄스 비대칭 감소 수단을 포함하는
    자기 데이터 저장 시스템.
  12. 제1항에 있어서,
    상기 펄스 비대칭 감소 수단은 트랜스컨덕턴스 증배기를 포함하는
    자기 데이터 저장 시스템.
  13. 제11항에 있어서,
    상기 펄스 비대칭 감소 수단은 상기 아날로그 판독 신호의 상기 네가티브 펄스로부터 상기 아날로그 판독 신호의 상기 포지티브 펄스를 분리하기 위한 분리 수단을 포함하는
    자기 데이터 저장 시스템.
  14. 제13항에 있어서,
    상기 펄스 비대칭 감소 수단은 비대칭을 감소시키기 위해서 상기 포지티브 및 네가티브 펄스의 진폭을 분리하여 조절하기 위한 진폭 조절 수단을 더 포함하는
    자기 데이터 저장 시스템.
  15. 제14항에 있어서,
    상기 위상 비대칭 감소 수단은 그 진폭이 상기 진폭 조절 수단에 의해서 조절된 후에 상기 포지티브 펄스와 네가티브 펄스를 단일 신호로 재결합시키기위한 재결합 수단을 더 포함하는
    자기 데이터 저장 시스템.
  16. 제13항에 있어서,
    상기 분리 수단은 상기 아날로그 판독 신호를 정류시키기 위한 수단을 포함하는
    자기 데이터 저장 시스템.
  17. 제14항에 있어서,
    상기 진폭 조절 수단은 상기 진폭 조절 수단의 출력 신호의 대칭에 기초하여 피드백 신호를 발생하기 위한 피드백 수단을 포함하고, 상기 피드백 신호는 상기 판독 신호의 상기 포지티브 및 네가티브 펄스의 레벨을 조절하기 위해 상기 조절 수단에 의해서 사용되는
    자기 데이터 저장 시스템.
  18. 제17항에 있어서,
    상기 피드백 수단은 상기 진폭 조절 수단의 상기 출력 신호의 상기 포지티브 및 네가티브 펄스의 최대 피크 값을 측정하기 위한 피크 측정 수단을 포함하는
    자기 데이터 저장 시스템.
  19. 제18항에 있어서,
    상기 피드백 수단은 상기 피크 측정 수단으로부터 상기 최대 피크값을 연속해서 수신하고 상기 최대 피크값이 실질적으로 최소화될 때 까지 상기 조절 수단에 의해서 사용되는 상기 피드백 신호를 변화시키기 위한 제어 수단을 더 포함하는
    자기 데이터 저장 시스템.
  20. 제18항에 있어서,
    상기 피크 측정 수단은 피크 팔로우어 회로를 포함하는
    자기 데이터 저장 시스템.
  21. 제1항에 있어서,
    상기 판독 신호 프리컨디셔닝 수단은 판독 신호의 베이스라인 시프트를 감소시키기 위한 베이스라인 시프트 감소 수단과 상기 아날로그 판독 신호의 진폭 비대칭을 감소시키기 위한 펄스 비대칭 감소 수단을 모두 포함하는
    자기 데이터 저장 시스템.
  22. 디스크 드라이브에 있어서,
    자기 극성 트랜지션의 형태로 데이터를 저장하기 위한 자기 매체;
    상기 자기 매체의 자기 극성 트랜지션을 감지하고 상기 트랜지션을 나타내는 아날로그 판독 신호를 발생하기 위한 자기저항(MR) 헤드 - 상기 자기저항(MR) 헤드는 상기 아날로그 판독 신호의 신호대 잡음비를 개선시키기 위한 저항 특성의 비선형 영역에서 바이어스되며, 상기 아날로그 판독 신호의, 제로 전압 베이스라인에 대한, 포지티브 및 네가티브 펄스의 진폭은 동일하지 않음 - ; 및
    상기 포지티브 및 네가티브 펄스의 진폭을 이퀄라이징하기 위한 수단을 포함하는
    디스크 드라이브.
  23. 제22항에 있어서,
    상기 MR 헤드에 의해서 발생된 상기 아날로그 판독 신호는 원하지 않은 시프트된 베이스라인을 포함하고;
    상기 디스크 드라이브는 상기 아날로그 판독 신호의 상기 시프트된 베이스라인을 감소시키기 위한 수단을 더 포함하는
    디스크 드라이브.
  24. 제22항에 있어서,
    상기 이퀄라이징 수단은 트랜스컨덕턴스 증배기를 포함하는
    디스크 드라이브.
  25. 제22항에 있어서,
    상기 이퀄라이징 수단은 상기 아날로그 판독 신호의 상기 네가티브 펄스로부터 상기 아날로그 판독 신호의 상기 포지티브 펄스를 분리시키기 위한 수단을 포함하는
    디스크 드라이브.
  26. 제25항에 있어서,
    상기 이퀄라이징 수단은 상기 아날로그 판독 신호의 상기 포지티브 및 네가티브 펄스의 진폭을 분리하여 조절하기 위한 수단을 더 포함하는
    디스크 드라이브.
  27. 제26항에 있어서,
    상기 이퀄라이징 수단은 상기 진폭이 조절된 후에 상기 포지티브 및 네가티브 펄스를 단일 아날로그 신호로 재결합시키기 위한 수단을 더 포함하는
    디스크 드라이브.
  28. 제25항에 있어서,
    상기 이퀄라이징 수단은 상기 아날로그 판독 신호를 정류시키기 위한 정류 수단을 포함하는
    디스크 드라이브.
  29. 디스크 드라이브에 있어서,
    자기 극성 트랜지션의 형태로 데이터를 저장하기 위한 자기 매체;
    상기 자기 매체의 상기 자기 극성 트랜지션을 감지하고 상기 트랜지션을 나타내는 아날로그 판독 신호 - 상기 아날로그 판독 신호는 원하지 않은 베이스라인 시프트를 포함함 - 를 발생하기 위한 자기 헤드; 및
    상기 아날로그 판독 신호의 상기 베이스라인 시프트를 감소시키기 위한 수단을 포함하는
    디스크 드라이브.
  30. 제29항에 있어서,
    상기 자기 헤드는, 자기저항(MR) 헤드, 박막 헤드, 및 페라이트 헤드 중 하나를 포함하는
    디스크 드라이브.
  31. 제29항에 있어서,
    상기 자기 헤드는 자기저항 헤드를 포함하고;
    상기 디스크 드라이브는,
    상기 아날로그 판독 신호 - 여기서, 상기 아날로그 판독 신호의, 제로 전압 베이스라인에 대한, 포지티브 및 네가티브 펄스의 진폭은 동일하지 않음 - 의 신호대 잡음비를 개선하기 위한 저항 특성의 비선형 영역에서 상기 헤드를 바이어싱하기 위한 수단; 및
    상기 포지티브 및 네가티브 펄스의 진폭을 이퀄라이징하기 위한 수단을 더 포함하는
    디스크 드라이브.
  32. 제29항에 있어서,
    상기 베이스라인 시프트 감소 수단은 상기 아날로그 판독 신호에 저주파 부스트를 제공하기 위한 수단을 포함하는
    디스크 드라이브.
  33. 제29항에 있어서,
    상기 베이스라인 시프트 감소 수단은 상기 아날로그 판독 신호에 저주파 위상 시프트를 제공하기 위한 수단을 포함하는
    디스크 드라이브.
  34. 제29항에 있어서,
    상기 베이스라인 시프트 감소 수단은 상기 아날로그 판독 신호를 여파하기 위한 반응성 주파수 판별 수단을 포함하고, 상기 반응성 주파수 판별 수단은, 상기 아날로그 판독 신호의 제1 저주파 영역에 제공되는 신호 감쇄의 제1 저레벨과 상기 아날로그 판독 신호의 제2 고주파 영역에 제공되는 신호 감쇄의 제2 고레벨에 의해 특징지워 지는 소정의 주파수 응답을 갖는
    디스크 드라이브.
  35. 제29항에 있어서,
    상기 베이스라인 시프트 감소 수단은, 상기 아날로그 판독 신호를 여파하기 위한 반응성 주파수 판별 수단을 포함하고, 상기 반응성 주파수 판별 수단은 상기 아날로그 판독 신호에 주파수에 대해서 비선형인 위상 시프트를 제공하기 위한 소정의 위상 응답을 갖는
    디스크 드라이브.
  36. 제34항에 있어서,
    상기 반응성 주파수 판별 수단은 RC 회로망을 포함하는
    디스크 드라이브.
  37. 제34항에 있어서,
    상기 베이스라인 시프트 감소 수단은, 상기 반응성 주파수 판별 수단의 출력에 결합되어, 상기 여파된 아날로그 판독 신호를 증폭하기 위한 증폭기 수단을 더 포함하는
    디스크 드라이브.
KR1019970708345A 1995-05-26 1996-05-23 자기데이터저장시스템및디스크드라이브 KR100297933B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/451,489 1995-05-26
US08/451,489 US5943177A (en) 1995-05-26 1995-05-26 MR head read signal preconditioning circuitry for reducing pulse -to-pulse baseline distortion
US8/451,489 1995-05-26
PCT/US1996/007710 WO1996037882A1 (en) 1995-05-26 1996-05-23 Mr head read signal preconditioning circuitry

Publications (2)

Publication Number Publication Date
KR19990021871A true KR19990021871A (ko) 1999-03-25
KR100297933B1 KR100297933B1 (ko) 2001-08-07

Family

ID=23792429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708345A KR100297933B1 (ko) 1995-05-26 1996-05-23 자기데이터저장시스템및디스크드라이브

Country Status (9)

Country Link
US (2) US5943177A (ko)
EP (2) EP1429330A3 (ko)
JP (2) JP3467041B2 (ko)
KR (1) KR100297933B1 (ko)
AU (1) AU722313B2 (ko)
BR (1) BR9609290A (ko)
CA (1) CA2222178A1 (ko)
DE (1) DE69631959T2 (ko)
WO (1) WO1996037882A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626182B1 (ko) * 1999-08-06 2006-09-20 후지쯔 가부시끼가이샤 판정 귀환형 등화기를 구비한 반도체 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038090A (en) * 1996-04-03 2000-03-14 International Business Machines Corporation Method and apparatus for improving baseline recovery of an MR head using a programmable recovery time constant
US6421393B1 (en) * 1997-10-16 2002-07-16 Clearcube Technology, Inc. Technique to transfer multiple data streams over a wire or wireless medium
EP0981817A2 (en) * 1998-02-05 2000-03-01 Koninklijke Philips Electronics N.V. Arrangement for reading information from a magnetic record carrier
US6147828A (en) * 1998-03-04 2000-11-14 Texas Instruments Incorporated Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head
DE19916635C1 (de) * 1999-04-13 2001-01-25 Siemens Ag Verfahren und Vorrichtung zum Übertragen eines Sendesignals über eine zweiadrige Leitung
US6587292B1 (en) 1999-04-16 2003-07-01 Infineon Technologies North America Corp. Magneto-resistive asymmetry compensation loop
JP2003517695A (ja) * 1999-04-21 2003-05-27 シーゲイト テクノロジー エルエルシー デジタル非対称読取り信号を修正する方法及び装置
US6445519B1 (en) 1999-04-21 2002-09-03 Seagate Technology Llc Basline instability detector
US6396651B1 (en) * 1999-07-12 2002-05-28 Deanne S. Grover Gear-shifting compensation system and method for nonlinear input elements
US6643324B1 (en) * 2000-05-08 2003-11-04 Lsi Logic Corporation Pad cell circuit-integrated, differential-signal equalization receiver for integrated circuit and method of boosting and equalizing high frequency differential signals
JP2001351329A (ja) 2000-06-08 2001-12-21 Sony Corp 非線型補償回路および非線型補償方法、非線型補償回路の制御回路およびその制御方法、ならびにこれらを用いた記録再生装置
US6510012B1 (en) * 2000-07-28 2003-01-21 Texas Instruments Incorporated High-speed CMOS buffer circuit with programmable quadratic transfer function
US6400518B1 (en) * 2000-11-01 2002-06-04 International Business Machines Corporation Magneto-resistive asymmetry correction circuit
US7139141B1 (en) 2003-05-12 2006-11-21 Storage Technology Corporation System and method for read/write optimization
US7161752B1 (en) * 2003-11-05 2007-01-09 Marvell International Ltd. Asymmetric compensation circuit
US7369342B2 (en) * 2005-11-22 2008-05-06 International Business Machines Corporation Peak detection for magnetic tape timing based servo
US8074126B1 (en) 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
US7800854B1 (en) * 2006-09-05 2010-09-21 Marvell International Ltd. Calibration circuit for voltage mode biasing of magnetoresistive heads
US8908306B1 (en) 2013-03-15 2014-12-09 Western Digital Technologies, Inc. Disk drive measuring channel transition response by averaging isolated transitions in a read signal
US9099158B1 (en) 2013-10-08 2015-08-04 Seagate Technology Llc Multi-track signal dipulse extraction
US8947801B1 (en) 2013-10-08 2015-02-03 Seagate Technology Llc Multi-track asymmetric read-back signal correction
US9159358B1 (en) * 2014-07-14 2015-10-13 International Business Machines Corporation Asynchronous asymmetry compensation for data read from a storage medium
US11489501B2 (en) * 2019-10-18 2022-11-01 Skyworks Solutions, Inc. Amplifier distortion detection system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882540A (en) * 1974-06-17 1975-05-06 Ibm Readback circuits for digital signal recorders
US4017903A (en) * 1975-08-27 1977-04-12 Hewlett-Packard Company Pulse code modulation recording and/or reproducing system
US4202017A (en) * 1978-05-08 1980-05-06 Sperry Rand Corporation Magnetic recording signal equalization apparatus
US4346412A (en) * 1981-04-21 1982-08-24 Magnetic Peripherals, Inc. Read signal processing circuit
US4477849A (en) * 1982-04-12 1984-10-16 Pioneer Magnetics, Inc. Magnetic disc drive head alignment system
JPS618776A (ja) * 1984-06-21 1986-01-16 Mitsubishi Electric Corp 磁気再生装置
JPS61261917A (ja) * 1985-05-15 1986-11-20 Mitsubishi Electric Corp 直流再生回路
US4875112A (en) 1985-12-31 1989-10-17 International Business Machines Corporation Compound pulse dimming circuitry for conditioning readback signals
JPS6423613A (en) * 1987-07-17 1989-01-26 Sanyo Electric Co Dc restoration circuit
US4926144A (en) * 1988-09-29 1990-05-15 General Electric Company Multi-function modulation and center frequency control port for voltage controlled oscillator
US5099366A (en) 1989-08-25 1992-03-24 Ampex Corporation Low frequency restorer
GB2242326B (en) * 1990-03-22 1994-09-28 Silicon Systems Inc Bipolar tunable transconductance element
US5101395A (en) * 1990-06-11 1992-03-31 International Business Machines Corporation Data detection employing high-speed baseline tracking compensation
US5079514A (en) * 1990-10-01 1992-01-07 Motorola Inc. Compensation circuit and method for stabilizing an operational amplifier
JPH04153901A (ja) 1990-10-16 1992-05-27 Clarion Co Ltd 垂直磁気記録用波形等化回路
US5337198A (en) 1990-11-30 1994-08-09 Hitachi, Ltd. Digital magnetic writing and reading apparatus
JPH04344302A (ja) 1991-05-21 1992-11-30 Fujitsu Ltd 波形等化回路
US5367411A (en) * 1991-08-02 1994-11-22 Hitachi, Ltd. Magnetic recording and reproducing apparatus with reproducing head of magnetoresistive type having control of magnetic bias level
US5418660A (en) * 1991-12-09 1995-05-23 Hitachi, Ltd. Information processing apparatus for processing reproduction signal having nonlinear characteristics
US5309295A (en) * 1992-10-08 1994-05-03 International Business Machines Corporation Method and apparatus for biasing a magneto-resistive head
US5390054A (en) 1993-03-12 1995-02-14 Minnesota Mining And Manufacturing Company Method and system for minimizing the error rate of a digital recording system by predicting the optimal bias current
US5367409A (en) * 1993-04-29 1994-11-22 International Business Machines Corporation Even harmonic distortion compensation for digital data detection
JPH07210807A (ja) * 1994-01-25 1995-08-11 Fujitsu Ltd アナログ信号の波形整形回路
US6151177A (en) * 1994-12-09 2000-11-21 Seagate Technology, Inc. Apparatus for compensating for non-linear characteristics of magnetoresistive heads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626182B1 (ko) * 1999-08-06 2006-09-20 후지쯔 가부시끼가이샤 판정 귀환형 등화기를 구비한 반도체 장치

Also Published As

Publication number Publication date
US6366417B1 (en) 2002-04-02
EP0830669A1 (en) 1998-03-25
AU722313B2 (en) 2000-07-27
JP3825018B2 (ja) 2006-09-20
JPH11507157A (ja) 1999-06-22
DE69631959T2 (de) 2005-03-10
US5943177A (en) 1999-08-24
KR100297933B1 (ko) 2001-08-07
JP3467041B2 (ja) 2003-11-17
JP2004006011A (ja) 2004-01-08
DE69631959D1 (de) 2004-04-29
EP1429330A3 (en) 2004-06-23
BR9609290A (pt) 1999-05-11
EP0830669A4 (en) 1998-12-23
EP0830669B1 (en) 2004-03-24
CA2222178A1 (en) 1996-11-28
AU5877496A (en) 1996-12-11
WO1996037882A1 (en) 1996-11-28
EP1429330A2 (en) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100297933B1 (ko) 자기데이터저장시스템및디스크드라이브
US4081756A (en) Dual channel signal detector circuit
KR100241742B1 (ko) 열 에스페러티 및 기준선 시프트를 보상하기 위한 회로 및 방법
US5367411A (en) Magnetic recording and reproducing apparatus with reproducing head of magnetoresistive type having control of magnetic bias level
JPH06162680A (ja) クロック再生装置及びｒｌｌチャネルクロック再生方法
US20050180298A1 (en) Signal processing device and signal processing method
JPH0241801B2 (ko)
US7483227B1 (en) Detecting a thermal asperity condition of a disk drive head responsive to data value transitions
US6519106B1 (en) Method and apparatus for correcting digital asymmetric read signals
KR100566050B1 (ko) 자기 기록매체로부터 정보를 판독하는 장치 및 하드 디스크 드라이브
US6381082B1 (en) Arrangement for reading information form a record carrier
US6633444B2 (en) Narrow band partial response signal processing apparatus, signal processing method and information storage apparatus
Palmer et al. Media design considerations for a PRML channel
Liu et al. The effect of MR head nonlinearity on MDFE and PRML performance
JP4372856B2 (ja) 磁気ディスク装置
JP3294278B2 (ja) 磁気信号再生装置
JP3199953B2 (ja) データ記録再生装置と磁気ヘッドのバイアス調整方法
JP2675018B2 (ja) デジタル信号の磁気記録方法
JPH0719335B2 (ja) フロッピーディスク装置のデータ再生装置
JPH01165070A (ja) 波形等化回路
JP2000021096A (ja) 磁気ディスク装置及びそれに用いる半導体デバイス
JPS61165861A (ja) 波形等化回路
JP2507019B2 (ja) 記録再生装置
JPS60197908A (ja) デイジタル磁気再生装置
Sawaguchi et al. Performance evaluation for FDTS/DF on MR nonlinear channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee