JP2001351329A

JP2001351329A - 非線型補償回路および非線型補償方法、非線型補償回路の制御回路およびその制御方法、ならびにこれらを用いた記録再生装置

Info

Publication number: JP2001351329A
Application number: JP2000171699A
Authority: JP
Inventors: Masayuki Katakura; 雅幸片倉; Junkichi Sugita; 順吉杉田; Norio Shoji; 法男小路; Masato Sekine; 正人関根; Kimimasa Senba; 公正仙波; Yoshihisa Obi; 桂久大尾
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-06-08
Filing date: 2000-06-08
Publication date: 2001-12-21
Also published as: US20020053935A1; US6597650B2

Abstract

(57)【要約】【課題】非線型補償回路として折れ線近似を用いた場
合には残留歪が大きく、また二乗器を用いた場合には回
路が複雑であり、また３次歪が新たに発生し、その量が
大きい。【解決手段】入力信号ｉｎ＋，ｉｎ−に応じた差動電
流を逆双曲線関数に比例した差動電圧に変換する逆双曲
線関数発生回路２２と、この逆双曲線関数発生回路２２
で変換された差動電圧に対してコントロール電圧ｃ＋，
ｃ−に応じたオフセットを付与するオフセット付与回路
２３と、このオフセット付与回路２３によってオフセッ
トが付与された差動電圧を双曲線関数に比例した信号に
変換して出力信号ｏｕｔ＋，ｏｕｔ−とする双曲線関数
発生回路２５とを有する非線型補償回路により、記録媒
体からの読取信号に対して２次歪などの非線型の補償を
行うようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非線型補償回路お
よび非線型補償方法、非線型補償回路の制御回路および
その制御方法、ならびにこれらを用いた記録再生装置に
関し、特に記録媒体から読み取った読取信号に対して非
線型補償をなす非線型補償回路およびその補償方法、当
該非線型補償回路の補償量の制御をなす制御回路および
その制御方法、ならびにこれらを読取信号の信号処理系
に用いた記録再生装置に関する。

【０００２】

【従来の技術】近年、デジタル磁気記録再生装置やデジ
タル光ディスク装置などの記録再生装置では、ＰＲＭＬ
(Partial Response Maximum Likelihood)と呼ばれる信
号処理方式が注目を集めている。このＰＲＭＬ信号処理
方式は、既存の記録再生系を大幅に変更することなく、
信号処理によって記録密度を１．２〜１．５倍に高める
ことができる技術である。

【０００３】このＰＲＭＬ信号処理方式の記録再生系で
は、記録媒体からその記録情報を読み取る読取手段とし
て磁気ヘッドや光ピックアップなどが用いられる。また
最近では、磁気ヘッドとして、磁気抵抗(magneto resis
tive)効果を利用した磁気抵抗型ヘッド、即ちＭＲヘッ
ドやＧＭＲヘッドを用いることが多い。これは、磁気抵
抗型ヘッドが従来のインダクター型ヘッドに比べて、再
生感度が高く、高密度記録に適しているからである。

【０００４】しかしながら、磁気抵抗型ヘッドはその特
性上２次の歪みを発生する。したがって、再生波形に上
下非対称が生じ、そのために記録密度が制限されてしま
うことがあった。特に波形干渉を積極的に利用するＰＲ
ＭＬ信号処理方式では、等化がうまくいかず、その影響
をまともに受けることになる。このような問題点を解消
するために、従来、折れ線近似を利用して非線型補償を
なす回路（例えば、特表平１１−５０７１５７号公報参
照）や、二乗器を使用して非線型補償をなす回路（例え
ば、特開平９−１３４５０１号公報参照）などが提案さ
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、前者の
従来技術にあっては残留歪が大きく、また後者の従来技
術にあっては回路構成が複雑であるとともに、３次の歪
が新たに発生し、その歪量が大きいという課題がある。
また、非線型補償回路の制御回路については、何を基準
に制御するかが不明確であり、最適な制御がなされてい
るとは言い難く、しかもイコライザ等の誤差情報を利用
する構成を採っているためループが大きくなり、装置の
安定度の設計がしずらかった。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、簡単な回路構成にて
高性能な２次歪の除去が可能で、しかも３次歪などの副
作用の発生が少ない非線型補償回路および非線型補償方
法、非線型補償回路の制御回路およびその制御方法、な
らびにこれらを用いた記録再生装置を提供することにあ
る。

【０００７】

【課題を解決するための手段】本発明による非線型補償
回路は、入力信号に対してコントロール信号に応じて非
線型補償をなすに当たり、入力信号をｘ、コントロール
信号をｃ、出力信号をｙとするとき、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡
≦１）なる関数形で表わされる入出力特性を持つ構成となって
いる。

【０００８】また、本発明による非線型補償回路の制御
回路は、基準レベルに対して入力信号波形がプラス側に
ある第１の時間とマイナス側にある第２の時間とを計測
する計測手段と、この計測手段によって計測された第１
の時間と第２の時間との差に基づいて非線型補償回路を
制御する制御手段とを備える構成となっている。

【０００９】そして、上記構成の非線型補償回路および
その制御回路は、磁気ディスク、磁気テープ、光ディス
クなどの記録媒体からその記録情報を読み取る記録再生
装置において、記録媒体から読み取られた読取信号に対
してその非線型補償をなす補償回路および当該補償回路
での非線型補償量を制御する制御回路として用いられ
る。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明が適
用される一般的なＰＲＭＬ方式を採用した高密度記録再
生装置の構成の一例を示すブロック図である。ＰＲＭＬ
方式を採用した高密度記録再生装置としては、磁気ディ
スク装置、磁気テープ装置、光ディスク装置などの記録
再生装置が挙げられる。

【００１１】図１において、磁気ディスク、磁気テー
プ、光ディスクなどの記録媒体１は、その記録情報が磁
気ヘッド、光学式ヘッド（光ピックアップ）等の読取手
段（以下、ヘッド部２と称す）によって読み取られる。
このヘッド部２による読取信号は、前置増幅器３を経て
非線型補償回路４に供給される。非線型補償回路４は、
制御回路５によってその補償量の制御が行われる。この
非線型補償回路４および制御回路５は本発明の特徴とす
る部分であり、その詳細については後述する。

【００１２】非線型補償回路４で非線型補償がなされた
読取信号は、イコライザ６で周波数特性の補償が行われ
た後、Ａ／Ｄコンバータ７およびクロックリカバリー回
路８に供給される。クロックリカバリー回路８では、イ
コライザ６を経た読取信号に基づいて、当該読取信号に
同期したクロックの生成が行われる。ここで生成された
クロックは、Ａ／Ｄコンバータ７に対してそのサンプリ
ングクロックとして与えられる。

【００１３】Ａ／Ｄコンバータ７は、クロックリカバリ
ー回路８から与えられるサンプリングクロックに同期し
て読取信号をサンプリングすることにより、デジタルデ
ータに変換する。このＡ／Ｄコンバータ７でＡ／Ｄ変換
されたデジタルデータは、ビタビ復号器９でビタビ復号
が行われ、さらに復調回路１０で復調が行われて出力さ
れる。

【００１４】一方、記録系（書き込み系）においては、
データ（デジタル入力系列）は変調回路１１で変調が行
われ、さらに書き込み補償回路１２で書き込み補償が行
われた後、書き込みアンプ１３を通してヘッド部２に供
給される。そして、このヘッド部２によって記録媒体１
に対して書き込みが行われる。

【００１５】図２は、本発明の第１実施形態に係る非線
型補償回路の回路構成を示す回路図である。本実施形態
に係る非線型補償回路は、電圧-電流変換回路２１、逆
双曲線関数発生回路２２、オフセット付与回路２３、電
圧-電流変換回路２４および双曲線関数発生回路２５を
有する構成となっている。

【００１６】電圧-電流変換回路２１は、ｎｐｎ形差動
対トランジスタＱ１１，Ｑ１２と、これらトランジスタ
Ｑ１１，Ｑ１２の各エミッタ間に接続された抵抗Ｒ１１
と、差動対トランジスタＱ１１，Ｑ１２の各エミッタと
グランドとの間に接続された電流源Ｉ１１，Ｉ１２とか
ら構成されている。以下、特に記述がない限り、トラン
ジスタとしてｎｐｎ形トランジスタを用いるものとす
る。かかる構成の電圧-電流変換回路２１は、差動対ト
ランジスタＱ１１，Ｑ１２の各ベースに印加される入力
信号（電圧）ｉｎ＋，ｉｎ−を一対の差動電流に変換す
る。

【００１７】逆双曲線関数発生回路２２は、差動対トラ
ンジスタＱ１１，Ｑ１２の各コレクタと電源ＶＣＣとの
間にそれぞれ接続されたトランジスタＱ１３，Ｑ１４に
よって構成されている。これらトランジスタＱ１３，Ｑ
１４は各々、コレクタとベースが結合されたダイオード
接続の構成となっている。かかる構成の逆双曲線関数発
生回路２２は、電圧-電流変換回路２１で得られる一対
の差動電流をダイオード圧縮によって逆双曲線関数に比
例する差動電圧に変換する。

【００１８】オフセット付与回路２３は、各ベースが差
動対トランジスタＱ１１，Ｑ１２の各コレクタに接続さ
れ、各コレクタが電源ＶＣＣに接続されたエミッタフォ
ロワのトランジスタＱ１５，Ｑ１６から構成されてい
る。かかる構成のオフセット付与回路２３は、制御回路
５（図１を参照）から電圧-電流変換回路２４に与えら
れるコントロール電圧ｃ＋，ｃ−に応じて、逆双曲線関
数発生回路２２で変換された差動電圧にオフセットを付
与する。

【００１９】電圧-電流変換回路２４は、エミッタフォ
ロワのトランジスタＱ１５，Ｑ１６の各エミッタに各コ
レクタが接続された差動対トランジスタＱ１７，Ｑ１８
と、これらトランジスタＱ１７，Ｑ１８の各エミッタ間
に接続された抵抗Ｒ１２と、差動対トランジスタＱ１
７，Ｑ１８の各エミッタとグランドとの間に接続された
電流源Ｉ１３，Ｉ１４とから構成され、差動対トランジ
スタＱ１７，Ｑ１８の各ベースに印加されるコントロー
ル電圧ｃ＋，ｃ−を差動電流に変換する。

【００２０】双曲線関数発生回路２５は、各ベースがト
ランジスタＱ１５，Ｑ１６の各エミッタにそれぞれ接続
され、かつエミッタが共通に接続された差動対トランジ
スタＱ１９，Ｑ２０と、これらトランジスタＱ１９，Ｑ
２０の各コレクタと電源ＶＣＣとの間に接続された抵抗
Ｒ１３，Ｒ１４と、差動対トランジスタＱ１９，Ｑ２０
のエミッタ共通接続点とグランドとの間に接続された電
流源Ｉ１５とから構成されている。かかる構成の双曲線
関数発生回路２５は、オフセット付与回路２３でオフセ
ットが付与された差動電圧を双曲線関数に比例した差動
電圧に変換し、差動対トランジスタＱ１９，Ｑ２０の各
コレクタから出力信号ｏｕｔ＋，ｏｕｔ−として導出す
る。

【００２１】次に、上記構成の第１実施形態に係る非線
型補償回路の回路動作について説明する。

【００２２】先ず、電圧-電流変換回路２１で入力電圧
ｉｎ＋，ｉｎ−が一対の差動電流Ｉ１＋Δｉ，Ｉ１−Δ
ｉに変換され、その後逆双曲線関数発生回路２２のダイ
オード（Ｑ１３，Ｑ１４）で逆双曲線関数に比例する差
動電圧に変換される。このとき差動対トランジスタＱ１
１，Ｑ１２のコレクタ間に発生する電位差ｖ１は、ｖ１＝Ｖｔ・ｌｎ｛（Ｉ１＋Δｉ）／（Ｉ１−Δｉ）｝＝Ｖｔ・ｌｎ｛（１＋ｘ）／（１−ｘ）｝＝２Ｖｔ・tanh^-1（ｘ）となる。

【００２３】この電位差ｖ１は、オフセット付与回路２
３でコントロール電圧ｃ＋，ｃ−の比の対数に比例する
量だけシフトされる。これにより、逆双曲線関数に比例
する差動電圧に対して、コントロール電圧ｃ＋，ｃ−に
応じたオフセットが付与される。このとき、差動対トラ
ンジスタＱ１７，Ｑ１８の各コレクタ電流をＩ２＋Δｉ
ｃ，Ｉ２−Δｉｃとすると、トランジスタＱ１５，Ｑ１
６のエミッタ間の電位差ｖ２は次式で表わされる。

【００２４】すなわち、ｖ２＝ｖ１＋Ｖｔ・ｌｎ｛（Ｉ２＋Δｉｃ）／（Ｉ２−Δｉｃ）｝＝ｖ１＋Ｖｔ・ｌｎ｛（１＋ｃ）／（１−ｃ）｝＝２Ｖｔ・tanh^-1（ｘ）＋２Ｖｔ・tanh^-1（ｃ）＝２Ｖｔ・tanh^-1｛（ｘ＋ｃ）／（１＋ｃｘ）｝ここで、ｘとｃは、入力信号ｉｎ＋，ｉｎ−、コントロ
ール電圧ｃ＋，ｃ−に比例する−１〜１の数値、即ち≡
ｘ，ｃ≡≦１である。

【００２５】そして、双曲線関数発生回路２５では、ta
nh関数で元に戻されるので、最終の出力電圧ｖ３は、ｖ３＝tanh（ｖ２／２Ｖｔ）＝tanh［tanh^-1｛（ｘ＋ｃ）／（１＋ｃｘ）｝］＝（ｘ＋ｃ）／（１＋ｃｘ）となる。

【００２６】すなわち、入力信号をｘ、コントロール信
号をｃ、出力信号をｙとするとき、本非線型補償回路は
ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡≦
１）なる関数形で表わされる入出力特性を持つことにな
る。なお、この関数形は入力信号ｘとコントロール信号
ｃに対して対称であるので、入力信号ｘとコントロール
信号ｃは互換可能である。また、入力信号ｘまたはコン
トロール信号ｃが元々差動電流で与えられている場合
は、当然ながら電圧-電流変換回路２１，２４について
は省略可能である。

【００２７】図３に、コントロール信号ｃを０，０．
２，０．５，０．７に設定したときの本非線型補償回路
の入出力特性を示す。この入出力特性図から明らかなよ
うに、コントロール信号ｃの絶対値を大きくしていくと
特性がカーブを描き、非線型を補正（補償）できること
がわかる。第１実施形態に係る非線型補償回路は、理論
上、いかなる歪率に対しても対応可能である。現実的に
は、歪率４０％以上まで補正することが可能である。

【００２８】なお、第１実施形態に係る非線型補償回路
では、オフセットを付与する手段として、エミッタフォ
ロワのトランジスタＱ１５，Ｑ１６からなるオフセット
付与回路２３を用いるとしたが、これに限られるもので
はない。

【００２９】例えば、図４に示すように、トランジスタ
Ｑ１３´，Ｑ１４´のベース間に接続した可変直流電圧
源２６をオフセット付与手段として用い、その正負の直
流電圧をコントロール電圧ｃ＋，ｃ−としてトランジス
タＱ１３´，Ｑ１４´のベースに与えることによって
も、逆双曲線関数に比例する差動電圧に対してコントロ
ール電圧ｃ＋，ｃ−に応じたオフセットを付与すること
が可能である。

【００３０】上述したように、デジタル磁気記録再生装
置やデジタル光ディスク装置など、ＰＲＭＬ信号処理方
式を採用した高密度記録再生装置において、上記構成の
第１実施形態に係る非線型補償回路を用いて記録媒体１
からの読取信号に対して非線型補償を行うことにより、
例えばヘッド部２がＭＲヘッドの場合には、当該ＭＲヘ
ッドの再生非線型を回路的に補償することができ、結果
として、記録媒体１の高密度化が図れる。

【００３１】特に、第１実施形態に係る非線型補償回路
は掛算器を用いない回路構成を採っているため、従来技
術で使用されていた二乗回路に比べて回路構成が大変シ
ンプルである。しかも、図５の特性図から明らかなよう
に、本実施形態に係る非線型補償回路を使用した場合
（Ａ）には、正弦波の場合（Ｂ）のようにはいかないも
のの、二乗回路を使用した場合（Ｃ）に比べて、回路に
よって付随的に発生する３次歪（残留歪）などの副作用
も少ないというメリットがある。

【００３２】但し、第１実施形態に係る原理回路では、
出力信号ｏｕｔ＋，ｏｕｔ−にＤＣオフセットが発生す
るが、これは本質的な問題ではなく、またこのＤＣオフ
セットについてはキャンセル機能を付加することで、容
易に除去することが可能である。このオフセットキャン
セル機能を持つ非線型補償回路の具体例を図６および図
７に示す。

【００３３】図６に示す第１具体例に係る非線型補償回
路は、基本的にオフセット付与回路２３、電圧-電流変
換回路２４および双曲線関数発生回路２５と同じ回路構
成のオフセット発生回路２７、電圧-電流変換回路２８
および差動回路２９が追加された構成となっている。

【００３４】すなわち、オフセット発生回路２７は、エ
ミッタフォロワのトランジスタＱ２１，Ｑ２２から構成
され、これらトランジスタＱ２１，Ｑ２２の各ベースに
ダイオード接続のトランジスタＱ２３によってバイアス
電圧が与えられるようになっている。そして、電圧-電
流変換回路２８に与えられるコントロール電圧ｃ＋，ｃ
−に応じて、オフセット付与回路２３と同じオフセット
を発生する。

【００３５】電圧-電流変換回路２８は、エミッタフォ
ロワのトランジスタＱ２１，Ｑ２２の各エミッタに各コ
レクタが接続された差動対トランジスタＱ２４，Ｑ２５
と、これらトランジスタＱ２４，Ｑ２５の各エミッタ間
に接続された抵抗Ｒ１５と、差動対トランジスタＱ２
４，Ｑ２５の各エミッタとグランドとの間に接続された
電流源Ｉ１６，Ｉ１７とから構成され、差動対トランジ
スタＱ２４，Ｑ２５の各ベースにコントロール電圧ｃ
＋，ｃ−が印加されるようになっている。

【００３６】差動回路２９は、各ベースがトランジスタ
Ｑ２１，Ｑ２２の各エミッタにそれぞれ接続され、かつ
エミッタが共通に接続された差動対トランジスタＱ２
６，Ｑ２７と、これらトランジスタＱ２６，Ｑ２７のエ
ミッタ共通接続点とグランドとの間に接続された電流源
Ｉ１８とからなり、トランジスタＱ２６のコレクタがト
ランジスタＱ２０のコレクタに接続され、トランジスタ
Ｑ２７のコレクタがトランジスタＱ１９のコレクタに接
続された構成となっている。

【００３７】上記構成の第１具体例に係る非線型補償回
路においては、オフセット発生回路２７でオフセット付
与回路２３と同じオフセットが発生される一方、双曲線
関数発生回路２５および差動回路２９の各差動出力端が
たすきがけの接続となっていることから、各オフセット
に応じて抵抗Ｒ１３，Ｒ１４に流れる電流が相殺される
ため、出力信号ｏｕｔ＋，ｏｕｔ−に発生するＤＣオフ
セットを容易にキャンセルすることができる。

【００３８】図７に示す第２具体例に係る非線型補償回
路は、基本的に、図２の場合と同じ回路構成を採ってお
り、異なっているのは、オフセット付与回路２３´の構
成だけである。オフセット付与回路２３´は、エミッタ
フォロワのトランジスタＱ１５，Ｑ１６からなり、これ
らトランジスタＱ１５，Ｑ１６の各コレクタが双曲線関
数発生回路２５の差動対トランジスタＱ１９，Ｑ２０の
各コレクタにそれぞれ接続された構成となっている。

【００３９】上記構成の第２具体例に係る非線型補償回
路においては、オフセット付与回路２３´の各トランジ
スタＱ１５，Ｑ１６にオフセットに応じて流れる電流を
そのまま利用しており、この電流によってオフセットに
応じて抵抗Ｒ１３，Ｒ１４に流れる電流が相殺されるた
め、出力信号ｏｕｔ＋，ｏｕｔ−に発生するＤＣオフセ
ットを容易にキャンセルすることができる。

【００４０】続いて、図１における非線型補償回路４の
制御回路５について説明する。ここで、非線型補償回路
４として、先述した本発明に係る非線型補償回路の外、
二乗回路や折れ線近似回路などの非線型回路を用い得る
ものとする。制御回路５は、非線型補償回路４の入力波
形（再生波形）の歪量を検出し、その歪量に応じて非線
型補償回路４に与えるコントロール電圧ｃ＋，ｃ−を変
化させ、非線型の補償量（補正量）を自動的に調整する
制御を行う。

【００４１】この自動制御を行うときは、入力波形の基
準レベルを明確にしておく必要がある。歪のない波形、
例えばｓｉｎ（ωｔ）なるサイン波を考えると、ＤＣレ
ベルがない状態でプラス側のピーク値とマイナス側のピ
ーク値の絶対値（振幅）が等しく、また波形がプラス側
にある時間とマイナス側のある時間（デューティ）が等
しい。しかしながら、歪んだ波形において、単に容量結
合などによってＤＣ成分を除いた波形では、この関係は
崩れ正確な歪情報が得られなくなる。

【００４２】そこで、本発明に係る制御回路では、基準
レベルとして、プラス側とマイナス側のデューティが５
０％になるように入力波形を切るためのレベルを設定
し、そのレベルからプラス側のピーク値とマイナス側の
ピーク値の絶対値の差を２次歪の情報とする構成を採る
ようにする。以下に、制御回路の具体的な実施形態につ
いて説明する。

【００４３】図８は、本発明の第１実施形態に係る制御
回路５Ａの回路構成を示す回路図である。なお、ここで
は、本実施形態に係る制御回路５Ａの制御対象として、
二乗回路からなる非線型補償回路４Ａを用いた場合を示
している。

【００４４】本実施形態に係る制御回路５Ａは、センタ
ー値設定回路３１、コンパレータ３２、積分器３３およ
びサンプルホールド（Ｓ／Ｈ）回路３４を有する構成と
なっている。センター値設定回路３１は、例えば非線型
補償回路４Ａを経た再生波形の上側、下側の各ピーク値
を検出するピーク検波器３１Ｕ，３１Ｄを有し、上下両
ピークのセンター値を設定する構成となっている。

【００４５】コンパレータ３２は、センター値設定回路
３１で設定されたセンター値を基準レベルとし、この基
準レベルと再生波形を比較することにより、プラス側、
マイナス側に波形を時間的に分ける。積分器３２は、コ
ンパレータ３２でプラス側、マイナス側に時間的に分け
られた波形の差の平均をとる。サンプルホールド回路３
４は、積分器３２で得られた平均値をサンプリングし、
これを２次歪の情報として非線型補償回路４Ａに与え
る。

【００４６】上記構成の第１実施形態に係る制御回路５
Ａにおいては、センター値設定回路３１で設定された上
下両ピークのセンター値に対してコンパレータ３２で波
形比較を行うことで、その比較結果がちょうどデューテ
ィ５０％になるように負帰還がかけられるので、再生波
形の歪量を最大感度で把握し、その歪補償を行うように
制御することができる。

【００４７】なお、本実施形態では、上下両ピークのセ
ンター値に対して波形比較を行う構成を採る場合を例に
とったが、２次歪がキャンセル（補償）された状態で
は、波形のｐｅａｋ-ｔｏ-ｐｅａｋの中心と波形の平均
レベルが一致しかつそのレベルでスライスされたときプ
ラス側とマイナス側のデューティが５０％ずつになるこ
とから、フィードバック方式の制御を行う場合には、Ａ
Ｃ結合（容量結合）された再生波形をゼロレベルでスラ
イスする構成を採ることも可能である。

【００４８】図９は、本発明の第２実施形態に係る制御
回路５Ｂの回路構成を示す回路図である。なお、ここで
は、本実施形態に係る制御回路５Ｂの制御対象として、
折れ線近似回路からなる非線型補償回路４Ｂを用いた場
合を示している。すなわち、非線型補償回路４Ｂは、ギ
ルバート掛算器３５およびピーク検波器３６を有する構
成となっている。

【００４９】本実施形態に係る制御回路５Ｂは、歪んだ
波形（再生波形）のデューティが５０％になるようにそ
のバイアスレベルを調整するバイアスレベル調整回路３
７を基本構成としている。バイアスレベル調整回路３７
は、加算器３７１、コンパレータ３７２および積分器３
７３を有し、歪んだ波形に加算器３７１でバイアスレベ
ルを加えるとともに、その加算出力をコンパレータ３７
２と例えばグランドレベルと比較し、その比較結果を積
分器３７３で積分し、その積分結果を上記バイアスレベ
ルとして加算器３７１に入力する（フィードバックをか
ける）ことにより、デューティが平均的に５０％になる
ようにする。

【００５０】このバイアスレベル調整回路３７でバイア
スレベルの調整が行われた再生波形はギルバート掛算器
３５に供給される。ギルバート掛算器３５の出力は、ピ
ーク検波器３６に与えられる。ピーク検波器３６は、再
生波形のプラス側およびマイナス側の各波形のピーク値
を検出し、プラス側／マイナス側別々に所定の目標値
（基準振幅）との差を増幅（または、積分）し、ギルバ
ート掛算器３５に負帰還をかける。これにより、ギルバ
ート掛算器３５は、バイアスレベルに対するプラス側／
マイナス側の各ピーク値、即ち上下の振幅が等しくなる
ようにする。

【００５１】上記構成の第２実施形態に係る制御回路５
Ｂにおいては、バイアスレベル調整回路３７でデューテ
ィが５０％になるように再生波形のバイアスレベルが調
整され、そのバイアスレベルに対してプラス側およびマ
イナス側の振幅が等しくなるように制御がかけられるの
で、再生波形の歪量を最大感度で把握し、その歪補償を
行うように制御することができる。

【００５２】図１０は、本発明の第３実施形態に係る制
御回路５Ｃの回路構成を示す回路図である。なお、ここ
では、本実施形態に係る制御回路５Ｃの制御対象とし
て、先述した本発明に係る非線型補償回路４Ｃを用いた
場合を示している。

【００５３】本実施形態に係る制御回路５Ｃは、平均値
回路３８、コンパレータ３９および積分器４０，４１を
有する構成となっている。平均値回路３８は、例えば非
線型補償回路４Ｃを経た再生波形の平均値を算出する。
コンパレータ３９は、平均値回路３８で算出された平均
値を基準レベルとし、この基準レベルと再生波形を比較
することにより、プラス側、マイナス側に波形を時間的
に分ける。

【００５４】積分器４０は、コンパレータ３９でプラス
側、マイナス側に時間的に分けられた波形の差の平均を
とり、これを２次歪の情報として非線型補償回路４Ｃに
与える。積分器４１は、平均値回路３８で算出された平
均値を積分し、これをオフセットコントロール情報とし
て非線型補償回路４Ｃに与える。

【００５５】上記構成の第３実施形態に係る制御回路５
Ｃでは、平均値回路３８で算出された平均値に対してコ
ンパレータ３９で波形比較を行うことで、その比較結果
がちょうどデューティ５０％になるように負帰還がかけ
られるので、再生波形の歪量を最大感度で把握し、その
歪補償を行うように制御することができる。

【００５６】図１１は、本発明の第４実施形態に係る制
御回路５Ｄの回路構成を示す回路図である。なお、ここ
では、本実施形態に係る制御回路５Ｄの制御対象とし
て、第３実施形態の場合と同様に、本発明に係る非線型
補償回路４Ｄを用いた場合を示している。

【００５７】本実施形態に係る制御回路５Ｄは、コンデ
ンサＣ１１，Ｃ１２、コンパレータ４２および積分器４
３を有し、非線型補償回路４Ｄの出力との間をコンデン
サＣ１１，Ｃ１２によってＡＣ結合することにより、再
生波形の上下両ピークのセンター値あるいは再生波形の
平均値を取る回路部分を省略した構成を採っている。こ
の場合、コンパレータ４２は、ＡＣ結合された再生波形
をゼロレベルでスライスすることにより、プラス側、マ
イナス側に波形を時間的に分ける。

【００５８】積分器４３は、コンパレータ４２でプラス
側、マイナス側に時間的に分けられた波形の差の平均を
とり、これを２次歪の情報（コントロール電圧ｃ＋，ｃ
−）として非線型補償回路４Ｄに与える。この積分器４
３としては、例えばチャージポンプ回路構成のものが用
いられる。チャージポンプ回路構成の積分器４３の一例
を図１２に示す。

【００５９】図１２において、エミッタが共通接続され
た差動対トランジスタＱ３１，Ｑ３２の各ベース間に
は、コンパレータ４２の比較結果が与えられる。これら
トランジスタＱ３１，Ｑ３２の各コレクタはトランジス
タＱ３３，Ｑ３４を介して電源ＶＣＣに接続され、また
各コレクタ間にはチャージポンプ用コンデンサＣ１３が
接続されている。そして、各コレクタ電位がバッファ４
４を通してトランジスタＱ３３，Ｑ３４の各ベースに与
えられる。

【００６０】また、本積分器４３の通常動作／リセット
動作をコントロールするために、エミッタが共通接続さ
れた差動対トランジスタＱ３５，Ｑ３６が設けられてい
る。これらトランジスタＱ３５，Ｑ３６のエミッタ共通
接続点は電流源４５を介して接地されており、各ベース
間には通常動作／リセット動作をコントロールするコン
トロール信号が与えられる。

【００６１】一方のトランジスタＱ３５のコレクタに
は、差動対トランジスタＱ３１，Ｑ３２のエミッタ共通
接続点が接続されている。他方のトランジスタＱ３６の
コレクタには、ダイオードＤ１１，Ｄ１２の各カソード
が接続されている。ダイオードＤ１１，Ｄ１２の各アノ
ードは、差動対トランジスタＱ３１，Ｑ３２の各コレク
タにそれぞれ接続されている。

【００６２】次に、本実施形態に係る制御回路５Ｄの制
御対象である非線型補償回路４Ｄについて説明する。こ
の非線型補償回路４Ｄとしては、先述した本発明に係る
非線型補償回路を用い得るが、ここでは別の回路例を示
す。この別の回路例に係る非線型補償回路の基本的な構
成は、先述した本発明に係る非線型補償回路（特に、図
２の回路）と同じである。

【００６３】ただし、本発明に係る非線型補償回路は、
ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）なる関数形で表わされる
入出力特性を持ち、入力信号ｘとコントロール信号ｃに
対して対称であり、先述したように、入力信号ｘとコン
トロール信号ｃは互換可能であることから、ここでは、
コントロール電圧ｃ＋，ｃ−に応じて逆双曲線関数を発
生し、入力信号ｉｎ＋，ｉｎ−に応じてオフセットを付
与する構成の場合を例にとって説明するものとする。

【００６４】図１３は、本発明に係る非線型補償回路の
別の回路例を示す回路図である。なお、本回路例に係る
非線型補償回路は、オフセットキャンセル機能をも併せ
持っている。

【００６５】すなわち、本回路例に係る非線型補償回路
は、電圧-電流変換回路５１、逆双曲線関数発生回路５
２、オフセット付与回路５３、電圧-電流変換回路５
４、双曲線関数発生回路５５、オフセットキャンセル回
路５６および出力回路５７を有する構成となっている。

【００６６】電圧-電流変換回路５１は、差動対トラン
ジスタＱ４１，Ｑ４２と、これらトランジスタＱ４１，
Ｑ４２の各エミッタ間に接続された抵抗Ｒ２１と、差動
対トランジスタＱ４１，Ｑ４２の各エミッタとグランド
との間に接続された電流源Ｉ２１，Ｉ２２とから構成さ
れ、差動対トランジスタＱ４１，Ｑ４２の各ベースに印
加されるコントロール電圧ｃ＋，ｃ−を一対の差動電流
に変換する。

【００６７】逆双曲線関数発生回路５２は、差動対トラ
ンジスタＱ４１，Ｑ４２の各コレクタと電源ＶＣＣとの
間にそれぞれ接続されたダイオード接続のトランジスタ
Ｑ４３，Ｑ４４から構成され、電圧-電流変換回路５１
で得られる一対の差動電流をダイオード圧縮によって逆
双曲線関数に比例する差動電圧に変換する。

【００６８】オフセット付与回路５３は、各ベースが差
動対トランジスタＱ４１，Ｑ４２の各コレクタに接続さ
れ、各コレクタが電源ＶＣＣに接続されたエミッタフォ
ロワのトランジスタＱ４５，Ｑ４６から構成され、電圧
-電流変換回路５４に与えられる入力信号ｉｎ＋，ｉｎ
−に応じて、逆双曲線関数発生回路５２で変換された差
動電圧にオフセットを付与する。

【００６９】電圧-電流変換回路５４は、エミッタフォ
ロワのトランジスタＱ４５，Ｑ４６の各エミッタに各コ
レクタが接続された差動対トランジスタＱ４７，Ｑ４８
と、これらトランジスタＱ４７，Ｑ４８の各エミッタ間
に接続された抵抗Ｒ２２と、差動対トランジスタＱ４
７，Ｑ４８の各エミッタとグランドとの間に接続された
電流源Ｉ２３，Ｉ２４とから構成され、差動対トランジ
スタＱ４７，Ｑ４８の各ベースに印加される入力信号ｉ
ｎ＋，ｉｎ−を差動電流に変換する。

【００７０】双曲線関数発生回路５５は、各ベースがト
ランジスタＱ４５，Ｑ４６の各エミッタにそれぞれ接続
され、かつエミッタが共通に接続された差動対トランジ
スタＱ４９，Ｑ５０と、これらトランジスタＱ４９，Ｑ
５０の各コレクタと電源ＶＣＣとの間に接続された抵抗
Ｒ２３，Ｒ２４と、差動対トランジスタＱ４９，Ｑ５０
のエミッタ共通接続点とグランドとの間に接続された電
流源Ｉ２５とから構成され、オフセット付与回路５３で
オフセットが付与された差動電圧を双曲線関数に比例し
た差動電圧に変換する。

【００７１】オフセットキャンセル回路５６は、各ベー
スが差動対トランジスタＱ４１，Ｑ４２の各コレクタに
接続され、かつ各コレクタが電源ＶＣＣに接続されたト
ランジスタＱ５１，Ｑ５２と、これらトランジスタＱ５
１，Ｑ５２の各エミッタとグランドとの間に接続された
電流源Ｉ２６，Ｉ２７と、各ベースがトランジスタＱ５
１，Ｑ５２の各エミッタに接続され、かつ各コレクタが
差動対トランジスタＱ４９，Ｑ５０の各コレクタに接続
された差動対トランジスタＱ５３，Ｑ５４と、これらト
ランジスタＱ５３，Ｑ５４のエミッタ共通点とグランド
との間に接続された電流源Ｉ２８とから構成されてい
る。

【００７２】かかる構成のオフセットキャンセル回路５
６は、図６に示した回路と基本的に同じ動作原理をとっ
ており、差動対トランジスタＱ４９，Ｑ５０の各コレク
タと差動対トランジスタＱ５３，Ｑ５４の各コレクタと
がたすきがけの接続となっていることから、オフセット
に応じて抵抗Ｒ２３，Ｒ２４に流れる電流が相殺される
ため、ＤＣオフセットをキャンセルすることができる。
このオフセットキャンセル回路５６によるＤＣオフセッ
トのキャンセル効果を図１４に示す。

【００７３】最後に、出力回路５７は、各ベースが差動
対トランジスタＱ４９，Ｑ５０の各コレクタに接続さ
れ、かつ各コレクタが電源ＶＣＣに接続されたエミッタ
のトランジスタＱ５５，Ｑ５６と、これらトランジスタ
Ｑ５５，Ｑ５６の各エミッタとグランドとの間に接続さ
れた電流源Ｉ２９，Ｉ３０とから構成され、トランジス
タＱ５５，Ｑ５６の各エミッタからＤＣオフセットのキ
ャンセルされた出力信号ｏｕｔ＋，ｏｕｔ−を出力す
る。

【００７４】上記構成の非線型補償回路において、入力
信号（ｉｎ＋，ｉｎ−）側の電圧-電流変換回路５４
は、高利得のアンプによる帰還によってリニアリティを
大きくしている。そして、この非線型補償回路の場合に
は、２次歪がなくなる最適値で同時に再生波形のデュー
ティが５０％になる。本回路例に係る非線型補償回路の
入出力特性を図１５に示す。

【００７５】なお、本回路例の場合にも、入力信号ｉｎ
＋，ｉｎ−あるいはコントロール電圧ｃ＋，ｃ−が元々
差動電流で与えられている場合には、電圧-電流変換回
路５１，５４については省略可能である。

【００７６】上述した第４実施形態に係る制御回路５Ｄ
では、ＡＣ結合された再生波形をコンパレータ４２によ
ってゼロレベル（基準レベル）でスライスすることで、
そのスライス比較結果がちょうどデューティ５０％にな
るように負帰還がかけられるので、再生波形の歪量を最
大感度で把握し、その歪補償を行うように制御すること
ができる。

【００７７】以上説明したように、磁気ディスク、磁気
テープ、光ディスク等の記録媒体から読み取った再生波
形の２次歪などの非線型補償をなす非線型補償回路を有
する記録再生装置において、当該非線型補償回路の制御
回路として、第１〜第４実施形態に係る制御回路５Ａ〜
５Ｄを用いて非線型補償量の制御を行うことにより、自
己完結的にシステムを構成でき、しかもループをコンパ
クトにできるので、安定性の面でも優れているととも
に、実使用状態においてリアルタイムでの補償が可能と
なる。

【００７８】なお、第１，第３，第４実施形態に係る制
御回路５Ａ，５Ｃ，５Ｄでは、非線型補償回路４Ａ，４
Ｃ，４Ｄを経た再生波形に基づいて２次歪情報を求め、
これを非線型補償回路４Ａ，４Ｃ，４Ｄに与えるフィー
ドバック式制御の構成を採ったが、図１に点線で示すよ
うに、非線型補償回路４Ａ，４Ｃ，４Ｄの入力波形に基
づいて２次歪の情報を求め、これを非線型補償回路４
Ａ，４Ｃ，４Ｄに与えるフィードフォワード式制御の構
成でも適応できる。

【００７９】ところで、図１５の入出力特性図から明ら
かなように、補正量（補償量）０のときの直線的な入出
力特性に対して補正を非線型にかけるために、正の補正
であろうと、負の補正であろうと、入力レベルに対して
出力レベルが小さくなってしまう。非線型補償（アシン
メトリー補正）は出力ゲインの大小に関わらず行われて
はおり、最終的にはＡＧＣのようなもので出力ゲインを
管理可能である。

【００８０】しかしながら、実際は、非線型補償回路の
次段には、図１に示すように、イコライザ６（あるい
は、フィルタなど）のＳ／Ｎ，Ｃ／Ｎに影響を与えやす
い回路が接続されるために、非線型補償回路のゲイン管
理も重要になってくる。たとえ最終出力でＡＧＣをかけ
たとしても、イコライザ６（あるいは、フィルタなど）
の入力レベルが上がる訳ではなく、Ｓ／Ｎ，Ｃ／Ｎを悪
化させてしまう。また、非線型補償回路の出力段にＡＧ
Ｃ回路を入れるとすると、その分だけ回路規模が大きく
なる上に、非線型補償回路とＡＧＣ回路とが二重ループ
を組む煩雑なものになってしまう。

【００８１】以上の観点から、本発明ではさらに、第２
実施形態に係る非線型補償回路として、簡単な回路構成
にてゲイン変動を軽減可能な非線型補償回路を提供す
る。図１６は、本発明の第２実施形態に係る非線型補償
回路の回路構成を示す回路図である。

【００８２】第２実施形態に係る非線型補償回路は、電
圧-電流変換回路６１、逆双曲線関数発生回路６２、オ
フセット付与回路６３、電圧-電流変換回路６４、双曲
線関数発生回路６５および電流コントロール回路６６を
有する構成となっている。なお、電圧-電流変換回路６
１、逆双曲線関数発生回路６２、オフセット付与回路６
３、電圧-電流変換回路６４および双曲線関数発生回路
６５は、基本的に、第１実施形態に係る非線型補償回路
（図２を参照）と同じ構成となっている。

【００８３】すなわち、電圧-電流変換回路６１は、差
動対トランジスタＱ６１，Ｑ６２と、これらトランジス
タＱ６１，Ｑ６２の各エミッタ間に接続された抵抗Ｒ３
１と、差動対トランジスタＱ６１，Ｑ６２の各エミッタ
とグランドとの間に接続された電流源Ｉ３１，Ｉ３２と
から構成され、差動対トランジスタＱ６１，Ｑ６２の各
ベースに印加される入力信号ｉｎ＋，ｉｎ−を一対の差
動電流に変換する。

【００８４】逆双曲線関数発生回路６２は、差動対トラ
ンジスタＱ６１，Ｑ６２の各コレクタと電源ＶＣＣとの
間にそれぞれ接続されたダイオード接続のトランジスタ
Ｑ６３，Ｑ６４から構成され、電圧-電流変換回路６１
で得られる一対の差動電流をダイオード圧縮によって逆
双曲線関数に比例する差動電圧に変換する。

【００８５】オフセット付与回路６３は、各ベースが差
動対トランジスタＱ６１，Ｑ６２の各コレクタに接続さ
れ、各コレクタが電源ＶＣＣに接続されたエミッタフォ
ロワのトランジスタＱ６５，Ｑ６６から構成され、電圧
-電流変換回路６４に与えられるコントロール電圧ｃ
＋，ｃ−に応じて、逆双曲線関数発生回路６２で変換さ
れた差動電圧にオフセットを付与する。

【００８６】電圧-電流変換回路６４は、エミッタフォ
ロワのトランジスタＱ６５，Ｑ６６の各エミッタに各コ
レクタが接続された差動対トランジスタＱ６７，Ｑ６８
と、これらトランジスタＱ６７，Ｑ６８の各エミッタ間
に接続された抵抗Ｒ３２と、差動対トランジスタＱ６
７，Ｑ６８の各エミッタとグランドとの間に接続された
電流源Ｉ３３，Ｉ３４とから構成され、差動対トランジ
スタＱ６７，Ｑ６８の各ベースに印加されるコントロー
ル電圧ｃ＋，ｃ−を差動電流に変換する。

【００８７】双曲線関数発生回路６５は、各ベースがト
ランジスタＱ６５，Ｑ６６の各エミッタにそれぞれ接続
され、かつエミッタが共通に接続された差動対トランジ
スタＱ６９，Ｑ７０と、これらトランジスタＱ６９，Ｑ
７０の各コレクタと電源ＶＣＣとの間に接続された抵抗
Ｒ３３，Ｒ３４と、差動対トランジスタＱ６９，Ｑ７０
のエミッタ共通接続点とグランドとの間に接続された電
流源Ｉ３５とから構成され、オフセット付与回路６３で
オフセットが付与された差動電圧を双曲線関数に比例し
た差動電圧に変換する。

【００８８】電流コントロール回路６６は、各ベースが
トランジスタＱ６５，Ｑ６６の各ベースと共通に接続さ
れ、各コレクタが電源ＶＣＣに接続されたエミッタフォ
ロワのトランジスタＱ７１，Ｑ７２と、これらトランジ
スタＱ７１，Ｑ７２の各エミッタに各ベースが接続され
た２組の差動対トランジスタ（Ｑ７３とＱ７４，Ｑ７５
とＱ７６）と、これら差動対トランジスタの各エミッタ
共通接続点とグランドとの間に接続された電流源Ｉ３
８，Ｉ３９と、トランジスタＱ７６のコレクタと電源Ｖ
ＣＣとの間に接続されたダイオード接続のｐｎｐ形トラ
ンジスタＱ７７と、このトランジスタＱ７７とベースが
共通に接続されてカレントミラー回路を構成するｐｎｐ
形トランジスタＱ７８とから構成されている。

【００８９】２組の差動対トランジスタＱ７３とＱ７
４，Ｑ７５とＱ７６において、トランジスタＱ７３，Ｑ
７６の各ベースがトランジスタＱ７２のエミッタに共通
に接続され、トランジスタＱ７４，Ｑ７５の各ベースが
トランジスタＱ７１のエミッタに共通に接続されてい
る。また、トランジスタＱ７３，Ｑ７５の各コレクタが
共通に接続され、さらに電源ＶＣＣに接続されている。
トランジスタＱ７４，Ｑ７６の各コレクタが共通に接続
されている。

【００９０】そして、トランジスタＱ７８のコレクタか
ら出力電流が導出される。この出力電流は、双曲線関数
発生回路６５の電流源Ｉ３５に、その電流を制御するコ
ントロール信号として供給される。本非線型補償回路の
ゲインは、例えば双曲線関数発生回路６５の電流源Ｉ３
５の電流によって決まる。したがって、電流コントロー
ル回路６６の出力電流によって当該電流源Ｉ３５の電流
をコントロールすることにより、本非線型補償回路のゲ
インが変化することになる。

【００９１】ここで、電流コントロール回路６６におい
て、各差動対トランジスタ（Ｑ７３とＱ７４，Ｑ７５と
Ｑ７６）のトランジスタサイズがｎ対ｍの比で構成され
る。ここでは、トランジスタＱ７３，Ｑ７５の各サイズ
をｍ、トランジスタＱ７４，Ｑ７６の各サイズをｎとす
る。

【００９２】このように、ｎ対ｍの比で構成された差動
対トランジスタのベース電位は、非線型補償回路の補正
量（補償量）が０のときは同じである。このとき、電流
源Ｉ３８，Ｉ３９の電流をＩとすると、差動対トランジ
スタには同一サイズごとにそれぞれ、１／（ｎ＋ｍ)×
Ｉの電流が流れる。ここで、トランジスタＱ７３のベー
ス電位とトランジスタＱ７６のベース電位、トランジス
タＱ７４のベース電位とトランジスタＱ７５のベース電
位はそれぞれ補正量（コントロール電圧ｃ＋，ｃ−）に
応じてダイオード変換された差動電圧である。

【００９３】トランジスタＱ７３のベースとトランジス
タＱ７６のベース、トランジスタＱ７４のベースとトラ
ンジスタＱ７５のベースはそれぞれ同じノードになって
いるので、トランジスタＱ７３のベース電位とトランジ
スタＱ７６のベース電位は一緒に変化し、同様に、トラ
ンジスタＱ７４ベース電位とトランジスタＱ７５のベー
ス電位は一緒に変化することになる。

【００９４】そして、本非線型補償回路の補正量に応じ
たダイオード変換により、トランジスタＱ７３，Ｑ７６
のベース電位が上がればトランジスタＱ７４，Ｑ７５の
ベース電位が下がる。すなわち、トランジスタＱ７３，
Ｑ７６の各コレクタ電流が増加し、トランジスタＱ７
４，Ｑ７５の各コレクタ電流が減少する。このまま電位
差が大きくなるとやがて、トランジスタＱ７３，Ｑ７６
のコレクタにそれぞれ電流Ｉが流れ、トランジスタＱ７
４，Ｑ７５のコレクタ電流が０になる。

【００９５】ここで、トランジスタＱ７４とトランジス
タＱ７６の各コレクタ電流を足し合わせて、トランジス
タＱ７７，Ｑ７８からなるカレントミラー回路を介して
出力電流として取り出しているので、出力電流としては
最大Ｉの電流が得られることになる。

【００９６】一方、先述したように、非線型補償回路の
補正量が０のときは全てのトランジスタのベース電位が
同じなので、差動対トランジスタＱ７３，Ｑ７４，Ｑ７
５，Ｑ７６には、同一サイズごとに同じ電流（＝１／
（ｎ＋ｍ)×Ｉ）、即ちトランジスタＱ７３，Ｑ７５に
はｍ／（ｎ＋ｍ)×Ｉが、トランジスタＱ７４，Ｑ７６
にはｎ／（ｎ＋ｍ)×Ｉがそれぞれ流れる。そして、取
り出し電流（出力電流）は、トランジスタＱ７４，Ｑ７
６の各コレクタ電流の足し算なので、２ｎ（ｎ＋ｍ)×
Ｉとなる。

【００９７】ここで、分かりやすくするために、一例と
して、ｎ＝１，ｍ＝７とおくものとすると、トランジス
タＱ７３，Ｑ７５には７／８×Ｉが、トランジスタＱ７
４，Ｑ７６には１／８×Ｉがそれぞれ流れ、その結果、
取り出し電流は１／４×Ｉとなる。

【００９８】今度は、上述した動作説明の場合とは逆
に、トランジスタＱ７３，Ｑ７６のベース電位が下が
り、トランジスタＱ７４，Ｑ７５のベース電位が上がっ
た場合には、やがてトランジスタＱ７３，Ｑ７６の各コ
レクタ電流が０になり、トランジスタＱ７４，Ｑ７５の
各コレクタにはそれぞれ電流Ｉが流れる。そして、取り
出し電流はやはりトランジスタＱ７４，Ｑ７６の各コレ
クタ電流の足し算なので、電流Ｉとなる。

【００９９】つまり、上記構成の第２実施形態に係る非
線型補償回路では、補正量０からどちらに動いても両極
性で増大する出力電流を取り出すことができる。このと
きの電流コントロール特性を図１７に示す。

【０１００】このように、非線型補償回路内に電流コン
トロール回路６６を具備することにより、この電流コン
トロール回路６０は非線型補償回路のダイオード特性に
合わせて動作し、非線型補償の際のゲイン変動と同調さ
せた、非線型の出力電流を任意に生成できるため、この
出力電流で双曲線関数発生回路６５の電流源Ｉ３５の電
流をコントロールすることにより、非線型補償の際に変
動したゲインをキャンセルするようにゲイン調整が可能
となる。

【０１０１】また、この電流コントロール回路６６は、
フィードバック方式のＡＧＣと異なり、単独でのループ
を持たず、しかも回路構成が簡単であるため、システム
をシンプルに構成できる。さらに、取り出し電流（出力
電流）を２組の差動対トランジスタのサイズ比によって
任意に設定可能であるとともに、両極性の出力電流を取
り出すことができる。

【０１０２】なお、本実施形態では、差動対トランジス
タのサイズ比ｎ対ｍを１対７とした場合を例にとって説
明したが、これに一例に過ぎず、ｎ，ｍの値は任意に設
定可能である。また、差動対トランジスタを２組用いる
としたが、これに限られるものではなく、偶数組であれ
ば４組以上用いることも可能である。さらに、双曲線関
数発生回路６５の電流源Ｉ３５の電流をコントロールす
ることによってゲイン調整を行うとしたが、本非線型補
償回路のゲインを調整できるのであれば、ゲイン調整箇
所は任意である。

【０１０３】以上、本発明の第１、第２実施形態に係る
非線型補償回路および第１〜第４実施形態に係る非線型
補償回路の制御回路の各回路構成例では、基本的にｎｐ
ｎ形トランジスタを用いて構成した場合を例にとって説
明したが、これに限られるものではなく、ｐｎｐ形トラ
ンジスタを用いて構成することも可能である。

【０１０４】

【発明の効果】以上説明したように、本発明によれば、
記録媒体からその記録情報を読み取る記録再生装置にお
いて、入力信号をｘ、コントロール信号をｃ、出力信号
をｙとするとき、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）なる関
数形で表わされる入出力特性を持つ非線型補償回路を用
いて読取信号に対して非線型補償を行うようにしたこと
により、シンプルでかつ高性能な非線型の除去が可能で
あり、しかも３次歪の発生などの副作用もなく、結果と
して、記録密度を向上できる。

【０１０５】また、基準レベルに対して読取信号波形が
プラス側にある時間とマイナス側にある時間とを計測
し、それらの時間差に基づいて非線型補償回路での補償
量を制御するようにしたことにより、読取信号波形の歪
量を最大感度で把握し、その歪補償を行うことができる
ため自己完結的にシステムを構成でき、しかもループを
コンパクトにできるので、安定性の面でも優れていると
ともに、実使用状態においてリアルタイムでの補償が可
能となる。

【図面の簡単な説明】

【図１】本発明が適用される一般的なＰＲＭＬ方式を採
用した高密度記録再生装置の構成の一例を示すブロック
図である。

【図２】本発明の第１実施形態に係る非線型補償回路の
回路構成を示す回路図である。

【図３】第１実施形態に係る非線型補償回路の入出力特
性図である。

【図４】オフセット付与の他の構成例を示す回路図であ
る。

【図５】残留歪を示す波形図であり、（Ａ）は本実施形
態に係る非線型補償回路の場合を、（Ｂ）は正弦波の場
合を、（Ｃ）は二乗回路を使用した場合をそれぞれ示し
ている。

【図６】オフセットキャンセル機能を持つ非線型補償回
路の第１具体例を示す回路図である。

【図７】オフセットキャンセル機能を持つ非線型補償回
路の第２具体例を示す回路図である。

【図８】本発明の第１実施形態に係る制御回路の回路構
成を示す回路図である。

【図９】本発明の第２実施形態に係る制御回路の回路構
成を示す回路図である。

【図１０】本発明の第３実施形態に係る制御回路の回路
構成を示す回路図である。

【図１１】本発明の第４実施形態に係る制御回路の回路
構成を示す回路図である。

【図１２】第４実施形態に係る制御回路に用いるチャー
ジポンプ方式の積分器の回路例を示す回路図である。

【図１３】第４実施形態に係る制御回路の制御対象とな
る非線型補償回路の他の回路例を示す回路図である。

【図１４】他の回路例に係る非線型補償回路におけるオ
フセットキャンセル回路のキャンセル効果を示す入出力
特性図である。

【図１５】他の回路例に係る非線型補償回路の入出力特
性図である。

【図１６】本発明の第２実施形態に係る非線型補償回路
の回路構成を示す回路図である。

【図１７】第２実施形態に係る非線型補償回路における
電流コントロール回路の電流コントロール特性図であ
る。

【符号の説明】

１…記録媒体、２…ヘッド部、３…前置増幅器、４，４
Ａ〜４Ｄ…非線型補償回路、５，５Ａ〜５Ｄ…制御回
路、９…ビタビ復号器、１０…復調回路、１１…変調回
路、１３…書き込みアンプ、２１，２４，５１，５４，
６１，６４…電圧-電流変換回路、２２，５２，６２…
逆双曲線関数発生回路、２３，２３´，５３，６３…オ
フセット付与回路、２５，５５，６５…双曲線関数発生
回路、６６…電流コントロール回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｇ 1/04 Ｈ０３Ｇ 1/04 ５Ｊ１００ (72)発明者小路法男東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者関根正人東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者仙波公正東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者大尾桂久鹿児島県国分市野口北５番１号ソニー国分株式会社内Ｆターム(参考） 5D031 AA01 AA04 DD01 DD05 HH20 5D044 AB05 AB07 BC01 BC04 CC01 CC04 FG01 FG05 5J066 AA01 AA12 CA13 CA27 CA92 FA17 FA19 HA02 HA07 HA19 HA25 HA29 HA38 HA42 KA00 KA02 KA05 KA17 KA19 KA26 KA31 KA34 KA53 KA55 MA01 MA11 MA14 MA21 ND01 ND11 ND22 ND23 PD02 SA10 TA01 TA02 TA06 5J069 AA01 AA12 CA13 CA27 CA92 FA17 FA19 HA02 HA07 HA19 HA25 HA29 HA38 HA42 KA00 KA02 KA05 KA17 KA19 KA26 KA31 KA34 KA53 KA55 MA01 MA11 MA14 MA21 SA10 TA01 TA02 TA06 5J090 AA01 AA12 CA13 CA27 CA92 FA17 FA19 GN01 GN06 HA02 HA07 HA19 HA25 HA29 HA38 HA42 KA00 KA02 KA05 KA17 KA19 KA26 KA31 KA34 KA53 KA55 MA01 MA11 MA14 MA21 SA10 TA01 TA02 TA06 5J100 AA14 AA23 BA05 BB01 BC02 CA01 CA03 CA07 CA11 CA18 CA23 CA32 DA01 DA06 EA02 FA05

Claims

【特許請求の範囲】

【請求項１】入力信号に対してコントロール信号に応
じて非線型補償をなす非線型補償回路であって、入力信号をｘ、コントロール信号をｃ、出力信号をｙと
するとき、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡
≦１）なる関数形で表わされる入出力特性を持つことを特徴と
する非線型補償回路。
【請求項２】前記関数形で表わされる入出力特性が、前記入力信号に応じた差動電流を逆双曲線関数に比例し
た差動電圧に変換する逆双曲線関数発生手段と、前記逆双曲線関数発生手段で変換された差動電圧に対し
て前記コントロール信号に応じたオフセットを付与する
オフセット付与手段と、前記オフセット付与手段によってオフセットが付与され
た差動電圧を双曲線関数に比例した信号に変換して前記
出力信号とする双曲線関数発生手段とによって与えられ
ることを特徴とする請求項１記載の非線型補償回路。
【請求項３】前記出力信号に発生するＤＣオフセット
をキャンセルするオフセットキャンセル手段を有するこ
とを特徴とする請求項２記載の非線型補償回路。
【請求項４】非線型補償時に発生するゲイン変動を補
正するゲイン補正手段を有することを特徴とする請求項
２記載の非線型補償回路。
【請求項５】前記ゲイン補正手段は、前記逆双曲線関
数発生手段で変換された差動電圧を差動入力とするｎ対
ｍのサイズ比で構成される差動対トランジスタを有し、
その出力電流に応じてゲイン調整を行うことを特徴とす
る請求項４記載の非線型補償回路。
【請求項６】前記ゲイン補正手段は、前記差動対トラ
ンジスタを偶数組有し、それらの正相出力と逆相出力と
を足し合わせて前記出力電流とすることを特徴とする請
求項５記載の非線型補償回路。
【請求項７】前記入力信号が記録媒体から読み取られ
た読取信号であることを特徴とする請求項１記載の非線
型補償回路。
【請求項８】前記読取信号が２次の歪を持つことを特
徴とする請求項７記載の非線型補償回路。
【請求項９】入力信号に対して非線型補償をなす非線
型補償回路の制御回路であって、基準レベルに対して前記入力信号波形がプラス側にある
第１の時間とマイナス側にある第２の時間とを計測する
計測手段と、前記計測手段によって計測された前記第１の時間と前記
第２の時間との差に基づいて前記非線型補償回路を制御
する制御手段とを備えることを特徴とする非線型補償回
路の制御回路。
【請求項１０】前記制御手段は、前記計測手段によっ
て計測された前記第１の時間と前記第２の時間との差が
ゼロになるように前記非線型補償回路を制御することを
特徴とする請求項９記載の非線型補償回路の制御回路。
【請求項１１】前記制御手段は、前記計測手段によっ
て計測された前記第１の時間と前記第２の時間との差が
ゼロになるように前記入力信号のバイアスレベルを調整
し、そのバイアスレベルに対してプラス側の振幅とマイ
ナス側の振幅とが等しくなるように前記非線型補償回路
を制御することを特徴とする請求項９記載の非線型補償
回路の制御回路。
【請求項１２】前記非線型補償回路は、その入力信号
をｘ、コントロール信号をｃ、出力信号をｙとすると
き、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡
≦１）なる関数形で表わされる入出力特性を持つことを特徴と
する請求項９記載の非線型補償回路の制御回路。
【請求項１３】前記非線型補償回路の出力信号を用い
てフィードバックにより前記非線型補償回路を制御する
ことを特徴とする請求項１２記載の非線型補償回路の制
御回路。
【請求項１４】前記計測手段は前記非線型補償回路の
出力信号波形の時間平均値を求め、前記制御手段は、前記計測手段で求められた時間平均値
に対して出力信号波形が高い時間と低い時間との差を積
分し、その積分結果に基づいて前記非線型補償回路を制
御することを特徴とする請求項１３記載の非線型補償回
路の制御回路。
【請求項１５】前記計測手段は、前記非線型補償回路
の出力端との間に設けられてＡＣ結合するコンデンサか
らなることを特徴とする請求項１４記載の非線型補償回
路の制御回路。
【請求項１６】前記入力信号が記録媒体から読み取ら
れた読取信号であることを特徴とする請求項９記載の非
線型補償回路の制御回路。
【請求項１７】前記読取信号が２次の歪を持つことを
特徴とする請求項１６記載の非線型補償回路の制御回
路。
【請求項１８】入力信号に対してコントロール信号に
応じて非線型補償をなす非線型補償方法であって、入力信号をｘ、コントロール信号をｃ、出力信号をｙと
するとき、その入出力特性が、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡
≦１）なる関数形で表わされることを特徴とする非線型補償方
法。
【請求項１９】入力信号に対して非線型補償をなす非
線型補償回路の制御方法であって、基準レベルに対して前記入力信号波形がプラス側にある
第１の時間とマイナス側にある第２の時間とを計測し、その計測された前記第１の時間と前記第２の時間との差
に基づいて前記非線型補償回路を制御することを特徴と
する非線型補償回路の制御方法。
【請求項２０】前記第１の時間と前記第２の時間との
差がゼロになるように前記非線型補償回路を制御するこ
とを特徴とする請求項１９記載の非線型補償回路の制御
方法。
【請求項２１】前記第１の時間と前記第２の時間との
差がゼロになるように前記入力信号のバイアスレベルを
調整し、そのバイアスレベルに対してプラス側の振幅と
マイナス側の振幅とが等しくなるように前記非線型補償
回路を制御することを特徴とする請求項１９記載の非線
型補償回路の制御方法。
【請求項２２】記録媒体から記録情報を読み取る読取
手段と、前記読取手段で読み取られた読取信号に対して
非線型補償をなす非線型補償回路と、前記非線型補償回
路の補償量を制御する制御回路とを備えた記録再生装置
であって、前記制御回路は、基準レベルに対して前記読取信号波形がプラス側にある
第１の時間とマイナス側にある第２の時間とを計測する
計測手段と、前記計測手段によって計測された前記第１の時間と前記
第２の時間との差に基づいて前記非線型補償回路を制御
する制御手段とを有することを特徴とする記録再生装
置。
【請求項２３】前記制御手段は、前記計測手段によっ
て計測された前記第１の時間と前記第２の時間との差が
ゼロになるように前記非線型補償回路を制御することを
特徴とする請求項２２記載の記録再生装置。
【請求項２４】前記制御手段は、前記計測手段によっ
て計測された前記第１の時間と前記第２の時間との差が
ゼロになるように前記読取信号のバイアスレベルを調整
し、そのバイアスレベルに対してプラス側の振幅とマイ
ナス側の振幅とが等しくなるように前記非線型補償回路
を制御することを特徴とする請求項２２記載の記録再生
装置。
【請求項２５】前記非線型補償回路は、その入力信号
をｘ、コントロール信号をｃ、出力信号をｙとすると
き、ｙ＝（ｘ＋ｃ）／（１＋ｃｘ）（但し、≡ｘ，ｃ≡
≦１）なる関数形で表わされる入出力特性を持つことを特徴と
する請求項２２記載の記録再生装置。
【請求項２６】前記非線型補償回路は、前記読取信号に応じた差動電流を逆双曲線関数に比例し
た差動電圧に変換する逆双曲線関数発生手段と、前記逆双曲線関数発生手段で変換された差動電圧に対し
て前記コントロール信号に応じたオフセットを付与する
オフセット付与手段と、前記オフセット付与手段によってオフセットが付与され
た差動電圧を双曲線関数に比例した信号に変換する双曲
線関数発生手段とを有することを特徴とする請求項２５
記載の記録再生装置。
【請求項２７】前記非線型補償回路はさらに、前記双
曲線関数発生手段で発生するＤＣオフセットをキャンセ
ルするオフセットキャンセル手段を有することを特徴と
する請求項２６記載の記録再生装置。
【請求項２８】非線型補償時に発生するゲイン変動を
補正するゲイン補正手段を有することを特徴とする請求
項２６記載の記録再生装置。
【請求項２９】前記読取信号が２次の歪を持つことを
特徴とする請求項２２記載の記録再生装置。