KR19990013301A

KR19990013301A - 디지탈화상 보정장치 및 디스플레이장치

Info

Publication number: KR19990013301A
Application number: KR1019980001496A
Authority: KR
Inventors: 츄조다케시
Original assignee: 기타오카다카시; 미쓰비시덴키(주)
Priority date: 1997-07-14
Filing date: 1998-01-20
Publication date: 1999-02-25
Also published as: JP3634575B2; TW358316B; KR100270722B1; US6148112A; JPH1132345A

Abstract

CRT를 사용한 텔레비젼수상기 등의 디스플레이장치에 관하여 특히, 화면상에서의 수렴 및 도형왜곡 등을 보정하는 디지탈화상 보정장치 및 이 디지탈화상 보정장치를 구비하는 디스플레이장치에 관한 것으로서, 메모리를 소용량화하기 위한 회로가 필요하기 때문에 회로구성이 복잡하게 되고 또 수평주사선수가 변경된 경우 증가한 수평주사선에 대응해서 공급하는 보정데이타를 기억시켜 두는 메모리용량에 한계가 있다는 문제점을 해결하기 위해서, 래스터스캔방식에 의해 표시되는 CRT의 화면상의 위치에 1대 1로 대응한 화상보정점에 있어서의 화상을 보정하기 위한 보정데이타를 화상보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있는 메모리, 화면상의 래스터스캔과 동기해서 메모리에서 보정데이타를 리드하는 리드회로, 리드회로가 리드한 보정데이타의 연계패턴에 따라 화상보정점에 있어서의 보정신호를 작성하는 보정신호 작성회로 및 보정신호 작성회로가 작성한 보정신호에 따라 화상을 보정하는 보정회로를 구비하였다.

이렇게 하는 것에 의해서, 화상보정의 정밀도를 저하시키는 일 없이 메모리용량을 대폭으로 삭감할 수 있고, 화상보정을 실행하는 디지탈화상 보정장치를 저렴하게 제공할 수 있다는 효과가 얻어진다.

Description

디지탈화상 보정장치 및 디스플레이장치

본 발명은 CRT를 사용한 텔레비젼수상기 등의 디스플레이장치에 관한 것으로서, 특히, 화면상에서의 수렴(convergence) 및 도형왜곡 등을 보정하는 디지탈화상 보정장치 및 이 디지탈화상 보정장치를 구비하는 디스플레이장치에 관한 것이다.

도 11은 예를 들면 일본국 특허공개공보 평성7-288830호에 개시된 종래의 디지탈화상 보정장치의 구성예를 도시한 블럭도이다. 이 디지탈화상 보정장치는 수평블랭킹펄스가 입력되는 입력단자(1), 수직블랭킹펄스가 입력되는 입력단자(2), 입력단자(1), (2)에 접속된 위상동기회로(3)(PLL)와 필드판별회로(7), PLL(3)에서 기준클럭이 인가되는 분주카운터(4) 및 입력단자(2)에 접속되고 분주카운터(4)에서 시스템클럭이 인가되는 H어드레스카운터(5)를 구비하고 있다.

이 디지탈화상 보정장치는 또 H어드레스카운터(5)에 접속된 메모리(6), 메모리(6)에 접속된 래치회로(8), 메모리(6)과 래치회로(8)에 접속된 평균연산회로(9) 및 상기 메모리(6), 평균연산회로(9), 필드판별회로(7)에 접속된 전환회로(10)을 구비하고 있다.

이 디지탈화상 보정장치는 또 전환회로(10)에 접속된 래치회로(11), 래치회로(11)에 접속된 디지탈/아날로그변환기(12)(D/A변환기 ; DAC), D/A변환기(12)에 접속된 저역필터(13)(LPF), LPF(13)에 접속된 증폭기(14)(AMP) 및 증폭기(14)에 접속된 수렴요크코일(CY코일)을 구비하고 있다.

이하, 이와 같은 구성의 디지탈화상 보정장치의 동작을 설명한다.

미리, 도 12의 (b)에 도시한 바와 같은 화면상의 각 점에서 필요로 되는 수렴보정량을 디지탈수렴 보정데이타로 해서 도 12의 (a)에 도시한 바와 같이 1바이트단위로 메모리(6)(「0000」「0001」 ; 어드레스)에 기억해 둔다. 그리고, CRT에 있어서의 래스터스캔(raster scanning)과 동기해서 화면상의 최초의 수평주사선에서 순차 각 점의 수렴보정데이타를 리드한다. 리드된 수렴보정데이타는 D/A변환기(12)에 의해 아날로그데이타로 변환된 후 LPF(13)에 의해 데이타 사이가 보간되어 연속한 수렴보정신호로 되고, 증폭기(14)에 의해 증폭되어 CY코일(15)를 구동한다.

이것에 의해, CRT에서는 CY코일(15)에서 화면상의 각 점의 수렴을 보정하는 수렴보정자계가 발생한다.

입력단자(1)에서는 CRT에 있어서의 래스터스캔과 동기한 수평편향주파수fH의 수평블랭킹펄스H.BLK가 입력되고, 입력단자(2)에서는 CRT에 있어서의 래스터스캔과 동기한 수직편향주파수fV의 수직블랭킹펄스V.BLK가 입력된다.

PLL(3)은 수평블랭킹펄스H.BLK가 체배(multiplication)된 기준클럭을 생성하고, 분주카운터(4)는 그의 기준클럭과 동기해서 수평방향의 분주를 항상 일정하게 유지하는 시스템클럭을 H어드레스카운터(5)에 공급한다.

H어드레스카운터(5)는 수직블랭킹펄스V.BLK를 입력받아 수평, 수직의 시간적위상에 대응한(화면상의 위치에 대응한) 리드어드레스를 발생시킨다.

이것에 의해 화면상의 수렴보정을 필요로 하는 각 점(수렴보정점)마다 필요로 하는 수렴보정량을 개별로 제어할 수 있어 원하는 파형을 갖는 수렴보정신호를 얻을 수가 있다.

필드판별회로(7)은 입력단자(1)에서 수평블랭킹펄스H.BLK와 입력단자(2)에서 수직블랭킹펄스V.BLK가 공급된다. 필드판별회로(7)은 수평블랭킹펄스H.BLK와 수직블랭킹펄스V.BLK의 위상관계에 따라 기수/우수필드의 판별을 실행하고, 이 판별결과에 의해 전환회로(10)을 제어한다.

전환회로(10)은 우수필드일 때에는 X측으로 기수필드일 때에는 Y측으로 각각 닫는다.

한편, 메모리(6)에는 우수필드의 화면의 수렴보정점의 수렴보정데이타만 미리 기억되어 있다. 메모리(6)에서 리드된 수렴보정데이타는 전환회로(10)의 X측 및 래치회로(8)에 공급된다.

래치회로(8)에서는 공급된 수렴보정데이타가 1수평주기분 지연된다. 이 래치회로(8)에서 출력된 수렴보정데이타는 평균연산회로(9)에 공급되고, 메모리(6)에서 2수평주기분 지연되어 리드된 수렴보정데이타와의 평균값이 구해진다.

이 평균연산회로(9)에 동시에 공급되는 수렴보정데이타는 상기한 바와 같이 우수필드의 서로 인접하는 2개의 수평주사선에 있어서의 각각의 수렴보정점에서의 수렴보정데이타이고, 따라서 이들 평균의 수렴보정데이타가 얻어진다. 이 평균된 수렴보정데이타는 전환회로(10)의 Y측에 공급된다.

따라서, 우수필드일 때에는 메모리(6)에서 리드된 수렴보정데이타가 그 대로 전환회로(10)을 통해서 래치회로(11)에 의해 순차 래치되고 기수필드일 때에는 전환회로(10)에 의해 평균연산회로(9)로부터의 평균된 수렴보정데이타가 기수필드의 수렴보정데이타로서 선택되고 래치회로(11)에 의해 순차 래치된다.

래치회로(11)에서 출력되는 수렴보정데이타는 D/A변환기(12)에 의해 아날로그의 수렴보정데이타로 변환되고, LPF(13)에 의해 데이타 사이가 보간되어 연속한 수렴보정신호로 된 후, 증폭기(14)에 의해 증폭되어 CY코일(15)에 공급된다.

이상과 같이, 종래기술에서는 기수, 우수필드중 우수필만의 수렴보정데이타를 메모리(6)에 기억해 두고, 기수필드에서는 우수필드의 서로 인접하는 2개의 수평주사선에 있어서의 수렴보정점에서의 수렴보정데이타를 평균화해서 수렴보정데이타를 얻는 구성으로 되어 있으므로, 기수, 우수필드 모두의 수렴보정데이타를 미리 메모리(6)에 기억해 두는 경우에 비해 메모리(6)을 소용량화하고 있다.

상술한 것은 수렴보정 이외에 있어서도 동일하고, 도형왜곡보정, 화이트벨런스(white balance)와 휘도불균일보정 및 포커스보정에 있어서도 각각 메모리에 도형왜곡보정데이타, 화이트벨런스 및 휘도불균일보정데이타 및 포커스보정데이타를 기억시키고, 각각 수렴보정용 자계발생회로(증폭기(14), CY코일(15)) 대신에 도형왜곡보정회로, 화이트벨런스와 휘도불균일보정회로, 포커스보정회로를 마련하는 것에 의해 각각의 보정을 실행할 수 있다.

종래의 디지탈화상 보정장치는 상술한 바와 같이, 메모리(6)을 소용량화하기 위한 회로가 필요하기 때문에 회로구성이 복잡하게 되고, 또 수평주사선수가 변경된 경우 즉 동기신호의 주파수가 변경된 경우에 보정의 정밀도를 확보하기 위해서 증가한 수평주사선에 대응해서 공급하는 보정데이타를 기억시켜 두는 메모리용량에 한계가 있다는 등의 구성상 비용적면에서 문제가 있었다.

또, 보정정밀도를 향상시키기 위해서는 D/A변환기에 입력되는 신호의 분해능을 높일 필요가 있지만, 이 분해능을 높인 경우에는 보다 고가의 D/A변환기가 필요로 됨과 동시에 메모리에 기억되어 있는 1보정데이타당 비트수가 증대하기 때문에 보다 고가의 메모리가 필요하게 되어 디지탈화상 보정장치가 고가로 된다는 문제가 있었다.

본 발명의 목적은 상술한 바와 같은 사정을 감안하여 이루어진 것으로서, 메모리용량을 대폭으로 삭감할 수 있고 저렴한 디지탈화상 보정장치 및 디스플레이장치를 제공하는 것이다.

도 1은 본 발명에 관한 디지탈화상 보정장치의 실시예의 구성을 도시한 블럭도,

도 2는 1비트 래치회로의 구성예를 도시한 블럭도,

도 3은 본 발명에 관한 디지탈화상 보정장치의 CRT화면상의 각 점에 있어서의 수렴보정데이타를 설명하기 위한 설명도,

도 4는 1비트디지탈/아날로그변환기의 구성예를 도시한 블럭도,

도 5는 본 발명에 관한 디지탈화상 보정장치의 각부에 있어서의 신호의 관계예를 도시한 타이밍도,

도 6은 본 발명에 관한 디지탈화상 보정장치의 실시예의 구성을 도시한 블럭도,

도 7은 도 6에 도시한 디지탈화상 보정장치의 동작을 설명하기 위한 설명도,

도 8은 본 발명에 관한 디지탈화상 보정장치의 실시예의 구성을 도시한 블럭도,

도 9는 본 발명에 관한 디지탈화상 보정장치의 실시예의 구성을 도시한 블럭도,

도 10은 본 발명에 관한 디스플레이장치의 실시예의 구성을 도시한 블럭도,

도 11은 종래의 디지탈화상 보정장치의 구성예를 도시한 블럭도,

도 12는 종래의 디지탈화상 보정장치의 CRT화면상의 각 점에 있어서의 수렴보정데이타를 설명하기 위한 설명도.

※부호의 설명※

1,2 입력단자, 3 위상동기회로(PLL : 리드회로), 4 분주카운터(리드회로), 5 H어드레스카운터(리드회로), 13 저역필터(LPF : 보정신호 작성회로), 14 증폭기(보정자계 발생회로), 15 수렴요크코일(보정자계 발생회로), 16 메모리, 17 1비트 래치회로(리드회로), 18 1비트 디지탈/아날로그변환기(1비트 D/A변환기 ; 보정신호 작성회로), 19 수평주사선수 판별회로, 20 래치회로(리드회로), 21 시프트레지스터(리드회로), 22 플립플롭(타이밍신호 작성회로), 23, 24 NOR게이트(타이밍신호 작성회로), 25, 26 플립플롭(래치회로), 27 가감산회로(승강압신호 출력회로), 28 적분회로(보정신호 작성회로), 29 편향제어유닛(보정자계 발생회로), 30 영상보정유닛, 31 포커스코일구동증폭기, 32 포커스코일(보정자계 발생회로), 36 동기/편향회로, 37 디지탈화상 보정장치.

본 발명에 관한 디지탈화상 보정장치는 래스터스캔방식에 의해 표시되는 CRT의 화면상의 위치에 1대 1로 대응한 화상보정점에 있어서의 화상을 보정하기 위한 보정데이타를 상기 화상보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있는 메모리, 상기 화면상의 래스터스캔과 동기해서 상기 메모리에서 상기 보정데이타를 리드하는 리드회로, 상기 리드회로가 리드한 보정데이타의 상기 연계패턴에 따라 상기 화상보정점에 있어서의 보정신호를 작성하는 보정신호 작성회로 및 상기 보정신호 작성회로가 작성한 보정신호에 따라 화상을 보정하는 보정회로를 구비하는 것을 특징으로 한다.

이 디지탈화상 보정장치에서는 메모리가 화상을 보정하기 위한 보정데이타를 화상보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있고, 리드회로가 화면상의 래스터스캔과 동기해서 메모리에서 상기 보정데이타를 리드한다. 보정신호 작성회로는 리드회로가 리드한 보정데이타의 서로 인접하는 1비트데이타의 연계패턴에 따라 상기 화상보정점에 있어서의 보정신호를 작성하고, 보정회로는 이 작성한 보정신호에 따라 화상을 보정한다.

이것에 의해 화상보정점마다 1비트의 보정데이타를 기억하는 것 만으로 화상보정을 실행할 수가 있다. 따라서, 화상보정의 정밀도를 저하시키는 일 없이 메모리용량을 대폭으로 삭감할 수 있으며, 메모리의 소용량화를 위한 회로가 불필요하게 되기 때문에 화상보정을 실행하는 디지탈화상 보정장치를 저렴하게 제공할 수가 있다.

또, 본 발명에 관한 디지탈화상 보정장치는 래스터스캔방식에 의해 표시되는 CRT의 화면상의 위치에 1대 1로 대응한 수렴보정점에 있어서의 수렴을 보정하기 위한 수렴보정데이타를 상기 수렴보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있는 메모리, 상기 화면상의 래스터스캔과 동기해서 상기 메모리에서 상기 수렴보정데이타를 리드하는 리드회로, 상기 리드회로가 리드한 수렴보정데이타의 상기 연계패턴에 따라서 상기 수렴보정점에 있어서의 수렴보정신호를 작성하는 보정신호 작성회로 및 상기 보정신호 작성회로가 작성한 수렴보정신호에 따라 수렴을 보정하기 위한 수렴보정자계를 발생하는 보정자계 발생회로를 구비하는 것을 특징으로 한다.

이 디지탈화상 보정장치에서는 메모리가 수렴보정데이타를 수렴보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있고, 리드회로가 화면상의 래스터스캔과 동기해서 메모리에서 상기 수렴보정데이타를 리드한다. 보정신호 작성회로는 리드회로가 리드한 수렴보정데이타의 서로 인접하는 1비트데이타의 연계패턴에 따라 상기 수렴보정점에 있어서의 수렴보정신호를 작성하고, 보정자계 발생회로는 이 작성한 수렴보정신호에 따라 수렴보정자계를 발생한다.

이것에 의해 수렴보정점마다 1비트의 수렴보정데이타를 기억하는 것 만으로 수렴보정을 실행할 수 있다. 따라서, 수렴보정의 정밀도를 저하시키는 일 없이 메모리용량을 대폭으로 삭감할 수 있고, 메모리의 소용량화를 위한 회로가 불필요하게 되기 때문에 수렴보정을 실행하는 디지탈화상 보정장치를 저렴하게 제공할 수 있다.

또, 본 발명에 관한 디스플레이장치는 상기한 것 중의 어느 하나의 디지탈화상 보정장치를 구비하는 것을 특징으로 한다.

이 디스플레이장치에서는 상기한 것 중의 어느 하나의 디지탈화상 보정장치를 구비하고 있으므로, 저렴한 디스플레이장치를 실현할 수 있다.

이하, 본 발명을 그 실시예를 도시한 도면에 따라 설명한다.

실시예 1

도 1은 본 발명에 관한 디지탈화상 보정장치의 실시예 1의 구성을 도시한 블럭도이다. 이 디지탈화상 보정장치는 수평블랭킹펄스가 입력되는 입력단자(1), 수직블랭킹펄스가 입력되는 입력단자(2), 입력단자(1), (2)에 접속된 위상동기회로(3)(PLL) 및 수평주사선수 판별회로(19), PLL(3)에서 기준클럭이 인가되는 분주카운터(4) 및 입력단자(2)에 접속되고 분주카운터(4)에서 시스템클럭이 인가되는 H어드레스카운터(5)를 구비하고 있다.

이 디지탈화상 보정장치는 또 H어드레스카운터(5)에 접속되고, CRT화면상의 각 점에서 필요로 되는 수렴보정량을 각 점마다 1비트데이타로서 기억하고 있는 메모리(16), 메모리(16)에 접속된 1비트래치회로(17)(1bit-LAT), 1비트래치회로(17)에 접속된 1비트디지탈/아날로그변환기(18)(1bit-DAC), 1비트디지탈/아날로그변환기(18)에 접속된 저역필터(13)(LPF), LPF(13)에 접속된 증폭기(14)(AMP) 및 증폭기(14)에 접속된 수렴요크코일(15)(CY코일)을 구비하고 있다.

미리, 도 3의 (b)에 도시한 바와 같은 CRT화면상의 각 점에서 필요로 되는 수렴보정량을 디지탈수렴보정데이타로서, 도 3의 (a)에 도시한 바와 같이 각 점마다 1비트의 UP/DOWN데이타로서 메모리(16)에 기억해 둔다(단, 어드레스「0000」「0001」 마다 1바이트 기억하고, 어드레스마다의 8점을 MSB→LSB순으로 대응시킨다). 그리고, CRT에 있어서의 래스터스캔과 동기해서 CRT화면상의 최초의 수평주사선에서 순차 각 점의 수렴보정데이타를 1바이트단위로 리드한다.

리드된 1바이트단위의 수렴보정데이타는 1비트래치회로(17)에 의해 비트직렬의 UP/DOWN데이타로 변환된 후, 1비트디지탈/아날로그변환기(18)에 의해 UP/DOWN데이타에서 아날로그데이타로 변환된다.

1비트디지탈/아날로그변환기(18)에 의해 변환된 아날로그데이타는 LPF(13)에 의해 데이타 사이가 보간되어 연속한 수렴보정신호로 되고, 증폭기(14)에 의해 증폭된 후 CY코일(15)에 공급된다.

이것에 의해 CRT에서는 CY코일(15)에서 화면상의 각 점의 수렴을 보정하는 수렴보정자계가 발생한다.

이 때, 입력단자(1)에서는 CRT에 있어서의 래스터스캔과 동기한 수평편향주파수fH의 수평블랭킹펄스H.BLK가 입력되고, 입력단자(2)에서는 CRT에 있어서의 래스터스캔과 동기한 수직편향주파수fV의 수직블랭킹펄스V.BLK가 입력된다.

PLL(3)은 수평블랭킹펄스H.BLK가 체배된 기준클럭을 생성하고, 분주카운터(4)는 그의 기준클럭과 동기해서 수평방향의 분주를 항상 일정하게 유지하는 시스템클럭을 H어드레스카운터(5)에 공급한다.

H어드레스카운터(5)는 수직블랭킹펄스V.BLK를 입력받아 수평, 수직의 시간적위상에 대응한(CRT화면상의 위치에 대응한) 리드어드레스를 발생시킨다.

수평주사선수 판별회로(19)는 CRT화면에 표시할 영상신호의 1프레임내의 수평주사선수를 판별하고, 메모리(16)에 공급하는 리드어드레스를 출력제어한다. 즉, 동기신호의 주파수가 변경되는 것에 의해 1프레임내의 수평주사선수의 밀도가 변환하므로 메모리(16)에 기억되어 있는 예를 들면 1프레임내의(표준)수평주사선수 525개에 대응하는 수렴보정데이타에 대해서 판별한 수평주사선수가 예를 들면 750개라면, 메모리(16)내의 수렴보정데이타중 평균적으로 분산시킨 225개분에 대해서는 2회 반복해서 리드하도록 제어한다. 또, 판별한 수평주사선수가 예를 들어 400개라면 평균적으로 분산시킨 125개분에 대해서는 선택적으로 리드하도록 제어한다.

도 2는 1비트래치회로(17)의 구성예를 도시한 블럭도이다. 이 1비트래치회로(17)은 메모리(16)에서 리드된 1바이트단위의 수렴보정데이타를 시스템클럭과 동기해서 래치하는 래치회로(20) 및 래치회로(20)이 래치한 1바이트단위의 수렴보정데이타를 시스템클럭과 동기해서 비트직렬데이타로 변환하는 시프트레지스터(21)을 구비하고 있다.

이와 같은 구성의 1비트래치회로(17)에서는 래치회로(20)이 메모리(16)에서 리드된 1바이트단위의 수렴보정데이타를 시스템클럭과 동기해서 래치한다. 그리고, 래치회로(20)이 래치한 1바이트단위의 수렴보정데이타를 시프트레지스터(21)이 시스템클럭과 동기해서 시프트하여 출력하는 것에 의해 비트직렬데이타로 변환한다.

도 4는 1비트디지탈/아날로그변환기(18)의 구성예를 도시한 블럭도이다. 이 1비트디지탈/아날로그변환기(18)은 시스템클럭이 입력되고 서로 역위상인 위상게이트신호GATE1, GATE2를 출력하는 플립플롭(22), 위상게이타신호GATE1 및 시스템클럭이 입력되고 타이밍신호CLK1을 출력하는 NOR게이트(23), 위상게이트신호GATE2 및 시스템클럭이 입력되고 타이밍신호CLK2를 출력하는 NOR게이트(24), 타이밍신호CLK1에 의해 1비트래치회로(17)로부터의 비트직렬데이타를 래치하는 플립플롭(25) 및 타이밍신호CLK2에 의해 1비트래치회로(17)로부터의 비트직렬데이타를 래치하여 반전출력하는 플립플롭(26)을 구비하고 있다.

이 1비트디지탈/아날로그변환기(18)은 또 플립플롭(25)가 래치하여 가산(UP)신호로서 출력한 신호를 반전입력으로 하고 플립플롭(26)이 래치하여 감산(DOWN)신호로서 출력한 신호를 비반전입력으로 하는 연산증폭기(OP앰프)를 갖고 감산(DOWN)신호가 H레벨일 때에는 H레벨로 되고 가산(UP)신호가 H레벨일 때에는 L레벨로 되는 UP/DOWN신호를 출력하는 가감산회로(27) 및 가감산회로(27)이 출력한 UP/DOWN신호를 반전입력으로 해서 작동하는 연산증폭기를 갖고 UP/DOWN신호가 H레벨일 때에는 전압레벨이 저하하고 UP/DOWN신호가 L레벨일 때에는 전압레벨이 상승하는 아날로그신호를 출력하는 적분회로(28)을 구비하고 있다.

도 5는 상술한 비트직렬데이타(a), 시스템클럭(b), 위상게이트신호GATE1(c), 위상게이트신호GATE2(d), 타이밍신호CLK1(e), 타이밍신호CLK2(f), 가산(UP)신호(g), 감산(DOWN)신호(h), UP/DOWN신호(i) 및 적분회로(28)이 출력하는 아날로그출력신호(j)의 관계의 예를 도시한 타이밍도이다. 이하, 이 타이밍도를 참조하면서 1비트디지탈/아날로그변환기(18)의 동작을 설명한다.

플립플롭(22)는 시스템클럭(b)를 인가받아 시스템클럭의 2배주기를 갖고, 서로 역위상인 위상게이트신호GATE1(c), GATE2(d)를 출력한다.

NOR게이트(23), (24)는 펄스폭이 시스템클럭과 동일하고 서로 반주기(=시스템클럭의 1주기) 어긋나 있는 타이밍신호CLK1(e), CLK2(f)를 출력한다.

플립플롭(25), (26)은 타이밍신호CLK1(e), CLK2(f)에 의해 1비트래치회로(17)로부터의 직렬데이타(a)의 서로 인접하는 1비트를 각각 래치한다.

여기서, 직렬데이타(a)의 서로 인접하는 1비트데이타의 가능한 조합(연계패턴)은 「11」, 「00」, 「10」 및 「01」이다.

플립플롭(25), (26)이 각각 래치한 서로 인접하는 1비트데이타의 조합이 「11」일 때, 가산(UP)신호(g)는 「1」, 감산(DOWN)신호(h)는 「0」으로 되고, 가감산회로(27)은 「-1레벨」의 UP/DOWN신호를 출력한다. 이 때, 적분회로(28)이 출력하는 아날로그출력신호(j)는 상승한다.

플립플롭(25), (26)이 각각 래치한 서로 인접하는 1비트데이타의 조합이 「00」일 때, 가산(UP)신호(g)는 「0」, 감산(DOWN)신호(h)는 「1」로 되고, 가감산회로(27)은 「+1레벨」의 UP/DOWN신호를 출력한다. 이 때, 적분회로(28)이 출력하는 아날로그출력신호(j)는 저하한다.

플립플롭(25), (26)이 각각 래치한 서로 인접하는 1비트데이타의 조합이 「10」일 때, 가산(UP)신호(g)는 「1」, 감산(DOWN)신호(h)는 「1」로 되고, 가감산회로(27)은 「0레벨」의 UP/DOWN신호를 출력한다. 이 때, 적분회로(28)이 출력하는 아날로그출력신호(j)는 변화하지 않는다.

플립플롭(25), (26)이 각각 래치한 서로 인접하는 1비트데이타의 조합이 「01」일 때, 가산(UP)신호(g)는 「0」, 감산(DOWN)신호(h)는 「0」으로 되고, 가감산회로(27)은 「0레벨」의 UP/DOWN신호를 출력한다. 이 때, 적분회로(28)이 출력하는 아날로그출력신호(j)는 변화하지 않는다.

따라서, 1비트래치회로(17)로부터의 직렬데이타(a)의 서로 인접하는 1비트데이타의 조합(연계패턴)에 의해 수렴보정점의 수렴보정량(서로 인접하는 수렴보정점에 있어서의 보정량의 변화는 1비트로 표현할 수 있다)를 결정할 수 있다.

이상과 같이, CRT화면상의 위치에 1대 1로 대응한 수렴보정점에서 필요로 된는 수렴보정데이타를 1비트의 UP/DOWN데이타로서 메모리(16)에 기억시켰으므로, 수렴보정점 각각에 있어서 원하는 파형레벨을 갖는 수렴보정신호를 생성하기 위해 기수, 우수필드 모두의 수렴보정데이타를 메모리(16)에 기억시키는 경우에 있어서도 예를들면, 종래 8비트폭 메모리 및 디지탈/아날로그변환기를 사용하고 있던 경우에 비해 메모리의 용량을 1/비트폭 = 1/8로 대폭으로 삭감할 수 있다. 따라서, 메모리용량을 작게 하기 위한 전자회로가 불필요하여 저부품원가의 디지탈화상 보정장치를 실현할 수가 있다.

실시예 2

도 6은 본 발명에 관한 디지탈화상 보정장치의 실시예 2의 구성을 도시한 블럭도이다. 이 디지탈화상 보정장치는 도형왜곡을 보정하기 위한 디지탈화상 보정장치로서, 도 1에 도시한 블럭도에 있어서 LPF(13), 증폭기(14) 및 CY코일(15)를 제거하고, 1비트디지탈/아날로그변환기(18)이 출력하는 아날로그출력신호를 직접, 도형왜곡을 보정하기 위한 편향제어유닛(29)(DEFL)의 제어단자에 인가하는 구성이다. 메모리(16)에는 CRT화면상의 각 점에서 필요로 되는 도형왜곡보정량을 각 점마다 1비트데이타로서 기억하고 있다.

이와 같은 디지탈화상 보정장치에서는 CRT화면상의 위치에 1대 1로 대응한 보정점에 있어서의 도형왜곡보정데이타를 메모리(16)에서 리드하고, 편향제어유닛(29)에 인가한다. 편향제어유닛(29)는 인가된 보정점마다의 도형왜곡보정데이타에 따라 편향코일에 흐르는 전류를 제어하는 것에 의해서 도 7의 (a)에 도시한 바와 같은 무보정상태의 래스터형상을 도 7의 (b)에 도시한 바와 같이 다이나믹하게 보정한다.

그 밖의 구성 및 동작에 대해서는 실시예 1에서 설명한 디지탈화상 보정장치의 구성 및 동작과 동일하므로 설명을 생략한다.

이상과 같이, CRT화면상의 위치에 1대 1로 대응한 도형왜곡보정점에서 필요로 되는 도형왜곡보정데이타를 1비트의 UP/DOWN데이타로서 메모리(16)에 기억시켰으므로, 도형왜곡보정점 각각에 있어서 원하는 파형레벨을 갖는 도형왜곡보정신호를 생성하기 위해 기수, 우수필드 모두의 도형왜곡보정데이타를 메모리(16)에 기억시키는 경우에도 예를 들면, 종래 8비트폭 메모리 및 디지탈/아날로그변환기를 사용하고 있던 경우에 비해 메모리의 용량을 1/비트폭 = 1/8로 대폭으로 삭감할 수 있다. 따라서, 메모리용량을 작게 하기 위한 전자회로가 불필요하여 저부품원가의 디지탈화상 보정장치를 실현할 수 있다.

실시예 3

도 8은 본 발명에 관한 디지탈화상 보정장치의 실시예 3의 구성을 도시한 블럭도이다. 이 디지탈화상 보정장치는 화이트벨런스 및 휘도불균일을 보정하기 위한 디지탈화상 보정장치로서, 도 1에 도시한 블럭도에 있어서 LPF(13), 증폭기(14) 및 CY코일(15)를 제거하고, 1비트디지탈/아날로그변환기(18)이 출력하는 아날로그출력신호를 집적, 화이트벨런스 및 휘도불균일을 보정하기 위한 영상보정유닛(30)(VIDEO)의 제어단자에 인가하는 구성이다. 메모리(16)에는 CRT화면상의 각 점에서 필요로 되는 화이트벨런스 및 휘도불균일의 보정량을 각 점마다 1비트데이타로서 기억하고 있다.

이와 같은 디지탈화상 보정장치에서는 CRT화면상의 각 점에 있어서의 적, 록, 청의 3원색 각각의 휘도 및 콘트라스트를, CRT화면상의 위치에 1대 1로 대응한 보정점에 있어서의 적, 록, 청의 3원색 각각의 휘도 및 콘트라스트의 보정데이타를 메모리(16)에서 리드하고 영상보정유닛(30)에 인가한다. 영상보정유닛(30)은 인가된 보정점마다의 적, 록, 청의 3원색 각각의 휘도 및 콘트라스트의 보정데이타에 따라 CRT화면상의 각 점에 있어서의 적, 록, 청의 3원색 각각의 휘도 및 콘트라스트를 다이나믹하게 보정한다.

이상과 같이, CRT화면상의 위치에 1대 1로 대응한 화이트벨런스 및 휘도불균일보정점에서 필요로 되는 화이트벨런스 및 휘도불균일보정데이타를 1비트의 UP/ DOWN데이타로서 메모리(16)에 기억시켰으므로, 화이트벨런스 및 휘도불균일보정점 각각에 있어서 원하는 파형레벨을 갖는 화이트벨런스 및 휘도불균일보정신호를 생성하기 위해 기수, 우수필드 모두의 화이트벨런스 및 휘도불균일보정데이타를 메모리(16)에 기억시키는 경우에 있어서도 예를 들면, 종래 8비트폭 메모리 및 디지탈/아날로그변환기를 사용하고 있던 경우에 비해 메모리의 용량을 1/비트폭 = 1/8로 대폭으로 삭감할 수 있다. 따라서, 메모리용량을 작게하기 위한 전자회로가 불필요하여 저부품원가의 디지탈화상 보정장치를 실현할 수 있다.

실시예 4

도 9는 본 발명에 관한 디지탈화상 보정장치의 실시예 4의 구성을 도시한 블럭도이다. 이 디지탈화상 보정장치는 포커스(포커스코일에 흐르는 전류)를 보정하기 위한 디지탈화상 보정장치이고, 도 1에 도시한 블럭도에 있어서 증폭기(14)를 포커스코일 구동증폭기(31)로, CY코일(15)를 포커스코일(32)로 치환한 구성이다. 메모리(16)에는 CRT화면상의 각 점에서 필요로 되는 포커스보정량을 각 점마다 1비트데이타로서 기억하고 있다.

이와 같은 디지탈화상 보정장치에서는 CRT화면상의 위치에 1대 1로 대응한 보정점에 있어서의 포커스의 보정데이타를 메모리(16)에서 리드한다.

리드된 1바이트단위의 포커스의 보정데이타는 1비트래치회로(17)에 의해 비트직렬데이타로 변환된 후, 1비트디지탈/아날로그변환기(18)에 의해 UP/DOWN데이타에서 아날로그데이타로 변환된다.

1비트디지탈/아날로그변환기(18)에 의해 변환된 아날로그데이타는 LPF(13)에 의해 데이타 사이가 보간되어 연속한 포커스보정신호로 되고, 포커스코일 구동증폭기(31)에 의해 증폭된 후 포커스코일(32)에 공급된다.

이것에 의해, CRT에서는 포커스코일(32)에서 화면상의 각 점의 포커스를 보정하는 포커스보정자계가 발생하고, CRT화면상의 각 점에 있어서의 포커스(포커스코일에 흐르는 전류)를 보정한다.

이상과 같이 CRT화면상의 위치에 1대 1로 대응한 포커스보정점에서 필요로 되는 포커스보정데이타를 1비트의 UP/DOWN데이타로서 메모리(16)에 기억시켰으므로, 포커스보정점 각각에 있어서 원하는 파형레벨을 갖는 포커스보정신호를 생성하기 위해 기수, 우수필드 모두의 포커스보정데이타를 메모리(16)에 기억시키는 경우에 있어서도 예를 들면, 종래 8비트폭 메모리 및 디지탈/아날로그변환기를 사용하고 있던 경우에 비해 메모리의 용량을 1/비트폭 = 1/8로 대폭으로 삭감할 수 있다. 따라서, 메모리용량을 작게 하기 위한 전자회로가 불필요하여 저부품원가의 디지탈화상 보정장치를 실현할 수 있다.

실시예 5

도 10은 본 발명에 관한 디스플레이장치의 실시예 5의 구성을 도시한 블럭도이다. 이 디스플레이장치는 칼라텔레비젼수상기로서, 안테나(41)에 의해 수신된 칼라텔레비젼전파는 튜너(42)에 의해 선택증폭됨과 동시에 중간주파신호로 변환되어 영상중간주파증폭/검파회로(43)으로 보내진다. 중간주파신호는 영상중간주파증폭/검파회로(43)에서 증폭되어 칼라텔레비젼신호와 음성중간주파신호로 분리된다. 음성중간주파신호는 음성중간주파증폭회로(38)에서 증폭된 후, 음성검파증폭회로(39)에 의해 음성신호가 검파증폭되어 스피커(40)에서 출력된다.

칼라텔레비젼신호는 영상증폭회로(33)에서 증폭된 후, 반송색신호C 및 휘도신호Y로 분리되고, 반송색신호C는 색신호재생회로(34)로 보내지고, 휘도신호Y는 휘도신호증폭회로(35) 및 동기/편향회로(36)으로 보내진다. 색신호재생회로(34)에서는 반송색신호C에서 색차신호R-Y, G-Y, B-Y가 재생출력된다. 색차신호R-Y, G-Y,B-Y는 휘도신호증폭회로(35)에서 증폭된 휘도신호Y가 각각 가산되고 색신호R, G, B로 되어 CRT(44)에 입력된다. CRT(44)에서는 색신호R, G, B는 각각의 강도에 따른 전자빔으로 된다.

또, 동기/편향회로(36)은 수평블랭킹펄스H.BLK와 수직블랭킹펄스V.BLK를 디지탈화상 보정장치(37)에 인가한다. 그 밖의 구성 및 동작은 실시예 1에서 설명한 디지탈화상 보정장치의 구성 및 동작과 동일하므로 설명을 생략한다.

이상과 같이, 저부품원가의 디지탈화상 보정장치(37)을 사용하므로 저렴한 디스플레이장치를 실현할 수 있다.

본 발명에 관한 디지탈화상 보정장치에 의하면, 메모리가 화상을 보정하기 위한 보정데이타를 화상보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있고, 리드회로가 화면상의 래스터스캔과 동기해서 메모리에서 상기 보정데이타를 리드한다. 보정신호 작성회로는 리드회로가 리드한 보정데이타의 서로 인접하는 1비트데이타의 연계패턴에 따라 상기 화상보정점에 있어서의 보정신호를 작성하고, 보정회로는 이 작성한 보정신호에 따라 화상을 보정한다.

이것에 의해, 화상보정점마다 1비트의 보정데이타를 기억하는 것만으로 화상보정을 실행할 수 있다. 따라서, 화상보정의 정밀도를 저하시키는 일 없이 메모리용량을 대폭으로 삭감할 수 있고, 메모리의 소용량화를 위한 회로가 불필요하기 되기 때문에 화상보정을 실행하는 디지탈화상 보정장치를 저렴하게 제공할 수가 있다.

또, 본 발명에 관한 디지탈화상 보정장치에 의하면, 메모리가 수렴보정데이타를 수렴보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있고, 리드회로가 화면상의 래스터스캔과 동기해서 메모리에서 상기 수렴보정데이타를 리드한다. 보정신호 작성회로는 리드회로가 리드한 수렴보정데이타의 서로 인접하는 1비트데이타의 연계패턴에 따라 상기 수렴보정점에 있어서의 수렴보정신호를 작성하고, 보정자계 발생회로는 이 작성한 수렴보정신호에 따라 수렴보정자계를 발생한다.

이것에 의해, 수렴보정점마다 1비트의 수렴보정데이타를 기억하는 것만으로 수렴보정을 실행할 수가 있다. 따라서, 수렴보정의 정밀도를 저하시키는 일 없이 메모리용량을 대폭으로 삭감할 수 있고, 메모리의 소용량화를 위한 회로가 불필요하게 되기 때문에 수렴보정을 실행하는 디지탈화상 보정장치를 저렴하게 제공할 수 있다.

또, 본 발명에 관한 디스플레이장치에 의하면, 상기한 것 중의 어느 하나의 디지탈화상 보정장치를 구비하고 있으므로 저렴한 디스플레이장치를 실현할 수가 있다.

Claims

래스터스캔방식에 의해 표시되는 CRT의 화면상의 위치에 1대 1로 대응한 화상보정점에 있어서의 화상을 보정하기 위한 보정데이타를 상기 화상보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있는 메모리, 상기 화면상의 래스터스캔과 동기해서 상기 메모리에서 상기 보정데이타를 리드하는 리드회로, 상기 리드회로가 리드한 보정데이타의 상기 연계패턴에 따라 상기 화상보정점에 있어서의 보정신호를 작성하는 보정신호 작성회로 및 상기 보정신호 작성회로가 작성한 보정신호에 따라 화상을 보정하는 보정회로를 구비하는 것을 특징으로 하는 디지탈화상 보정장치.
래스터스캔방식에 의해 표시되는 CRT의 화면상의 위치에 1대 1로 대응한 수렴보정점에 있어서의 수렴을 보정하기 위한 수렴보정데이타를 상기 수렴보정점마다 서로 인접하는 1비트데이타의 연계패턴으로서 기억하고 있는 메모리, 상기 화면상의 래스터스캔과 동기해서 상기 메모리에서 상기 수렴보정데이타를 리드하는 리드회로, 상기 리드회로가 리드한 수렴보정데이타의 상기 연계패턴에 따라 상기 수렴보정점에 있어서의 수렴보정신호를 작성하는 보정신호 작성회로 및 상기 보정신호 작성회로가 작성한 수렴보정신호에 따라 수렴을 보정하기 위한 수렴보정자계를 발생하는 보정자계 발생회로를 구비하는 것을 특징으로 하는 디지탈화상 보정장치.
특허청구범위 제1항 또는 제2항에 기재된 디지탈화상 보정장치를 구비하는 것을 특징으로 하는 디스플레이장치.