JP3843769B2 - 投射型テレビジョン画像表示装置 - Google Patents
投射型テレビジョン画像表示装置 Download PDFInfo
- Publication number
- JP3843769B2 JP3843769B2 JP2001190591A JP2001190591A JP3843769B2 JP 3843769 B2 JP3843769 B2 JP 3843769B2 JP 2001190591 A JP2001190591 A JP 2001190591A JP 2001190591 A JP2001190591 A JP 2001190591A JP 3843769 B2 JP3843769 B2 JP 3843769B2
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- correction
- period
- adjustment
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の属する技術分野】
本発明は、メモリに記憶されたコンバーゼンス補正のためのデジタルデータ(補正データ)を用いてコンバーゼンス補正を行うデジタルコンバーゼンス補正回路を備えた投射型テレビジョン受像機に係り、特に、画面周辺部でのコンバーゼンス補正の精度を向上せしめた投射型テレビジョン受像機に関する。
【0002】
【従来の技術】
画面周辺部におけるコンバーゼンス補正の精度向上に関する従来技術として、例えば特開昭60−185482号公報に記載のものが知られている。これは、画面内(一水平走査期間における表示範囲)、及び画面外(表示範囲に隣接するブランキング期間)の各々に配置した補正点に対応する補正データをメモリに記憶し、この補正データをアナログ量に変換しローパスフィルタ(LPF)を通してコンバーゼンスの補正波形を作成するものにおいて、縦線の間隔が画面中央部よりも画面周辺部(左右両端)の方が密となるクロスハッチパターンを画面上に表示し、この左右両端に表示された縦線を見ながら手動修正されたコンバーゼンスの補正データを用いて、画面外の補正点に対応する補正データを外挿演算するものである。
【0003】
【発明が解決しようとする課題】
上記従来技術は、画面の左右両端部にクロスハッチパターンの縦線を1本ずつ追加し、これを基準にして画面左右両端部のコンバーゼンス補正を行うので、画面左右両端部におけるコンバーゼンス補正が容易になる。しかしながら、上記従来技術は、画面(表示範囲)の端部近傍に補正点を追加することについては考慮されていないため、画面外の補正点に対応する補正データとそれに隣接する画面内の補正点に対応する補正データとの差が大きいと、LPFを通して得られた補正波形が所望のものとならない(すなわち、ある補正点に対応する補正波形のレベルが、当該補正点の補正データと一致しない)場合がある。例えば、表示範囲の開始位置近傍における補正波形が、画面外の補正データの影響によって、その位置近傍の補正データよりも小さくなり、その部分についてのコンバーゼンス補正の精度が低下する問題が生じる。
【0004】
画面周辺部におけるコンバーゼンス補正の精度の低下は、ハイビジョン放送などの高精細映像信号についてコンバーゼンス補正を行う場合に顕著である。これを図9及び10を用いて次に説明する。
【0005】
一般的に、NTSC方式の映像信号に対応するデジタルコンバーゼンス補正回路は、図9に示すように、一水平走査期間に配置する補正点の総数n=16、表示範囲(有効表示範囲の90%)内の補正点の数m(m<nの整数)=13程度に設定されている。一方、ハイビジョン放送等の高精細映像信号は、NTSC方式の映像信号と比べてブランキング期間が短く(すなわち有効表示範囲が広く)なっている。このため、補正点の数をNTSC方式のものと同様にn=16、m=13とした場合、図10に示すように、表示画面左右端部の期間1001が手動調整によるコンバーゼンス補正データ設定可能範囲から大きく外れてしまう。よって、画面周辺部近傍でコンバーゼンス補正の精度が低下するおそれがある。
【0006】
画面周辺部近傍におけるコンバーゼンス補正の精度を向上させるためには、n及びmの値を例えば2倍(n=32、m=27)にすることにより、表示範囲とブランキング期間との境界近傍における補正点の数を増加させることが考えられる。しかしながら、nの数を2倍にすると、手動調整時の手間や必要な回路規模、またメモリの容量が大きく増加することになり、好ましくない。
【0007】
本発明は、上記の問題点に鑑みて為されたものであり、その目的は、補正点の数を大幅に増加させることなく、画面左右端部におけるコンバーゼンス補正の精度を向上せしめた投射型テレビジョン受像機を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するための、本発明に係る投射型テレビジョン受像機は、水平走査期間の表示範囲端部近傍における補正点同士の間隔が、表示範囲の中央部における補正点同士の間隔よりも狭くなるようにしたことを特徴とするものである。すなわち、本発明は、水平走査期間をn等分した各点に補正点を配置したものにおいて、水平走査周期の表示範囲に配置された補正点と、その表示範囲に隣接するブランキング期間に配置された補正点との間に、更に新たな補正点を追加することにより、表示範囲とブランキング期間との境界近傍(すなわち画面左右端部近傍)における補正点同士の間隔を、他の部分よりも密にしたものである。
【0009】
また、本発明では、上記表示期間に配置される補正点及び上記新たに追加された補正点を、その補正データが外部から調整可能(手動調整により任意に設定可能)である調整点とし、ブランキング期間に配置される補正点を、その補正データが調整点の補正データにより外挿演算される補間点としている。
【0010】
そしてこのような構成によれば、画面左右端部近傍における補正点の数(密度)を局所的に大きくしているため、一水平走査期間における補正点の総数(n)を例えば2倍にするなど大幅に増加させることなく、画面左右端部近傍に対応するコンバーゼンスの補正波形を良好なものにすることができる。よって本発明によれば、手動調整時の手間や必要な回路規模、またメモリの容量が大きく増加させることなく、画面左右端部におけるコンバーゼンス補正の精度を向上させることが可能となる。
【0011】
【発明の実施の形態】
以下、図面を用いて本発明の好ましい実施の形態について説明する。図1は、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の一実施形態を示すブロック図である。水平同期信号入力端子101に入力された水平同期信号、及び垂直同期信号入力端子102に入力された垂直同期信号は、メインカウンタ111に供給される。メインカウンタ111は、水平同期信号及び垂直同期信号でリセットされ、少なくとも1垂直走査期間分のカウントアップ動作が可能に為されている。またメインカウンタ111は、図示しないクロック発生器から出力された、水平同期信号よりもその周期が短いクロック信号を入力し、このクロック信号を一水平走査周期(水平同期信号の1周期)毎にカウントする。メインカウンタ111からの出力信号であるカウント値は、アドレス制御回路112に供給され、補正データメモリ113に記憶された補正データを読み出すための、メモリアクセス用のアドレス信号に変換される。
【0012】
補正データメモリ113は、一水平走査周期内に所定の間隔(本発明では、その間隔が一定ではない)で配置した複数の補正点に各々対応するコンバーゼンスの補正データを、R,G,Bの3原色信号毎に記憶している。この補正データメモリ113に記憶された補正データは、上記アドレス制御回路112によって、電子ビームの走査に従って順次読み出される。補正データメモリ113から読み出されたR,G,Bの各原色信号に対応した補正データは、それぞれD/A変換器121,122,123に供給され、アナログ信号に変換される。D/A変換器121,122,123から出力されたR,G,Bの各アナログ信号は、ローパスフィルタと増幅器の両方の機能を併せ持つLPF/AMP回路131,132,133に供給される。
【0013】
LPF/AMP回路131,132,133は、まずD/A変換器121,122,123からのアナログ信号をローパスフィルタの機能により平滑化してコンバーゼンス補正波形を作成する。次に増幅機能によりその補正波形を増幅して、R,G,Bの各原色信号に対応する映像を表示するCRT141,142,143のネック部に設けられた、コンバーゼンスヨーク(CY)151,152,153を駆動するためのCY電流を生成する。コンバーゼンスヨーク(CY)151,152,153は、それぞれR,G,Bの各原色信号に対応して設けられており、図示しない偏向ヨークによって行われるR,G,Bの各電子ビームの走査を局所的に制御(調整)してコンバーゼンス補正を行うための補正磁界を、CRT141,142,143内に発生する。これにより、R,G,Bの各原色信号について、独立してコンバーゼンス補正が行われる。
【0014】
本実施形態は、一水平走査期間における補正点の配置の形態を特徴としているものである。すなわち、従来では、一水平走査周期をn等分した各点に補正点を配置しているが、本実施形態では、一水平走査期間内の表示範囲の端部近傍(表示範囲とブランキング期間との境界近傍)に配置された補正点同士の間隔を、表示範囲の中央部に配置された補正点同士の間隔よりも狭くしている。この詳細につき、図2および3を用いて以下に説明する。尚、以下においては、水平走査周波数fH=33.75kHz、垂直走査周波数fV=60Hzの高精細映像信号に対してコンバーゼンス補正処理を行う場合を例にして説明する。
【0015】
図2は、本発明に用いられる、コンバーゼンス補正の基準となる補正点の配置形態の一例を示したものである。上記高精細映像信号に対して本発明のデジタルコンバーゼンス補正回路を適用する場合、本実施形態では、図2に示すように、映像信号の一水平走査期間を16等分した16点(すなわちn=16)に各々補正点を配置し、そのうちの13点(すなわちm=13。図中の1〜13に対応)は表示期間(映像表示領域)に配置し、また残りの3点(図中の0、14、15に対応)は、その表示期間に隣接するブランキング期間に配置している。更に、上記表示期間に配置された補正点とブランキング期間に配置された補正点との間の期間において、新たな補正点(図中のA、Bに対応)を追加している。表示期間及びその端部近傍に配置された補正点(図中1〜13、A及びBの点)は、その対応する補正データが、手動コンバーゼンス調整時において外部から任意に調整可能であるため調整点と呼び、更に、図中1〜13の補正点を第1の調整点、図中A及びBの点を第2の調整点と呼ぶ。また、ブランキング期間に配置された補正点(図中0,14及び15の点)は、その対応する補正データが、上記第1及び/または第2の調整点に対応する補正データから外挿演算される(外部から任意に調整不可)ので、補間点と呼ぶ。また、上記第2の調整点は、上記第1の調整点と上記補間点とが隣接する期間の中間位置(上記第1の調整点と上記補間点とを1:1に内分する位置)に配置されている。このように、本実施形態では、第2の調整点を新たに表示期間端部近傍に新たに追加することで、第2の調整点とそれに隣接する第1の調整点、及び第2の調整点とそれに隣接する補間点との間隔が、表示期間中央部における第1の調整点同士の間隔よりも狭く(密に)している。
【0016】
fH=33.75kHz、fV=60Hzの高精細映像信号では、一水平走査期間は29.63us、有効表示期間は25.86usである。また一般的に用いられる投射型テレビジョン受像機としては、上記有効表示期間の少なくとも90%程度は画面に表示可能であることが要求される。従って、少なくとも上記有効表示期間の90%にあたる23.27usの期間は任意に値を設定可能な調整点でカバーしておく必要がある。本実施形態のデジタルコンバーゼンス補正回路では、第2の調整点A及びBを表示期間の左右端部近傍に追加する(本実施形態では、第2の調整点A及びBは表示期間のエッジ部分の若干外側に配置している)ことにより、上記23.27usの全ての期間における補正データを、外部から任意に値を設定可能な調整点としてカバーすることを可能としている。このように、本実施形態では、表示期間の中央部に比べ表示期間端部近傍に補正点の数(密度)を大きくしているため、当該端部近傍における補正波形の形状をより精密に形成することが可能となる。よって、従来コンバーゼンスずれを生じていた図中201の範囲においてもコンバーゼンスずれを解消することが可能となり、画面周辺部におけるコンバーゼンスの補正精度を向上させることができる。しかも、手動調整により値を設定する調整点の数は従来の13点に対し、本発明のデジタルコンバーゼンス補正回路では15点と、2点増加したのみであるため、手動調整時の手間も殆ど増加しない。尚、図2は、第2の調整点A及びBを表示範囲外に配置した例を示しているが、勿論、表示範囲内に配置しても構わない。その場合には、表示範囲のエッジと第2の調整点との間隔があまり大きくならないようにすることが好ましい。
【0017】
上記第1の調整点と上記補間点及び上記第2の調整点の、合計18点分のコンバーゼンス補正データは、予め補正データメモリ113内に用意しておく。図3に補正データメモリ113内のメモリマップ(1水平走査期間分)に関する第1の具体例を示す。図3のメモリマップでは、水平走査期間内における上記第1の調整点と上記補間点及び上記第2の調整点の位置関係を保ったまま補正データメモリ113内に補正データを記憶している。すなわち、第1の調整点1〜13の、互いに隣接する調整点同士のアドレス値の差よりも、第1の調整点1と第2の調整点Bとのアドレス値の差(第1の調整点13と第2の調整点Bとのアドレス値の差)、及び第2の調整点Bと補間点0同士のアドレス値の差(第2の調整点Bと補間点14とのアドレス値の差)を小さくしている。このようにすれば、アドレス制御回路112における補正データメモリ113のアクセス用アドレス信号の生成を容易に行うことができる。すなわち、入力端子101及び102から入力した水平同期信号及び垂直同期信号によりメインカウンタ111の動作をリセットし、順次カウントアップされる上記メインカウンタ111の出力をそのままメモリアクセス用のアドレス信号として用いればよい。ただし、この場合、図3に示した通り、従来と比較して倍量のメモリ容量が必要であり、更にメモリ内に未使用領域、即ち無駄な領域を生じてしまう。
【0018】
補正データメモリ113内のメモリマップ(一水平走査期間分)に関する第2の具体例を図4に示す。図4のメモリマップでは、水平走査期間内における上記第1の調整点と上記補間点のみ、水平走査期間内における位置関係を保ったまま、補正データメモリ113上の第1の記憶エリア(図中のアドレス00h〜0Fhの部分)にコンバーゼンス補正データを記憶しておき、上記第2の調整点のコンバーゼンス補正データは第2の記憶エリア(図中のアドレス10h〜11hの部分)に記憶領域を確保するようにする。このようなメモリマップとすることで、メモリ容量は必要最小限とする事が可能であり、従来と比較してもその増加量はわずかである。ただし、この場合にはアドレス制御回路112において図4に示したメモリマップに適応したアドレス信号の生成が必要となる。例えば、水平方向の電子ビームの走査が画面左端(表示開始位置)に差し掛かった時、アドレス10hに飛び、その直後にアドレス01hに飛んでアドレス0Dhまで順次読み出し、電子ビームの走査が画面右端(表示終了位置)に到達したら、アドレス11hにアクセスするようなアドレス信号を生成すればよい。その詳細を、図5を用いて以下に説明する。
【0019】
図5は、アドレス制御回路112におけるメモリアクセス用のアドレス信号生成処理の一例を示すもので、補正データメモリ113のメモリマップが図4に示したような形態である場合に適用される。メインカウンタ111は、入力水平同期信号よりも短い周期のクロック信号のパルスを、一水平走査周期に渡って計数して501に示すようなカウント信号をアドレス制御回路112へ出力する。そしてアドレス制御回路112は、メインカウンタ111から出力されるカウント信号501を、502に示すようなメモリアクセス用のアドレス信号に変換して出力する。図5に示されたアドレス制御回路112におけるアドレス生成処理では、例えば、メインカウンタ111からの出力信号の『01h』及び『1Bh』をアドレス制御回路112が検出した場合にはアドレス『10h』及び『11h』を出力するようにし、上記以外の場合にはメインカウンタ111の出力信号の最下位bit以外をメモリアクセス用のアドレス信号としてそのまま使用すればよい。
【0020】
上記の処理によって補正データメモリ113から読み出されたR信号用、G信号用、B信号用のコンバーゼンス補正データは、D/A変換器121、122、123においてそれぞれアナログ信号に変換される。そのアナログ信号は、LPF/AMP131、132、133においてそれぞれコンバーゼンス補正信号の平滑化処理及びCY電流波形への変換処理が施され、CRT141、142、143のネック部に搭載されているCY151、152、153を駆動する。このような動作により、コンバーゼンス補正が実行される。
【0021】
以上説明したように、本発明のデジタルコンバーゼンス補正回路を用いることにより、従来画面左右端部にてコンバーゼンスずれを生じていたような、高精細映像信号等の帰線期間の短い映像信号に対しても表示画面左右端部におけるコンバーゼンスずれを少なくすることが可能である。また、それをデジタルメモリの容量の増加、及びコンバーゼンス補正データ調整時における手間の増加を極力抑えて実現できる。
【0022】
次に、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の第2の実施形態について、図6及び図7を用いて説明する。この第2の実施形態では、fH=33.75kHz、fV=60Hzの高精細映像信号に対してコンバーゼンス補正処理を行う場合であって、上記有効表示期間の少なくとも95%程度を画面に表示する必要がある場合について説明する。本実施形態でも、上記第1の実施例と同様に、映像信号の1水平走査期間を16等分した16点(n=16)のうち、13点(m=13)を外部から任意に値を設定可能な第1の調整点(図中の1〜13)、残り3点を、その補正データが外挿演算により定められる(外部より設定不可の)補間点(図中の0、14、15)として設定する。この第2の実施形態で上記第1の実施形態と異なるところは、第2の調整点(図中のA、B)の配置位置である。本実施形態では、図6に示すように、第2の調整点(図中のA、B)の位置を上記第1の調整点と上記補間点とが隣接する期間を3:1に内分する位置に設定する。このように第2の調整点の位置を設定することにより、本実施形態のように、fH=33.75kHz、fV=60Hzの高精細映像信号であって、その有効表示期間の少なくとも95%程度を画面に表示する必要がある場合についても、その24.56usの期間を、任意に値を設定可能な調整点でカバーすることが可能となる。
【0023】
この第2の実施形態においても、補正データメモリ113のメモリマップとして、図4に示したものを適用することができる。この場合における、メモリアクセス用のアドレス信号生成の具体例について、図7を用いて説明する。メインカウンタ111は、入力水平同期信号よりも周期が短いクロック信号のパルスを、一水平走査周期に渡って計数し、例えば図7の701に示すように『0h』から『3Fh』までのカウントアップ動作を行うように設定しておく。そして、アドレス制御回路112におけるアドレス信号生成処理では、例えば図7の702に示すように、メインカウンタ111からの出力信号の『01h』及び『37h』を検出した場合にアドレス『10h』及び『11h』を出力するようにする。それ以外の場合には、メインカウンタ111の出力信号の下位2bit以外を補正データメモリ113アクセス用アドレスとしてそのまま使用すればよい。本実施形態においても、第1の実施形態と同様の効果を得る事が可能である。
【0024】
上記第1及び第2の実施形態では、第2の調整点の位置を、第1の調整点と補間点とが隣接する期間を1:1に内分する位置(即ち中間位置)及び3:1に内分する位置に設定しているが、上記はあくまでも1例である。メインカウンタ111のカウントアップ動作の設定及びアドレス制御回路112におけるアドレス生成処理を対応させることにより、第1の調整点と補間点とが隣接する期間内の任意の位置に、上記第2の調整点を設定可能なことは言うまでも無い。ただし、メインカウンタ111及びアドレス制御回路112がデジタル回路である事を考慮すると、上記第2の調整点は第1の調整点と補間点とが隣接する期間をX(但し、Xは2のべき乗)等分したX−1点のうちの1点上に位置する事が望ましい。
【0025】
次に、図8を用いて、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の第3の実施形態を説明する。図8に示すブロック図で、図1と同一の番号を有するものは図1と同じ動作をするものとし、その説明を省略する。この第3の実施形態で、図1の示した第1の実施形態と異なるところは、図1のLPF/AMP131〜133に代えて、フィルタ係数が切り替え可能に構成された別のLPF/AMP831、832、833を設け、更に該LPF/AMP831、832、833のフィルタ係数を、メインカウンタ111の出力信号に応じて制御する係数制御回路を新たに設けたことにある。
【0026】
この第3の実施形態でも、上記第1及び第2の実施形態で説明した通り、例えば図2に示したように、第1の調整点及び補間点に加え、第2の調整点を用意することで表示画面左右端部におけるコンバーゼンスずれを解消するようにしている。このため上記第2の調整点付近のみ、他の部分と比較してコンバーゼンス補正データの出力密度が高くなる。このような場合、A/D変換器121、122、123の後部に接続されるLPF/AMP831、832、833のLPF部においては、上記第2の調整点付近における補正データのアナログ信号に対して信号の平滑化を行う場合と、上記以外の位置における補正データのアナログ信号に対して信号の平滑化を行う場合とで、LPFのフィルタ係数を変えたほうが好ましい場合がある。本実施形態では、係数制御回路861によって、メインカウンタ111の値を参照し、補正データメモリ113が上記第2の調整点付近の補正データを出力しているか否かを判別することにより、上記LPF/AMP831、832、833のフィルタ係数を制御するようにしている。例えば、補正データメモリ113が上記第2の調整点付近の補正データを出力している場合(すなわち、表示範囲両端近傍の補正データの密度が高い部分)は、フィルタ係数(フィルタの時定数)を小さくしてLPFの応答速度を速め、それ以外の補正データを出力している場合(すなわち、表示範囲中央部やブランキング期間で、補正データの密度が低い部分)は、フィルタ係数を大きくしてフィルタの応答速度を遅くする。この結果、本実施形態のデジタルコンバーゼンス補正回路は、水平走査期間内の全域において良好な平滑動作を行うことができ、適切なコンバーゼンスの補正波形を得ることが可能となる。
【0027】
また、図示しないが、LPF/AMPのLPF部におけるフィルタ係数を制御する代わりに、上記第1の調整点同士が隣接する期間内及び上記補間点が隣接する期間内において、その近傍の補正データを用いた補間演算により生成したデータを、コンバーゼンスの補正データとして追加出力するようにしてもよい。これにより、上記第2の調整点付近と他の部分とで、補正データの出力密度をほぼ一定とすることができる。この場合も上記第1から第3の実施形態で説明した効果を同様に得る事が可能である。
【0028】
上記の説明においては、水平走査周波数fH=33.75kHz、垂直走査周波数fV=60Hzの高精細映像信号に対してコンバーゼンス補正処理を行う場合を例にして説明したが、水平走査周波数fH=15.75kHz、垂直走査周波数fV=60HzのNTSC信号や、他のフォーマットを持つ映像信号に対するコンバーゼンス補正についても同様に実施できることは言うまでもない。当然ながら、この場合でも、上記説明したものと同様な効果を得ることができる。また、第1〜第3の実施形態では、第1の調整点と補間点との間に挿入する第2の調整点の数を、表示領域の左右端部で1個づつ配置したが、要求される画面周辺部のコンバーゼンス補正精度に応じて、2または3個と増やしても良い。
【0029】
【発明の効果】
本発明によれば、画面左右端部におけるコンバーゼンスの補正精度を向上することができる。また、それをメモリ容量の増加、及びコンバーゼンス補正データ調整時における手間の増加を抑えて実現できる。
【0030】
【図面の簡単な説明】
【図1】本発明に係るデジタルコンバーゼンス補正回路の第1の実施形態を示すブロック図。
【図2】本発明における水平走査期間内の補正点の配置形態を示す図
【図3】補正データメモリ113内の、1水平走査期間分のメモリマップの1具体例を示す図。
【図4】補正データメモリ113内のメモリマップの、第2の具体例を示す図。
【図5】アドレス制御回路112におけるメモリアクセス用のアドレス生成処理の1例を説明する図。
【図6】本発明の第2の実施形態を説明するためのもので、図2に示したとは異なる補正点の配置形態を示す図
【図7】アドレス制御回路112におけるメモリアクセス用のアドレス生成処理の、他の例を説明する図。
【図8】本発明の第3の実施形態を説明するためのブロック図。
【図9】NTSC信号に対してコンバーゼンスを行う場合の、水平走査期間内の補正点の配置形態を示す図。
【図10】高精細映像信号に対してコンバーゼンスを行う場合の、水平走査期間内の補正点の配置形態を示す図。
【符号の説明】
101…水平同期信号入力端子、102…垂直同期信号入力端子、111…メインカウンタ、112…アドレス制御回路、113…補正データメモリ、121、122、123…D/A変換器、131、132、133…LPF/AMP、141、142、143…投射管、151、152、153…CY。
Claims (7)
- コンバーゼンス補正回路を備えた投射型テレビジョン受像機において、
前記コンバーゼンス補正回路は、一水平走査期間中の表示範囲に配置された第1の調整点、該表示範囲に隣接するブランキング期間に配置された補間点、及び前記第1の調整点と前記補間点との間に配置された第2の調整点のそれぞれに対応する補正データとを記憶するメモリを備え、
前記第1の調整点と前記第2の調整点との間隔が、少なくとも前記第1の調整点同士の間隔よりも狭く、
前記第1の調整点に対応する補正データ、及び前記第2の調整点に対応する補正データが外部から設定され、かつ前記補間点に対応する補正データが、前記第1の調整点に対応する補正データ、及び/または前記第2の調整点に対応する補正データを用いて演算され、
前記メモリに記憶された補正データを用いてコンバーゼンス補正のための補正電流を作成してコンバーゼンス補正を行うことを特徴とする投射型テレビジョン受像機。 - 請求項1に記載の投射型テレビジョン受像機において、更に、電子ビームの走査に応じて補正データを前記メモリから読み出すための制御回路と、該制御回路により読み出された補正データをアナログ信号に変換するD/A変換器と、該D/A変換器から出力されたアナログ信号を平滑化するローパスフィルタと、該ローパスフィルタから出力されたアナログ波形から前記補正電流を作成する電流アンプと、該電流アンプからの補正電流に基づき電子ビームの走査を制御してコンバーゼンス補正を行うコンバーゼンスヨークと、を有することを特徴とする投射型テレビジョン受像機。
- 前記第1の調整点及び前記補間点は、各々一水平走査期間をn(但し、nは任意の整数)等分した位置に配置されることを特徴とする請求項1に記載の投射型テレビジョン受像機。
- 前記メモリは、前記第1の調整点に対応する補正データと前記補間点に対応する補正データとを、
映像信号の水平走査期間内での位置関係を保つように記憶する第1の記憶エリアと、前記第2の調整点に対応する補正データを記憶する第2の記憶エリアとを有することを特徴とする請求項3に記載の投射型テレビジョン受像機。 - 前記第2の調整点を含む期間の補正データに対応するアナログ信号を平滑化する場合と、その期間以外の補正データに対応するアナログ信号を平滑化する場合とで、前記ローパスフィルタのフィルタ係数を切り替えるようにしたことを特徴とする請求項3に記載の投射型テレビジョン受像機。
- 前記第2の調整点を含む期間の補正データに対応するアナログ信号を平滑化する場合のフィルタ係数が、その期間以外の補正データに対応するアナログ信号を平滑化する場合のフィルタ係数よりも小さいことを特徴とする請求項5に記載の投射型テレビジョン受像機。
- 前記コンバーゼンス補正回路は、更に、コンバーゼンスの補正データを演算生成する演算回路を有し、前記第1の調整点同士が隣接する期間及び前記補間点同士が隣接する期間において、前記演算回路における演算結果をコンバーゼンス補正データとして追加出力することにより、前記第2の調整点近傍とその他の部分とで補正データの出力密度をほぼ一定とするようにしたことを特徴とする請求項1または2に記載の投射型テレビジョン受像機。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190591A JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
US10/029,665 US7034900B2 (en) | 2001-06-25 | 2001-12-21 | Color display device and method utilizing convergence correction |
CN02103329.3A CN1240228C (zh) | 2001-06-25 | 2002-01-31 | 彩色显示设备与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190591A JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003009171A JP2003009171A (ja) | 2003-01-10 |
JP3843769B2 true JP3843769B2 (ja) | 2006-11-08 |
Family
ID=19029340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001190591A Expired - Fee Related JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7034900B2 (ja) |
JP (1) | JP3843769B2 (ja) |
CN (1) | CN1240228C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3675357B2 (ja) * | 2001-05-16 | 2005-07-27 | ソニー株式会社 | レジストレーション調整装置及びレジストレーション調整方法 |
KR100626461B1 (ko) * | 2004-02-12 | 2006-09-20 | 엘지전자 주식회사 | 영상표시기기의 컨버전스 시스템 |
US8811205B2 (en) * | 2009-01-13 | 2014-08-19 | Jdsu Uk Limited | Wireless communication network |
US9872003B1 (en) * | 2017-04-28 | 2018-01-16 | Christie Digital Systems Usa, Inc. | System and method for aligning stacked projectors |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60185482A (ja) | 1984-03-05 | 1985-09-20 | Hitachi Ltd | デイジタルコンバ−ゼンス装置 |
JPS61281791A (ja) * | 1985-06-07 | 1986-12-12 | Sony Corp | デイジタルコンバ−ジエンス装置 |
US5161002A (en) * | 1989-08-23 | 1992-11-03 | Thomson Consumer Electronics, Inc. | Convergence control system for multiple vertical formats |
DE69025526T2 (de) * | 1989-09-28 | 1996-09-19 | Matsushita Electric Ind Co Ltd | Digitale Konvergenzvorrichtung |
JPH03179893A (ja) * | 1989-12-08 | 1991-08-05 | Matsushita Electric Ind Co Ltd | デジタルコンバーゼンス装置 |
JP2653899B2 (ja) * | 1990-06-07 | 1997-09-17 | 松下電器産業株式会社 | 画像補正装置 |
JP2861333B2 (ja) * | 1990-08-29 | 1999-02-24 | 松下電器産業株式会社 | 画像補正装置 |
KR0127319B1 (ko) * | 1994-03-07 | 1997-12-29 | 구자홍 | 멀티 모드의 디지탈 콘버젼스 보정 방법 |
CA2181516C (en) * | 1995-07-19 | 2006-08-29 | Junji Masumoto | Digital convergence apparatus |
JPH0984035A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | ディジタルコンバーゼンス装置 |
US5969655A (en) * | 1995-12-15 | 1999-10-19 | Matsushida Electric Industrial Co., Ltd. | Digital convergence correction device outputting an analog correction signal |
DE19632188A1 (de) * | 1996-08-09 | 1998-02-12 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Gewinnung von Korrekturwerten für Videozeilen eines Videobildes |
JPH10126799A (ja) * | 1996-10-23 | 1998-05-15 | Nec Corp | コンバージェンス調整方法及びコンバージェンス調整回路 |
KR100226869B1 (ko) * | 1997-03-29 | 1999-10-15 | 구자홍 | 컨버젼스 시스템에서의 수평/수직 보간장치 및 그 제어방법 |
JP3634575B2 (ja) * | 1997-07-14 | 2005-03-30 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | デジタル画像補正装置及びディスプレイ装置 |
US6034742A (en) * | 1997-10-27 | 2000-03-07 | Sony Corporation | Adaptive sharpness enhancement for a multi-frequency scanning monitor |
US6924816B2 (en) * | 2000-03-17 | 2005-08-02 | Sun Microsystems, Inc. | Compensating for the chromatic distortion of displayed images |
US6940529B2 (en) * | 2000-03-17 | 2005-09-06 | Sun Microsystems, Inc. | Graphics system configured to perform distortion correction |
JP2001333434A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 画像処理装置および方法、並びに記録媒体 |
-
2001
- 2001-06-25 JP JP2001190591A patent/JP3843769B2/ja not_active Expired - Fee Related
- 2001-12-21 US US10/029,665 patent/US7034900B2/en not_active Expired - Fee Related
-
2002
- 2002-01-31 CN CN02103329.3A patent/CN1240228C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7034900B2 (en) | 2006-04-25 |
CN1394083A (zh) | 2003-01-29 |
US20020196379A1 (en) | 2002-12-26 |
CN1240228C (zh) | 2006-02-01 |
JP2003009171A (ja) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2039143C (en) | Convergence control system for multiple vertical formats | |
EP0420568B1 (en) | Digital convergence apparatus | |
JPS6216076B2 (ja) | ||
JPH04216275A (ja) | ラスタひずみ補正回路 | |
JP3843769B2 (ja) | 投射型テレビジョン画像表示装置 | |
EP1381240A2 (en) | Apparatus and method for controlling CRT focusing in a projection television | |
US6392369B1 (en) | Digital realtime convergence correction circuit and method thereof | |
JPH045314B2 (ja) | ||
EP0439598B1 (en) | Convergence control system | |
US5963274A (en) | Vertical/horizontal interpolation device and method in convergence system | |
JPH0126234B2 (ja) | ||
JPH0993594A (ja) | ディジタルコンバーゼンス装置 | |
JPS6163177A (ja) | デイジタルコンバ−ゼンス装置 | |
JP3273808B2 (ja) | テストパターン発生装置 | |
WO1999020053A1 (fr) | Dispositif numerique de correction de convergence et dispositif d'affichage | |
JPH1146309A (ja) | Crtフォーカスの補正方法、crtフォーカス補正回路及びディスプレイ装置 | |
JPH07105951B2 (ja) | デイジタルコンバ−ゼンス装置 | |
JPH08129375A (ja) | 映像サイズ補正装置 | |
JP2637221B2 (ja) | ディジタルコンバーゼンス補正装置 | |
JPH0750936B2 (ja) | デイジタルコンバ−ゼンス装置 | |
JPH0767123A (ja) | ディジタルコンバーゼンス装置 | |
JP3607505B2 (ja) | ディジタル画像補正装置 | |
KR100220329B1 (ko) | 컨버전스 시스템에서 화면의 노이즈 제거 방법 | |
AU3171299A (en) | Image display and horizontal speed modulator | |
KR100232600B1 (ko) | 투사형 영상기기의 컨버전스 데이터 생성장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
LAPS | Cancellation because of no payment of annual fees |