JPH04216275A - ラスタひずみ補正回路 - Google Patents

ラスタひずみ補正回路

Info

Publication number
JPH04216275A
JPH04216275A JP3045490A JP4549091A JPH04216275A JP H04216275 A JPH04216275 A JP H04216275A JP 3045490 A JP3045490 A JP 3045490A JP 4549091 A JP4549091 A JP 4549091A JP H04216275 A JPH04216275 A JP H04216275A
Authority
JP
Japan
Prior art keywords
line
video data
storage device
raster
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3045490A
Other languages
English (en)
Inventor
Stephen T Troemel
スティーブン　トーマス　トローメル
William F Guerinot
ウイリアム　フランシス　ガーリノット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04216275A publication Critical patent/JPH04216275A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/28—Arrangements for convergence or focusing

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、陰極線表示管（ＣＲＴ
）　の表示スクリーン上のラスタひずみを補正すること
、特にこの補正のためにＣＲＴ　の偏向ヨークを変更す
る必要なくこのようなひずみを補正する回路に関するも
のである。 このような補正は特に、３つの単色ＣＲＴ　の表示スク
リーン上のそれぞれの画像を投写スクリーン上に複合カ
ラー画像を形成するように投写する投写型テレビジョン
受像機において重要なことである。
【０００２】
【従来の技術】投写型テレビジョン受像機は一般に、複
合カラービデオ画像の原色成分をそれぞれ生じる３つの
単色ＣＲＴ　を用いており、３つの単色画像が投写によ
り投写スクリーン上に複合カラー画像を形成するように
合成される。
【０００３】この場合、これら単色画像が投写スクリー
ン上に正確に重畳されることが重要であること勿論であ
り、この状態が画像コンバーゼンスと称されている。各
ＣＲＴ　の表示スクリーン上のラスタの非直線ひずみに
よりしばしばコンバーゼンスエラーすなわちミスコンバ
ーゼンスが生ぜしめられる。このようなひずみはしばし
ば、ラスタの縁部付近でＣＲＴ　の電子ビームの偏向が
過度に増大する為に“糸巻き”の形状となる。
【０００４】電子ビーム偏向の非直線ひずみを補償する
ことによりコンバーゼンス補正を行なうことは知られて
いる。このコンバーゼンス補正は、コンバーゼンス補正
巻線を追加して非直線偏向ヨークを設計するか或いはラ
スタを発生する掃引信号を非直線波形にすることにより
達成されている。例えば、マグローヒル社１９８６年発
行Ｋ．Ｂｅｎｓｏｎ氏著の本“Ｔｅｌｅｖｉｓｉｏｎ　
Ｅｎｇｉｎｅｅｒｉｎｇ　Ｈａｎｄｂｏｏｋ　（テレビ
ジョン・エンジニアリング・ハンドブック）”の第１０
．５．２章を参照されたい。しかし、このような方法に
よっては完全に満足な結果が得られず、しかもその実行
には費用が嵩む。
【０００５】
【発明が解決しようとする課題】偏向ヨークの直線的な
設計を変えずに或いはＣＲＴ　の表示スクリーン上にラ
スタを生ぜしめる掃引信号の直線性を変えずに画像ラス
タのひずみを補正するのが有利であり、本発明はかかる
目的を達成するものである。
【０００６】
【課題を解決するための手段】本発明は、ビデオデータ
をラスタのそれぞれの走査ライン（走査線）に対し供給
するデータ速度及び遅延時間を相補的に変更することに
よりＣＲＴ　の表示スクリーン上のラスタの非直線ひず
みを補正する回路を提供するものである。この補正回路
は、各走査ラインの前にこの走査ライン上の順次の画素
に対するデジタルビデオデータを受けて記憶する１ライ
ン記憶装置を有する。この補正回路は更に、読出しクロ
ックパルスを１ライン記憶装置に供給し、このクロック
パルスの速度によって決定される速度で１ライン記憶装
置からビデオデータを読出し、この読出しは、１ライン
記憶装置がこれに供給される読出し可能化信号により読
出し可能化された際に開始するようにするクロックパル
ス発生手段をも有する。補正回路は、順次の各走査ライ
ンの長さと水平掃引信号の周期との関係に基づいて遅延
時間値（ｔｄ１）　及びデータ速度値（Ｒ）　を決定す
る補正アルゴリズムを有するようにプログラムされたマ
イクロプロセッサにより制御する。ある所定の走査ライ
ンに対するｔｄ１の値は水平掃引信号によるこの走査ラ
インの開始時と可視ラスタ中でこの走査ライン上の第１
画素に達する瞬時との間の遅延に一致し、この遅延は、
ラスタひずみによってこの走査ラインが長過ぎるものと
なることによって生ぜしめられる。データ速度値Ｒは、
前記の遅延時間に生じる走査時間の減少を補償するため
にこの走査ライン上の順次の画素に対してビデオデータ
を供給する必要がある速度である。マイクロプロセッサ
は、特定の走査ラインに対する水平掃引信号の開始に続
く遅延時間ｔｄ１　後に１ライン記憶装置に読出し可能
化パルスを供給し且つクロックパルス発生手段のパルス
速度をこの走査ラインに対するデータ速度値Ｒに対応す
るように制御するためにこのクロックパルス発生手段に
パルス速度変調信号を供給する。
【０００７】ひずみ補正回路には他の特徴として、ＣＲ
Ｔ　のラスタの上側及び下側縁部の付近の走査ラインの
垂直方向非直線変位を補正する手段を設けることができ
る。 この目的のために、このひずみ補正回路には更に、関連
の走査ラインの前に、これら走査ラインの各走査ライン
上の順次の画素に対応するデジタルビデオデータを受け
て記憶するマルチライン記憶装置を設けることができる
。垂直方向に変位する走査ラインの各々の上の順次の画
素の垂直方向変位量に基づいて、この走査ライン上の画
素に適用されるビデオデータが、垂直方向に変位するこ
れら走査ラインのうちの他の走査ライン上の画素に垂直
方向で相補的に再割当てされるのを、垂直方向のひずみ
が補正されるように決定するビデオデータ走査ライン再
割当てアルゴリズムを他のマイクロプロセッサによって
実行する（この他のマイクロプロセッサは物理的に、最
初に述べたマイクロプロセッサに他のプログラミングを
施こすことにより実現しうる）。このアルゴリズムによ
れば、垂直方向に変位する走査ラインのいずれに対する
水平掃引信号にも応答して、この他のマイクロプロセッ
サは読出し信号をマルチライン記憶装置に供給し、この
マルチライン記憶装置から、これら走査ラインのうちの
他の１つ以上の走査ライン上の画素に対するビデオデー
タを読出す。
【０００８】以下、図面につき説明するに、図１ａは陰
極線管（ＣＲＴ）のスクリーン上の方形の画像ラスタを
示し、このラスタは例えば現在の高精細度テレビジョン
受像機に好適な９：１６の高さ対幅の比を有する。ＮＴ
ＳＣテレビジョン放送標準規格でのこのようなラスタは
１画像フレームを構成する５２５　本の水平（Ｈ）　ラ
イン（走査線）を以って構成され、各フレームは２つの
順次の飛越し走査フィールドを有し、各フィールドは１
秒間に６０回の割合で生じる。このラスタは、水平（Ｈ
）　及び垂直（Ｖ）　掃引信号をＣＲＴ　の偏向ヨーク
のＨ及びＶコイルに供給することにより生ぜしめられる
。このような信号は一般にのこぎり波の波形をしており
、その各サイクル中基準レベルから最大レベルまでほぼ
直線的に増大する。ＣＲＴ　ビームはＨ掃引信号の各サ
イクルの開始時に新たなＨ走査ラインを開始せしめると
ともにＶ掃引信号の各サイクルの開始時に新たなフィー
ルドを開始せしめ、Ｖ掃引信号はＨ掃引信号よりも著し
く低い周波数となっている。ラスタ発生に関する他の情
報は前記の本“テレビジョン・エンジニアリング・ハン
ドブック”に記載されている。正しい画像ラスタは図１
ａに線１で示す形状をしている。
【０００９】これら掃引信号と、これらによってＣＲＴ
　の表示スクリーン上に得られる電子ビーム偏向との間
の関係には固有の非直線ひずみがある為、この表示スク
リーン上に形成されるラスタはしばしば図１ａに破線２
で示すようにＨ方向に“糸巻き”ひずみを呈する。従っ
て、画像は線１で示すフレームを満たさず、中央のＨ走
査ラインに向うにつれてますます水平方向に圧縮される
。このようなひずみは、各サイクルが点線３で示すよう
に開始するとともに点線４で示すように終了する、Ｈ掃
引信号の相補的な非直線波形を導入することにより補正
しうる。しかし、前述したように、このようにすること
は繁雑であり、費用が嵩む。更に、Ｈ走査ラインがスク
リーン上で見ることのできるラスタに達するまでビデオ
情報を表示できない為、ビデオ信号がデジタル形態であ
り且つＨ掃引信号と同期している場合には、線１−３間
及び線１−４間の期間中ビデオデータが失なわれる。こ
の期間は各走査ラインに対し変化する。
【００１０】
【実施例】本発明では、このようなＨひずみを補正する
のに、まず第１に、画像ラスタを図１ｂに示すように過
走査することを要する。この図１ｂにおいて、破線５は
、ラスタの水平中央線部にある最も圧縮された走査ライ
ンがラスタを丁度横切って延在するのに充分な長さとな
るような充分な振幅のＨ掃引信号によりＨ走査ラインを
拡大した過走査の輪郭を示す。従って、ラスタの縦方向
の中央にある走査ライン以外の走査ラインの長さはラス
タを超過すること勿論であり、ビデオデータが走査ライ
ンの開始から終了までの時間中に供給される場合には、
これらデータのすべてが可視のラスタ中に再生されるわ
けではない。この点を補正するために、掃引信号の各サ
イクル中に供給されるビデオデータのデータ速度及び遅
延時間を図１ｂに点線６で表わした輪郭で示すように相
補的に変更する必要がある。例えば、開始点７及び終了
点８が掃引サイクルの開始及び終了に相当するラスタの
最上部における第１走査ラインすなわち“０”Ｈ走査ラ
インに対しては、点９における画素に対するビデオデー
タをこの画素にアドレスすると、このデータは実際に点
７に再生される。従って、点９における画素に対するビ
デオデータは、点９に対する点７の相補点である点１０
における画素にアドレスされるようにする必要がある。 それゆえ、点９に対するビデオデータは掃引サイクルの
開始後期間ｔｄ１　だけ遅延させる必要がある。“０”
Ｈ走査ラインの反対側では点１１における画素に対する
ビデオデータをこの画素にアドレスすると、このビデオ
データは実際に点８に再生されてしまう。従って、点１
１における画素に対するビデオデータは点１１に対する
点８の相補点である点１２における画素にアドレスされ
るようにする必要がある。このようにするためには、点
１１に対するビデオデータは掃引サイクルの終了前期間
ｔｄ２　だけ進ませる必要がある。従って、ラインＨ＝
０の走査時間はＴ　−（ｔｄ１　＋　ｔｄ２）　 となる。ここにＴは掃引信号の周期である。ラスタひず
みは一般にディスプレイの両端で同じ、すなわちｔｄ１
＝　ｔｄ２である為、１ラインの走査時間はＴ−２ｔｄ
１となる。可視のラスタ中の各走査ライン上の画素数を
Ｐとすれば、ビデオデータをラインＨ＝０に供給する必
要のある速度Ｒは Ｒ　＝　Ｐ　／　（Ｔ　−　２ｔｄ１）　で与えられる
。ＣＲＴ　ラスタの縦方向のひずみはＨ方向のひずみに
類似する。図２はこのような縦方向のひずみの代表的な
形態を示し、破線１３ａ　及び１４ａ　は、ラスタの上
側縁及び下側縁の付近の多数の走査ラインに対しこれら
の走査ラインが縦方向に非直線的に変位しているという
ことを示している。点線１３ｂ　及び１４ｂ　は、この
ようなラスタひずみを補正するために、Ｖ（垂直）偏向
を非直線で相補的に変更する必要があるということを示
している。前述したＨラスタひずみの補正の場合と同様
に、この場合にはスタティックコンバーゼンス補正コイ
ルをＣＲＴ　偏向ヨーク中に設ける必要がある。本発明
によればこのようにせずに、ビデオデータの相補的な再
割当てをＣＲＴ　ラスタの上側縁及び下側縁付近のＨ走
査ライン上の画素に適用することにより縦方向のひずみ
を補償する。このようにする必要があるのは、Ｖひずみ
は各フィールド中生じ、垂直掃引信号は各フィールドの
終了時にのみ周期的に生じる為、Ｈひずみの補正と相違
して垂直方向の過走査は可能でない為である。
【００１１】Ｖひずみを補正する方法は、ラスタの上側
部における数本（例えば６本）のＨ走査ライン上の画素
であって、説明の便宜上各ラインの中心の両側に対称的
となるように計９個配置されているものとしたこれら画
素に対するビデオデータをいかにデジタルメモリに記憶
しうるかということを示す以下の代表的な例の表Ｉを考
慮することにより理解しうるであろう。 　　　　　　　　　　　　　　　　　　　　　　表Ｉ　
　　　　　　　　　　　　　　　　　メモリアドレス　
　　　ライン１　　０，０　　　０，１　　０，２　　
０，３　　０，４　　０，５　　０，６　　０，７　　
０，８　　　　　　ライン２　　１，０　　　１，１　
　１，２　　１，３　　１，４　　１，５　　１，６　
　１，７　　１，８　　　　　　ライン３　　２，０　
　　２，１　　２，２　　２，３　　２，４　　２，５
　　２，６　　２，７　　２，８　　　　　　ライン４
　　３，０　　　３，１　　３，２　　３，３　　３，
４　　３，５　　３，６　　３，７　　３，８　　　　
　　ライン５　　４，０　　　４，１　　４，２　　４
，３　　４，４　　４，５　　４，６　　４，７　　４
，８　　　　　　ライン６　　５，０　　　５，１　　
５，２　　５，３　　５，４　　５，５　　５，６　　
５，７　　５，８　　この表Ｉでは、例えば、第１ライ
ン（Ｈ＝０）上の第５画素に対するビデオデータをアド
レス０，４　に記憶する。 これと同様なアドレス割当ては６本のラインのすべての
上の画素に当てはまる。図３では、破線１３ａ　が縦方
向にひずんだ第１走査ラインＨ＝０である。この図３に
は表Ｉに示すラインに対し記憶したビデオデータに相当
する画素を示してある。この図から明らかなように、丁
度中心における画素（画素０，４　）を除くすべての画
素が水平線１５から垂直で上方に数本の走査線分だけ変
位した糸巻きひずみを呈している。従って、このような
ひずみは、このような画素に対応するビデオデータを垂
直方向で下方に等量だけ変位した走査ラインに相補的に
再割当てすることにより補償しうる。この場合の再割当
ては水平線１５に対するひずみ走査ライン１３ａの相補
である図３に点線で示す補正曲線１６に沿うものとなる
。
【００１２】例えば、走査ライン１３ａ　上の画素０，
３　及び０，５　は水平線１５よりも上に１走査ライン
だけ変位している為、これらに適用されるビデオデータ
は水平線１５よりも１つ下の走査ライン上で垂直方向に
対応する画素に再割当てされる。中央の画素０，４　に
対するビデオデータは再割当てされない。その理由は、
この画素は既に走査ラインの正しい位置にある為である
。このことは他のすべてのひずみ走査ライン上の中央の
画素に対しても正しいことである。アドレス０，３　及
び０，５　に記憶されたビデオデータを読出すと、これ
らデータは糸巻きひずみの結果として正しい水平線１５
上に再生される。このような処理は、中央の画素０，４
　から順次に離れた画素が縦方向のひずみにより順次に
上方にある走査ラインに変位するということに基づいて
ラインＨ＝０上のすべての画素に対し行なうことができ
る。従って、ＣＲＴ　ラスタの上側部の付近にある走査
ラインの縦方向のひずみは、これらラインのうちのいず
れのラインの中央からも順次に離れた画素に対する記憶
されたビデオデータを順次に下方にある走査ライン上で
垂直方向に対応する画素に再割当てすることにより補正
しうる。第１走査ラインＨ＝０に対しては、このような
読出しアルゴリズムは以下の表ＩＩに示すようになる。
【００１３】 　　　　　　　　　　　　　　　　　　表ＩＩ　　　　
　　　　　　　　　　　　メモリ読出し　　ライン１　
　　　　　　　　　　　　　　　　　　　　　　０，４
　　　　　　　　　　　　　　　　　　　　　　ライン
２　　　　　　　　　　　　　　　　　　０，３　　１
，４　　０，５　　　　　　　　　　　　　　　　　ラ
イン３　　　　　　　　　　　　　０，１　　１，３　
　２，４　　１，５　　０，６　　　　　　　　　　　
　ライン４　　　　　　　　０，１　　１，２　　２，
３　　３，４　　２，５　　１，６　　０，７　　　　
　　　ライン５　　０，０　　　１，１　　２，２　　
３，３　　４，４　　３，５　　２，６　　１，７　　
０，８　　ライン６　　１，０　　　２，１　　３，２
　　４，３　　５，４　　４，５　　３，７　　２，７
　　１，８　　表Ｉに示すメモリに記憶された他のビデ
オデータは表ＩＩに示すパターンに応じて順次の走査ラ
インで読出される。このような読出しアルゴリズムは補
正された走査ラインにビデオデータを完全には再生しな
いこと明らかである。ラスタの下側部における縦方向の
ひずみを補償する読出しアルゴリズムは方向を上下逆に
する点を除いて上側部におけるのと同じである為、この
ようなデータの損失は補正された走査ラインにおいてラ
スタの上下両部分で生じる。しかし、これによる影響は
投写式テレビジョン受像機でＣＲＴ　によって生ぜしめ
られる単色画像のコンバーゼンスを正しく補正すること
によって得られる利点に比べれば小さいものである。
【００１４】図４は図１ｂにつき前述したＨひずみ補正
用の原理に応じて動作するラスタひずみ補正回路を示す
ブロック線図である。この補正回路は各Ｈ走査ラインの
開始及び終了で必要な遅延時間ｔｄ１　を与え、ビデオ
データＶＤを各Ｈ走査ライン中ＣＲＴ　に供給すべき対
応するデータ速度Ｒを与える。マイクロプロセッサ２０
は、ｔｄ１　の値及びデータ速度Ｒを決定する補正アル
ゴリズムを有するようにプログラムされており、読出し
可能化（イネーブル）信号　Ｖｔ　を、所定の１Ｈライ
ンに対するビデオデータが記憶されている１ライン記憶
装置２１に、このラインの開始前に供給する。このよう
な読出し可能化信号はこの所定のＨラインに対するＨ掃
引信号ＨＳＷ　の開始に続く期間ｔｄ１　の間遅延され
、読出しはこの遅延時間後に開始される。マイクロプロ
セッサ２０はまたデータ速度制御信号　Ｖｄ　をクロッ
クパルス発生器２２に供給し、これにより、このクロッ
クパルス発生器から生ぜしめられるクロックパルス　Ｖ
ｒ　の幅を、記憶装置２１からビデオデータが読出され
る速度が対応して変化するように変調する。クロックパ
ルス発生器２２の基本周波数は入力ビデオデータと同期
するビット速度である。記憶装置２１から読出されたデ
ータはデジタル−アナログ（Ｄ／Ａ）変換器２３により
変換され、これにより得られたアナログビデオ信号はビ
デオ増幅器２４により増幅され、画像を表示すべきＣＲ
Ｔ　に通常のようにして供給される。
【００１５】マイクロプロセッサ２０に対する補正アル
ゴリズムは、ＣＲＴ　スクリーン上にテスト画像を生ぜ
しめるビデオデータを供給し、Ｈ掃引信号を、中央のＨ
走査ラインが丁度画像ラスタを満たすように過走査する
ように調整し、ＣＲＴ　スクリーン上の画像の左右の縁
部が垂直となるように順次の各Ｈ走査ラインの遅延時間
ｔｄ１　及びデータ速度Ｒを調整することにより決定し
うる。各Ｈ走査ラインに対するｔｄ１　及びＲの値は記
憶され、後にＣＲＴ　表示スクリーン上に画像を再生す
る際に各Ｈ走査ラインの開始時に用いられる。
【００１６】図４の回路は図３につき前述したように縦
方向のひずみをも補正するように容易に拡張しうる。図
５に示すように、多数の走査ラインを記憶するマルチラ
イン記憶装置２５は、表Ｉ及びＩＩにつき前述したよう
にＣＲＴ　ラスタの上側部及び下側部の付近における多
数のＨ走査ライン上の画素に対するビデオデータを再割
当てするアルゴリズムを有するようにプログラムされた
マイクロプロセッサ２６により制御される。このマイク
ロプロセッサ２６はアドレス信号を記憶装置２５に供給
し、この記憶装置に記憶された各走査ライン上の画素に
対するビデオデータを他の走査ライン上で垂直方向に対
応する画素に対して読出し、もとの画素に再配置するこ
とによるひずみを補償する。従って、所定のＨ走査ライ
ンに対し、走査ライン記憶装置２１に伝達されたビデオ
データは縦方向のひずみにとって必要な補償を行なうの
に必要とするように変えられている。マイクロプロセッ
サ２６は横方向のひずみを補正するマイクロプロセッサ
２０として作用するのと同じマイクロプロセッサに追加
のプログラムを与えることにより実現しうること明らか
である。
【００１７】本発明は上述した実施例に限定されず幾多
の変更を加えうること勿論である。
【図面の簡単な説明】
【図１】（ａ）　は　　ＣＲＴ　の表示スクリーン上の
ラスタの代表的な水平ひずみを示す説明図である。（ｂ
）　は水平ひずみを補正するのに必要な本発明によるビ
デオデータの相補的補償調整を示す説明図である。
【図２】ＣＲＴ　ラスタの上側及び下側縁部付近の走査
ラインの垂直ひずみを示す説明図である。
【図３】これら走査ラインの垂直ひずみを、これら走査
ラインに対し本発明によりビデオデータを相補的に再割
当てすることによりいかに補正しうるかを示す説明図で
ある。
【図４】ＣＲＴ　ラスタの水平ひずみを補正する本発明
による画像ひずみ補正回路の一例を示すブロック線図で
ある。
【図５】ＣＲＴ　ラスタの垂直ひずみを追加的に補正す
るように図４の回路を変形した例を示すブロック線図で
ある。
【符号の説明】
２０　　マイクロプロセッサ ２１　　１ライン記憶装置 ２２　　クロックパルス発生器 ２３　　デジタル−アナログ変換器 ２４　　ビデオ増幅器 ２５　　マルチライン記憶装置 ２６　　マイクロプロセッサ Ｖｔ　　　読出し可能化信号 Ｖｒ　　　クロックパルス ＨＳＷ　　　水平掃引信号 ＶＳＷ　　　垂直掃引信号 Ｖｄ　　　データ速度制御信号 ＶＤ　　ビデオデータ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　陰極線表示管に供給される周期的な水
    平及び垂直掃引信号によりこの陰極線表示管の表示スク
    リーン上に生ぜしめられる走査ラインラスタのひずみを
    補正するラスタひずみ補正回路であって、このひずみは
    ラスタの水平中央線から離れるにつれて走査ラインの長
    さを増大せしめるようになっているラスタひずみ補正回
    路において、このラスタひずみ補正回路は、水平掃引信
    号によりいずれの走査ラインをも開始せしめる前に、こ
    の走査ライン上の順次の画素に対するデジタルビデオデ
    ータを受けて記憶する１ライン記憶装置と、読出しクロ
    ックパルスを前記の１ライン記憶装置に供給し、この１
    ライン記憶装置に記憶されたビデオデータをこのクロッ
    クパルスの速度によって決定された速度で読出し、この
    読出しは前記の１ライン記憶装置がこの１ライン記憶装
    置に供給される読出し可能化信号により読出し可能化さ
    れた際に開始するようにするクロックパルス発生手段と
    、前記の水平及び垂直掃引信号が供給され、順次の各走
    査ラインの長さと前記の水平掃引信号の周期との間の関
    係に基づいて遅延時間値（ｔｄ１）とデータ速度値（Ｒ
    ）　とを決定する補正アルゴリズムを有するようにプロ
    グラムされた第１マイクロプロセッサ手段とを具えてお
    り、いかなる所定の走査ラインに対しても、前記のラス
    タのひずみによるこのラインの超過長さを補償するため
    に、前記の遅延時間値（ｔｄ１）　を前記の水平掃引信
    号によるこの走査ラインの開始時とこの走査ライン上に
    ビデオデータを表示する開始時との間に必要とする遅延
    時間に一致させ、前記のデータ速度値（Ｒ）　は前記の
    遅延時間によるこの走査ラインの走査時間の減少を補償
    するようにこの走査ライン上の画素にビデオデータを供
    給する必要のある速度とし、前記の第１マイクロプロセ
    ッサ手段は、各走査ラインに対する水平掃引信号の開始
    に続く遅延時間（ｔｄ１）　だけ遅延されたこの各走査
    ラインよりも前に読出し可能化信号を前記の１ライン記
    憶装置に供給するとともに、前記のクロックパルス発生
    手段のパルス速度をこの各走査ラインに適用される前記
    のデータ速度値（Ｒ）　に対応するように制御するため
    にこのクロックパルス発生器にパルス速度変調信号を供
    給するようになっていることを特徴とするラスタひずみ
    補正回路。
  2. 【請求項２】　　請求項１記載のラスタひずみ補正回路
    であって、ラスタひずみが前記のラスタの少くとも一方
    の水平縁部の付近の多数の走査ラインを非直線的に垂直
    方向に変位せしめるようになっているラスタひずみ補正
    回路において、このラスタひずみ補正回路が更に、垂直
    方向に変位する前記の走査ラインよりも前にこれら走査
    ライン上の画素に対応するデジタルビデオデータを受け
    て記憶するマルチライン記憶装置と、前記の水平及び垂
    直掃引信号が供給され、垂直方向に変位する前記の走査
    ラインのうちの各走査ラインの垂直方向変位量に基づい
    て、この走査ライン上の画素に適用されるビデオデータ
    を、垂直方向に変位する前記の走査ラインのうちの他の
    走査ライン上の垂直方向に対応する画素に再割当てする
    のを決定してこの変位を補償するようにするビデオデー
    タ再割当てアルゴリズムを有するようにプログラムされ
    た第２マイクロプロセッサ手段とを具え、この第２マイ
    クロプロセッサ手段は前記の走査ラインのいずれにも対
    する水平掃引信号に応答し、アドレス信号を前記のマル
    チライン記憶装置に供給し、このマルチライン記憶装置
    からこの走査ライン上の画素に再割当てされたビデオデ
    ータを読出すようになっており、前記のマルチライン記
    憶装置は、いずれの走査ラインに対してもこのマルチラ
    イン記憶装置から読出されたビデオデータをこの走査ラ
    インの開始時に前記の１ライン記憶装置に供給するよう
    になっていることを特徴とするラスタひずみ補正回路。
  3. 【請求項３】　　請求項２に記載のラスタひずみ補正回
    路において、前記の第１及び第２マイクロプロセッサ手
    段は１つのマイクロプロセッサのプログラミングにより
    実現されていることを特徴とするラスタひずみ補正回路
    。
JP3045490A 1990-02-21 1991-02-19 ラスタひずみ補正回路 Pending JPH04216275A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/483192 1990-02-21
US07/483,192 US4992706A (en) 1990-02-21 1990-02-21 CRT raster distortion correction circuit

Publications (1)

Publication Number Publication Date
JPH04216275A true JPH04216275A (ja) 1992-08-06

Family

ID=23919048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3045490A Pending JPH04216275A (ja) 1990-02-21 1991-02-19 ラスタひずみ補正回路

Country Status (3)

Country Link
US (1) US4992706A (ja)
EP (1) EP0443678A3 (ja)
JP (1) JPH04216275A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0573104A3 (en) * 1992-06-02 1994-07-13 Philips Electronics Nv Display device including a correction circuit for correcting pictures to be displayed, and correction circuit for use in a display device
DE69320129T2 (de) * 1992-09-22 1999-03-11 Philips Electronics Nv Schaltungsanordnung zur Korrektur der Bildverzerrung in einem Anzeigegerät
TW498273B (en) * 1997-07-25 2002-08-11 Koninkl Philips Electronics Nv Digital monitor
EP0997867A4 (en) * 1998-05-22 2005-08-24 Matsushita Electric Ind Co Ltd HORIZONTAL DISTORTION CORRECTION DEVICE FOR CATHODIC TUBE SCREEN IMAGE
US20020048224A1 (en) * 1999-01-05 2002-04-25 Dygert Timothy W. Playback device having text display and communication with remote database of titles
JP2002112069A (ja) * 2000-07-25 2002-04-12 Matsushita Electric Ind Co Ltd 画像歪補正装置および画像歪補正方法
WO2002017135A1 (en) * 2000-08-23 2002-02-28 Koninklijke Philips Electronics N.V. Method of enhancing rendering of a content item, client system and server system
CN1235408C (zh) 2001-02-12 2006-01-04 皇家菲利浦电子有限公司 生成和匹配多媒体内容的散列
SE520682C2 (sv) * 2001-12-06 2003-08-12 Anoto Ab Rekonstruering av ett virtuellt raster
US6967758B2 (en) * 2003-02-04 2005-11-22 Silicon Light Machines Corporation System and method for sub-pixel electronic alignment
KR100558391B1 (ko) * 2003-10-16 2006-03-10 삼성전자주식회사 디스플레이장치 및 그 제어방법
US9180436B1 (en) * 2013-11-19 2015-11-10 Emerging Fuels Technology, Inc. Optimized fischer-tropsch catalyst
EP3211456A4 (en) * 2014-10-24 2018-07-11 Rigaku Corporation Data processing device, method for determining characteristics of pixels, data processing method, and program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162123B2 (de) * 1984-05-23 1992-03-04 Deutsche ITT Industries GmbH Verfahren und Schaltungsanordnung zur digitalen Ablenkkorrektur von Fernsehbildröhren
US4620136A (en) * 1984-11-29 1986-10-28 Rca Corporation Digital vertical beam landing correction circuit
US4870329A (en) * 1987-02-27 1989-09-26 Nippon Gijutsu Boeki Co., Ltd. Digital convergence circuit storing coefficients of fundamental waves of correction data

Also Published As

Publication number Publication date
US4992706A (en) 1991-02-12
EP0443678A2 (en) 1991-08-28
EP0443678A3 (en) 1992-01-29

Similar Documents

Publication Publication Date Title
CA2039143C (en) Convergence control system for multiple vertical formats
JP2578734B2 (ja) ビデオ・プロジエクタ−用コンバ−ジエンス調整装置
US6480242B1 (en) Image display correcting system, image display correcting apparatus and method, and image display apparatus and method
JPS6216076B2 (ja)
EP1067803A2 (en) Interpolation method and apparatus for improving registration adjustment in a projection television
US4305022A (en) Horizontal scanning rate correction apparatus
JPH04216275A (ja) ラスタひずみ補正回路
US4680599A (en) Cathode ray tube display system and method having bidirectional line scanning
US5161002A (en) Convergence control system for multiple vertical formats
JPH0225594B2 (ja)
JPS631792B2 (ja)
JP3843769B2 (ja) 投射型テレビジョン画像表示装置
JPH0126234B2 (ja)
JP3675357B2 (ja) レジストレーション調整装置及びレジストレーション調整方法
US6407519B1 (en) Cathode-ray tube system capable of providing beam spots of a small diameter
US6982766B1 (en) Digital raster correction
JPS6163177A (ja) デイジタルコンバ−ゼンス装置
JPS598114B2 (ja) ディジタルコンバ−ゼンス装置
EP0464806A1 (en) Generating device of convergence signals for colour display
GB2101459A (en) Television display correction
JPS6412437B2 (ja)
WO1999011054A1 (en) Digital raster correction
JPH0750936B2 (ja) デイジタルコンバ−ゼンス装置
JPH0147957B2 (ja)
JPS58114577A (ja) 陰極線管を用いた表示装置の補正波形発生回路