JP2008176274A

JP2008176274A - 表示装置

Info

Publication number: JP2008176274A
Application number: JP2007193731A
Authority: JP
Inventors: Kazuyoshi Kawabe; 和佳川辺
Original assignee: Eastman Kodak Co
Current assignee: Eastman Kodak Co
Priority date: 2006-12-20
Filing date: 2007-07-25
Publication date: 2008-07-31

Abstract

【課題】自発光型発光素子を各画素に有する表示装置において、劣化の程度の差による焼付きが発生することを防止する。
【解決手段】有機ＥＬパネル４の特定の画素のみを特定の輝度データに応じて順次発光させ、そのときの発光量についての発光データを検出する電流測定部５により検出する。そして、供給制御部２０において検出結果に応じて、各画素についての均一化処理の発光量を決定し、各画素に決定した発光量で発光させるデータを入力処理部１を介し有機ＥＬパネル４に供給する。
【選択図】図１

Description

本発明は、自発光型素子を表示素子として備える表示装置に関する。

フラットパネルディスプレイとして、液晶表示装置（ＬＣＤ）が広く普及しているが、このＬＣＤは各画素における光の透過量を制御するだけであり、バックライトなどを必要とする。一方、有機ＥＬディスプレイは自発光型であり、各画素の発光量を制御することができるため、コントラストが高く、広視野角であり、次世代ディスプレイとして注目されている。

しかし、自発光型のディスプレイは映像の内容に依存して、各画素の発光の程度が異なる。このため、有機ＥＬ素子の劣化具合が画素毎にばらつき、表示に関係しない以前の映像が人間に見えるくらいに残るという、いわゆる焼き付きが発生しやすい。

この焼き付きを低減するために、映像データから有機ＥＬ素子の劣化を予測し、その予測に基づいてディスプレイの非使用期間に劣化を均一化する方法が開示されている（特許文献１）。

特開２００３−２２８３２９

しかし、上記従来技術では、映像データから有機ＥＬ素子の劣化を予測しており、温度等の使用環境に依存した劣化の考慮に欠けている。このため、予測が必ずしも実際と一致しないため、効果的な劣化の均一化を図ることができない場合もあり、また均一化によって次の焼き付きを生じる可能性もある。

本発明は、各画素に自発光型の表示素子を備える表示装置であって、特定の画素のみを特定の輝度データに応じて順次発光させ、そのときの発光量についての発光データを検出する検出回路と、この検出手段による検出結果に応じて、各画素についての均一化処理の発光量を決定し、各画素に決定した発光量で発光させる発光データを供給する供給制御部と、を有することを特徴とする。

また、前記検出手段は、特定の画素が発光した状態における表示装置における電流量を該当画素の発光データとして検出することが好適である。

また、前記供給制御部は、前記検出手段において検出した発光データに基づいて決定して均一化輝度データを通常の画素毎の輝度データに代えて各画素に供給することで前記均一化処理を行うことが好適である。

また、外部から供給される映像データにより各画素の表示を行う場合に、各画素の映像データに応じた輝度データを該当画素に供給し、各画素の発光輝度の階調を制御するアナログ駆動であり、前記検出回路において発光データを検出するときには、一定の輝度データを供給してその時の発光量を検出することが好適である。

また、外部から供給される映像データにより各画素の表示を行う場合に、各画素の映像データに応じた発光期間制御データを該当画素に供給し、各画素の発光輝度の階調を制御するデジタル駆動であり、前記検出回路において発光データを検出するときには、デジタル駆動における発光時における発光量を検出することが好適である。

また、前記自発光型の表示素子は、有機ＥＬ素子であることが好適である。

また、前記検出回路において発光データを検出するときには、有機ＥＬ素子に定電圧を印加し、電流を測定することで発光データを検出することが好適である。

また、前記発光量についての発光データは、所定の基準値と比較して得られた１ビットデータであることが好適である。

また、前記検出手段は、特定の画素が発光した状態における表示装置におけるアナログの電流量を検出し、これをＡ／Ｄ変換して該当画素のデジタルの発光データとすることが好適である。

また、前記検出手段は、検出したアナログ電流量を可変基準値と順次比較して複数ビットのデジタルの発光データを得ることが好適である。

本発明によれば、均一化処理によって、各画素の劣化状態を均一化することができ、焼き付きの発生を効果的に抑制できる。

以下、図面を用いて本発明の実施の形態を詳細に説明する。

図１には、実施形態に係る表示装置の全体構成が示されている。外部入力から入力処理部１へ入力される入力データは、フルカラー表示の場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）もしくはこれに白（Ｗ）を加えた１ないし数ピクセル単位で転送される映像データ及びそれらを転送するクロック信号やタイミング信号である。この入力データ中の映像データは、入力処理部１で１ラインの映像データとして蓄積され、フレームメモリ２へライン単位で格納される。フレームメモリ２に格納された１画面分の映像データは、ライン単位で読み出され、出力処理部３により、有機ＥＬパネル４にライン単位で出力される。有機ＥＬパネル４は、供給される映像データを表示に反映させる。ただし、ここではフレームメモリ２へ格納するタイミング信号や、読み出し、有機ＥＬパネル４へ出力するためのタイミング信号については説明を省略する。

このように、入力処理部１と出力処理部３の間にフレームメモリ２を導入した構成では、一旦フレームメモリ２に映像データが格納されると、外部より映像データを入力しなくても有機ＥＬパネルにフレームメモリ２より映像データを供給できるため、外部より映像データを入力し続ける必要がない。すなわち、外部からのデータ転送に要する消費電力を低減できることから、低消費電力化が必要な携帯端末に搭載されているＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）などでよく用いられている。その場合、入力処理部１、フレームメモリ２、出力処理部３はドライバＩＣとして実現されていることが多い。

なお、有機ＥＬパネル４に流れる電流は、電流測定部５によって測定され、供給制御部２０が電流測定部５の測定結果に応じて均一化処理のための均一化輝度データを入力処理部１に供給するが、これについては後述する。

図２には、有機ＥＬパネル４の内部構成が示されている。有機ＥＬパネルにはアクティブ型とパッシブ型とあるが、図２ではアクティブ型の例が示されている。有機ＥＬパネル４は画素７がマトリクス状に配置され、各画素の列方向にデータライン１２及び電源ライン１４、行方向にゲートライン１３が配線されている。データライン１２へは、出力処理部３により処理されたデータ信号が出力され、ゲートライン１３にはゲートドライバ６からの選択信号が出力される。ゲートドライバ６は有機ＥＬパネル４が低温ポリシリコンなどの高移動度トランジスタで形成されている場合にはそれを用いて同一ガラス基板上に形成されるが、別個のＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）として提供され、有機ＥＬパネル４に接続されていてもよい。

列方向に配線された全電源ライン１４は端部で共有され、ＶＤＤの電位が与えられており、有機ＥＬ素子８のカソード電極１５は全画素で共有され、ＶＳＳの電位が与えられている。

有機ＥＬ素子８のアノードは、駆動トランジスタ９のドレイン端子へ接続され、この駆動トランジスタ９のソース端子は電源ライン１４へ、ゲート端子は保持容量１１の一端とゲートトランジスタ１０のソース端子へ接続されている。なお、保持容量１１の他端は電源ライン１４へ接続されて画素７が形成されている。また、ゲートトランジスタ１０のゲート端子は、ゲートライン１３へ、ドレイン端子はデータライン１２へ接続されている。

ゲートドライバ６によりゲートライン１３が選択される（Ｌｏｗレベルにされる）と、ゲートトランジスタ１０は導通し、出力処理部３からデータライン１２に供給されているデータ信号が保持容量１１に書き込まれる。ゲートライン１３が非選択となる（Ｈｉｇｈレベルにされる）と保持容量１１に書き込まれたデータ信号はそれ以降保持され、その間、有機ＥＬ素子８の発光状態が維持される。

画素７の構成ならば、駆動トランジスタ９のゲート端子に適切なアナログ電圧が供給されるとそのアナログ電圧に対応した定電流が有機ＥＬ素子８に流れるため、アナログ定電流駆動が可能となるし、駆動トランジスタ９を導通するのに十分低い電圧が供給されれば、有機ＥＬ素子８に定電圧ＶＤＤ−ＶＳＳが印加されるため、定電圧が印加される時間を制御することで定電圧のデジタル駆動を適用することも可能である。

外部入力映像を表示する際は、上記のアナログ定電流駆動で行っても、定電圧のデジタル駆動で行ってもよいが、有機ＥＬ素子８の劣化度合いを測定するためには定電圧を与えるほうが都合がよい。図３を用いてその理由について説明する。

図３Ａには、有機ＥＬ素子を定電流駆動した際の輝度と駆動電圧の経時劣化、図３Ｂには有機ＥＬ素子の電圧電流特性の変化が示されている。一般的な有機ＥＬ素子では、図３Ａに示すように、輝度は時間の経過と共に減少し、また同じ電流を流す駆動電圧は時間の経過と共に上昇する。これは、定電流を流す時間が長ければ長いほど、輝度が減少し、同一輝度を得るために必要な駆動電圧が上昇することを示しており、駆動電圧の上昇分が分かれば輝度の劣化の程度を予測できるということを意味している。

異なる定電流を流して劣化させた有機ＥＬ素子ａ、ｂの電流電圧特性は、図３Ｂに示すように、定電圧を与えることで異なる電流Ｉａ、Ｉｂを生成するため、この違いにより、輝度の劣化を推測できる。つまり、駆動トランジスタ９のゲート端子に駆動トランジスタ９がオンする電圧を与えて有機ＥＬ素子８にＶＤＤ−ＶＳＳの電圧を与え、その電流を測定すれば劣化の度合いが推測できる。

例えば、外部入力映像表示を行っていない任意のタイミングで、一旦全画面の発光を停止した後、任意の１画素のみ駆動トランジスタ９をオンして有機ＥＬ素子８を定電圧で発光させ、電流測定部５によってそのときの電流を測定する。電流測定部５による電流測定は、カソード電極１５に供給されるＶＳＳに流れる電流を測定することで実現できる。例えば、カソード電極１５と電源ＶＳＳの間に電流検出抵抗を配置しここにおける電圧降下を測定することで電流量を検出する。

そして、この場合、発光している画素は１画素のみであるため、測定された電流はその画素の有機ＥＬ素子の劣化を反映した電流である。測定された電流データは、供給制御部２０に送られる。この供給制御部２０は、測定された電流データをデジタルデータに変換するとともに、外部入力による映像データの入力がないタイミングにおいて測定された電流データを入力処理部１に送る。なお、供給制御部２０は、電源オフ時に、画面に「輝度補正処理を行いますか？」などの表示を行い、「行う」との入力を受け付けたときに入力処理部１に電流データを供給し、輝度均一化処理を行ことが好適である。また、所定時間経過したときであって、表示を行っていないタイミングに自動的または問い合わせた後輝度均一化処理を行ったり、劣化の画素毎の差が一定以上になったときに自動的または問い合わせの後輝度均一化処理を行うことも好適である。

入力処理部１は、送られてきた測定データを順次取り込んで１ライン分蓄積し、フレームメモリ２へ１ライン毎に格納する。同様な１画素ずつの測定を全画素に対して行うことで、全画素の電流測定データがフレームメモリ２に格納される。

フレームメモリ２に格納された測定データは、ライン単位で読み出され、出力処理部３に転送されて、有機ＥＬパネル４のデータライン１２に出力される。この場合、測定データが有機ＥＬ素子８に流れる電流が大きいときに大きな値となるものとすれば、出力データも同様に、有機ＥＬ素子８に流れる電流が大きい画素、つまり劣化の少ない画素にはより大きな電流を流し、有機ＥＬ素子８に流れる電流が小さい画素、つまり劣化の大きい画素にはより小さな電流を流すように有機ＥＬパネル４は駆動される。従って、劣化の少ない画素について劣化が大きく、劣化の大きな画素についての劣化は小さくなり、各画素の輝度劣化が均一化される。

この輝度均一化表示をある期間行った後、再び前述の方法で定電圧を有機ＥＬ素子８に印加して流れる電流を測定し、フレームメモリ２に測定データを書き込んで輝度均一化表示を更新していくとやがて測定データに差が生じなくなり、輝度均一化表示は終了する。

有機ＥＬ素子８の電流測定時に測定データの最大値、最小値、平均値を抽出しておけば、劣化のばらつき範囲を常に監視できるため、例えば最大値と最小値の差がある範囲内に到達した場合に輝度均一化表示を終了するように制御可能であり、過度な均一化表示が行われることを抑制することができる。また、均一化表示においては、劣化が最大の画素またはある程度劣化の大きな画素についての電流を０に設定することで不要な劣化を防止できる。

なお、この輝度均一化表示期間に行う駆動は、アナログ定電流駆動、定電圧デジタル駆動いずれの方法も適用可能である。特に、定電圧デジタル駆動の場合には、フレームメモリ２を用いて能動的に劣化の程度に応じた輝度均一化表示を行わなくても、定電圧を印加することで、劣化の小さい画素にはより大きな電流が流れ、劣化の大きい画素にはより大きな電流が流れるため、受動的に輝度の均一化が行われる。図３Ａ、図３Ｂを用いて説明するならば、劣化の小さい有機ＥＬ素子ａと劣化の大きい有機ＥＬ素子ｂでは電圧印加時に生成する電流が劣化の少ない有機ＥＬ素子ａの方がより大きく、劣化がより加速されるはずであるから、自動的に輝度均一化の方向へ向かうので都合がよい。

ただし、いずれの駆動にしても、輝度均一化の過程で劣化の大きい素子に多くの電流を流してしまうと、かえって劣化を加速させることになるため、劣化の大きい素子に電流があまり流れないように、輝度均一化表示を行うことが望ましい。そうすることで、余計な電力を消費する必要もなくなるため効果的である。

輝度均一化表示の途中に外部より映像入力があれば、輝度均一化表示を中断し、外部映像を表示するように切り替わる。そして外部より映像入力がなくなると、輝度均一化表示が開始される。

図１の入力処理部１、フレームメモリ２、出力処理部３、電流測定部５は同一のドライバＩＣに組み込んでもよいし、フレームメモリ２や電流測定部５は別々のＩＣで提供されていてもよい。

また、駆動トランジスタ９、ゲートトランジスタ１０がアモルファスシリコンで構成される場合にも同様な方法で輝度劣化を均一化することができる。アモルファスシリコンを駆動トランジスタ９に用いた場合、駆動トランジスタ９のゲート端子に、より大きなゲート電圧が長時間印加されると、閾値電圧上昇が加速され、有機ＥＬ素子８に流れる電流が減少し、焼き付きの原因となる。そこで、フレームメモリに格納された各画素の電流測定データを用いて、輝度均一化表示期間に、電流減少の多い画素の駆動トランジスタには小さいゲート電圧を印加し、電流減少の少ない画素の駆動トランジスタには大きなゲート電圧を印加することで閾値電圧の上昇を均一化することができる。

輝度均一化表示は繰り返し行われる電流測定において抽出された、全画素の測定データの最大値、最小値、平均値などが、あらかじめ定められた条件に到達した場合に終了される。

この場合も最も劣化の程度の大きい、すなわち閾値電圧上昇が大きい画素の駆動トランジスタにより小さなゲート電圧が印加されるように輝度均一化表示が行われることが望ましい。

なお、上述の説明では、１つの画素のみを発光させたときの電流量を検出したが、発光量を受光素子などを用いて検出することも可能である。また、複数画素からなるブロックごとに発光させて電流量を検出し、平均的な電流量に比べ電流量の差が大きいブロックのみ画素を１つずつ発光させて、電流量を検出し均一化処理を行ってもよい。

「基準値比較型画素毎均一化処理」
測定電流に閾値、もしくは基準電流値を設定し、ある時点で１画素を点灯して測定した電流値が基準値より大きい場合には点灯、基準値より小さい場合には非点灯となるようにフレームメモリ２に１ビットのデータを格納して均一化期間に反映してもよい。例えば、基準電流をＩｂに設定し、画素ａの測定電流Ｉａが基準電流Ｉｂより大きい場合には、この画素ａは均一化期間には点灯するように制御される。また、画素ｃ（図示せず）の測定電流Ｉｃが基準電流Ｉｂよりもほんのわずか測定電流が大きい場合、この画素ｃも同様に点灯する。しかし、この画素ｃの測定電流Ｉｃは、１ビットの均一化処理によって比較的速く基準電流Ｉｂに到達する。従って、画素ｃの測定電流Ｉｃは、次の測定の際には、基準電流Ｉｂに到達しており、次の均一化期間には点灯しない。このような処理を繰り返すと、基準値より多く電流が流れて点灯する画素の数が減っていき、やがてすべて消灯し、均一化は自動的に完了する。

このように、均一化処理を複数の期間に分け、各期間で電流測定を行い、フレームメモリ２の１ビットデータを更新しながら、均一化処理を行うことで、画素毎の劣化の程度に応じた均一化処理が行える。

均一化処理期間では点灯する画素の有機ＥＬ素子はすべて同じ定電流、もしくは定電圧で駆動されるが、あまり明るくなりすぎると均一化処理が目立ってしまったり、消費電力が大きくなったりするため、一定期間経過した後に全画素を消灯して、連続して電流を流すのではなく、適当なデューティ比でオン期間を設定するデューティ制御を施してもよい。この際に、デューティ周期が長ければ点滅して見えるし、短いと中間調表示に見え、より目立たない。

このような１ビット均一化処理は、図１の供給制御部２０に図４のようなシステムを導入することにより実現できる。まず基準電流値を設定するため、画面内任意の１画素を点灯後、電流測定部５で電流値を算出し、その電流データはスイッチ２１により基準電流データ保持部２２に基準電流データとして格納される。ここで基準電流値を設定するため、画面内の任意の１画素を選択点灯して電流を測定したが、複数画素の平均値を基準電流値に設定してもよいし、あらかじめ表示に使わない基準画素を画面外に設け、ディスプレイが使用している期間常に点灯させるように制御した基準画素の電流を測定して設定してもよい。

次に、スイッチ２１が画素電流データ保持部２３に切り替えられると、画面内の画素が１画素ずつ順次点灯され、電流測定部５で測定された各画素の電流値が画素電流データ保持部２３へ格納される。

ここで、電流測定部５で測定される電流データがアナログデジタル変換（ＡＤ変換）を施されてデジタルデータで出力される場合、基準電流データ保持部２２と画素電流データ保持部２３はレジスタで構成されるし、電流データがアナログの電圧値として検出されるのであれば基準電流データ保持部２２と画素電流データ保持部２３は保持容量などで構成される。

そして、基準電流データと画素電流データは比較器２４で比較され、例えば基準電流データより画素電流データが大きい場合には“１”、小さい場合には“０”（あるいはその逆）となる１ビットのデータが出力される。この１ビットのデータは入力処理部１を介してフレームメモリ２へ格納され、均一化処理期間に表示に反映される。

このような処理を表示装置の非使用期間内の例えば１、２時間毎に繰り返し、フレームメモリ２の１ビットデータを更新することで均一化処理が行われる。

「ＡＤ変換を行う構成」
電流測定部５にＡＤ変換器（ＡＤ変換器）が導入されていない場合でも、図５のように比較器２４の１入力に可変基準値生成部２５からの信号を入力すれば測定電流の程度をデジタル化する、つまりＡＤ変換を行うことができる。

例えば、可変基準生成部２５から電流データＩ０の信号が比較器２４に入力され、画素電流データＩａとの比較の結果、Ｉａ＞Ｉ０となると、“１”が出力される。次に電流データＩ１の信号が比較器２４に入力され、比較の結果、Ｉａ＜Ｉ１となり、“０”が出力されたとすると、両者の出力から“０１”という２ビットのデータが得られ、画素電流値はＩ０とＩ１の間であるということを知ることができる。

このようにして得た多ビットのデータをフレームメモリ２に格納し、そのデータに応じて均一化処理の際の電流値を決定すればよい。

この機能をより具体的に実現する例を示したのが図６であり、図６に示される保持容量２６とインバータ（比較器）２７とスイッチ２８による単純なスイッチトキャパシタ回路で電流値の比較を行うことができる。

基準電流信号の格納時にはスイッチ２８をオンしてインバータ２７の入力と出力をショートし、保持容量２６のインバータ２７の入力に接続された一端をインバータ出力のＨｉｇｈとＬｏｗの中間レベルにする。それと同時に基準電流データを保持容量２６の他端に電流測定部５から供給する。これによって、保持容量２６に基準電流信号が入力された場合にインバータ２７の出力が中間レベルとなるように保持容量２６にデータを書き込むことができる。続いてスイッチ２８をオフし、画素電流信号を電流測定部５より入力すると、画素電流信号が基準電流信号より低い場合、インバータ２７の入力はＬｏｗ側へシフトすることで出力はＨｉｇｈとなり、高い場合にはＬｏｗが出力され、電流値の比較が行われる。

図６のスイッチトキャパシタ型の比較器はダイナミック回路であるため、ある基準となる１画素を点灯して電流測定部５で生成した基準電流信号を正しい値で保持する期間は短い。したがって、各画素との電流信号比較の際は、毎回同じ基準となる１画素を測定して比較することが望ましい。

図５と同様に、基準電流信号の代わりにいくつかの可変基準電流信号を入力して、比較結果をビット列に合成すれば、前述同様のＡＤ変換も実現できる。図６のようなスイッチトキャパシタ型の比較器は簡単な回路で構成できるため、画素が形成されている基板上に形成することができ低コスト化に有利である。

なお、図５の構成において、可変基準値生成部２５において、１つの基準値のみを生成することもできる。この構成では、図４に示すように、電流測定部５において、測定電流値についてアナログの電圧値で出力し、この電圧値が基準値以上であるかを示す１ビットの信号を出力することができる。そして、この回路として図６のスイッチトキャパシタ型の比較器を用いることができる。

本発明の表示装置の全体構成図である。アクティブマトリクス型有機ＥＬパネルの全体構成図である。有機ＥＬ素子の劣化特性（起動電圧および輝度の経時変化）を示す図である。有機ＥＬ素子の劣化特性（電圧と電流の関係）を示す図である。供給制御部２０の基準値比較型の構成例を示す図である。Ａ／Ｄ変換を行うための構成を示す図である。スイッチトキャパシタ型の比較器の構成を示す図である。

符号の説明

１入力処理部、２フレームメモリ、３出力処理部、４有機ＥＬパネル、５電流測定部、６ゲートドライバ、７画素、８有機ＥＬ素子、９駆動トランジスタ、１０ゲートトランジスタ、１１保持容量、１２データライン、１３ゲートライン、１４電源ライン、１５カソード電極、２０供給制御部。

Claims

各画素に自発光型の表示素子を備える表示装置であって、
特定の画素のみを特定の輝度データに応じて順次発光させ、そのときの発光量についての発光データを検出する検出回路と、
この検出手段による検出結果に応じて、各画素についての均一化処理の発光量を決定し、各画素に決定した発光量で発光させる発光データを供給する供給制御部と、
を有することを特徴とする表示装置。
請求項１に記載の表示装置において、
前記検出手段は、特定の画素が発光した状態における表示装置における電流量を該当画素の発光データとして検出することを特徴とする表示装置。
請求項１または２に記載の表示装置において、
前記供給制御部は、前記検出手段において検出した発光データに基づいて決定して均一化輝度データを通常の画素毎の輝度データに代えて各画素に供給することで前記均一化処理を行うことを特徴とする表示装置。
請求項１〜３のいずれか１つに記載の表示装置において、
外部から供給される映像データにより各画素の表示を行う場合に、各画素の映像データに応じた輝度データを該当画素に供給し、各画素の発光輝度の階調を制御するアナログ駆動であり、
前記検出回路において発光データを検出するときには、一定でかつ発光素子の劣化を検出可能な輝度データを供給してその時の発光量を検出することを特徴とする表示装置。
請求項１〜３のいずれか１つに記載の表示装置において、
外部から供給される映像データにより各画素の表示を行う場合に、各画素の映像データに応じた発光期間制御データを該当画素に供給し、各画素の発光輝度の階調を制御するデジタル駆動であり、
前記検出回路において発光データを検出するときには、一定でかつ発光素子の劣化を検出可能な発光期間制御データを供給し、デジタル駆動における発光時における発光量を検出することを特徴とする表示装置。
請求項１〜３のいずれか１つに記載の表示装置において、
前記自発光型の表示素子は、有機ＥＬ素子であることを特徴とする表示装置。
請求項６に記載の表示装置において、前記検出回路において発光データを検出するときには、有機ＥＬ素子に定電圧を印加し、電流を測定することで発光データを検出することを特徴とする表示装置。
請求項１〜７のいずれか１つに記載の表示装置において、
前記発光量についての発光データは、所定の基準値と比較して得られた１ビットデータであることを特徴とする表示装置。
請求項１に記載の表示装置において、
前記検出手段は、特定の画素が発光した状態における表示装置におけるアナログの電流量を検出し、これをＡ／Ｄ変換して該当画素のデジタルの発光データとすることを特徴とする表示装置。
請求項９に記載の表示装置において、
前記検出手段は、検出したアナログ電流量を可変基準値と順次比較して複数ビットのデジタルの発光データを得ることを特徴とする表示装置。