KR19990006048A - 반도체 소자의 전하저장전극 형성방법 - Google Patents

반도체 소자의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR19990006048A
KR19990006048A KR1019970030270A KR19970030270A KR19990006048A KR 19990006048 A KR19990006048 A KR 19990006048A KR 1019970030270 A KR1019970030270 A KR 1019970030270A KR 19970030270 A KR19970030270 A KR 19970030270A KR 19990006048 A KR19990006048 A KR 19990006048A
Authority
KR
South Korea
Prior art keywords
conductor
storage electrode
forming
charge storage
film
Prior art date
Application number
KR1019970030270A
Other languages
English (en)
Other versions
KR100414752B1 (ko
Inventor
이석주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030270A priority Critical patent/KR100414752B1/ko
Publication of KR19990006048A publication Critical patent/KR19990006048A/ko
Application granted granted Critical
Publication of KR100414752B1 publication Critical patent/KR100414752B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 종래에 적용하는 캐패시터 제조방법에서 콘택 마스크를 한 번 더 사용하여 중앙에 T자형의 기둥이 형성된 실린더형 저장전극을 형성함으로서, 종래 방법보다 후속 절연막 형성시 평탄화의 특성을 향상시킬 수 있으며, 캐패시턴스를 증가시키는 기술이다.

Description

반도체 소자의 전하저장전극 형성방법
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 메모리 소자의 캐패시터의 용량을 증가시키기 위해 콘택 마스크를 한번 더 사용하여 중앙에 T자형의 기둥이 형성된 실린더형 저장전극을 형성함으로서, 종래 방법보다 후속 절연막 형성시 평탄화 특성을 향상시킬 수 있으며, 캐패시턴스를 증가시키는 기술에 관한 것이다.
최근 반도체 소자의 고집적화에 따라 셀 크기와 토폴로지는 작아지는 반면 대용량의 캐패시터가 요구되고 있어 하나의 트랜지스터와 하나의 캐패시터로 사용되는 디램(DRAM)소자에서는 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게하거나 저장전극의 표면적을 증대시키는 방법 등이 대두되고 있으나, 유전상수가 높은 물질로는 Ta2O5, Tio2,SrTiO3등이 있으나, 상기 박막의 특성이나 신뢰도에서 그 특성이 우수하지 못하고, 유전체막의 두개를 감소시키는 방법은 소자 동작시 높은 전압에 의해 유전막 파괴가 쉽게 일어나는 단점이 있다.
한편, 저장전극의 표면적을 증가시키기 위해 개발된 구조는, 예를 들어 스택 구조, 핀 구조, 실린더 구조 등이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명은 목적은 전하저장 전극 형성 공정에서 콘택홀 마스크를 한 번 더 사용하여 기존의 실린더 모양을 변형시켜 캐패시터의 용량을 증가시키는 전하저장전극 형성방법을 제공하는 것이다.
도 1 내지 도 6 은 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판, 2 : 소자 분리 산화막, 3 : 불순물 접합층, 4 : 게이트 산화막, 5 : 게이트 전극, 6 : 게이트 스페이서, 7 : 층간 절연막, 8 : 제 1 도전체, 9 : 절연막(희생막), 10 : 제 2 도전체, 11 : 제 3 도전체, 12 : 전하저장전극홀
상기한 목적을 달성하기 위해 본 발명에 따른 전하저장전극 형성방법은,
반도체 기판 상에 전하저장전극 콘택홀을 구비하는 층간 절연막을 형성하는 공정과,
상기 반도체 기판에 접속되는 제 1 도전체를 형성하는 공정과,
상기 제 1 도전체 상부에 희생막을 형성하는 공정과,
상기 희생막을 콘택 마스크를 이용하여 식각함으로서, 상기 제 1 도전체를 노출시키는 홀을 형성하는 공정과,
상기 홀을 통하여 제 1 도전체에 접속되는 제 2 도전체를 형성하는 공정과,
상기 희생막과 상기 제 1 도전체를 전하저장전극용 마스크를 이용하여 식각하는 공정과,
상기 희생막과 제 1 도전체 측벽에 제 3 도전체 스페이서를 형성하는 공정과,
상기 희생막을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1 내지 도 6 은 본 발명에 따른 반도체 소자의 전하저장전극 형성방법을 도시한 단면도이다.
도 1 에 도시된 바와 같이, 반도체 기판 (1) 상에 소자 분리 산화막 (2), 불순물 접합층 (3), 게이트 산화막 (4), 게이트 전극 (5), 게이트 스페이서 (6)를 차례로 형성하고, 층간 절연막 (7)을 형성한 다음, 콘택홀 마스크를 이용한 식각 공정으로 전하저장전극홀을 형성한 상태에서, 전하저장전극용 제 1 도전체 (8)를 적층한 후, 식각 선택비가 다른 TEOS, MTO, PSG와 같은 절연막 (9)를 형성한다. 이 때, 절역막 (9)은 후속 공정에서 제거되어 전하저장전극의 표면적을 넓히는 희생막 역할을 한다.
그 후, 이미 한번 사용한 콘택홀 마스크를 사용하여 감광막 (13)을 형성함으로서 전하저장전극의 표면적을 넓힐 수 있다. 이 감광막 (13)을 이용하여 상기 희생막 (9)을 등방성 식각과 비등방성 식각으로 제 1 도전체 (8)까지 식각한다(도 2 참조).
그 후, 상기 희생막 (9)을 식각함으로서 제 1 도전체 (8)상부에 노출된 홀을 선택적으로 제 2 도전체 (10)를 증착한다. 이 때, 제 2 도전체(10)을 과잉 증착, 즉 오버행시켜 후속 공정에서 형성될 뿔 모양과 붙지 않을 정도로 표면적으로 극대화시켜 증착하고, 전하저장전극용 마스크를 사용하여 감광막을 형성한다(도 3 참조).
다음으로, 희생막 (9)과 제 1 도전체 (8)를 비등방성 식각하고, 여기에 제 3 도전체 (11)를 증착한다(도 4 참조 ).
다음으로, 상기 제 3 도전체(11)를 마스크 없이 비등방성 식각하여 뿔모양을 형성시킨다(도 5 참조). 이와 같이, 뿔 모양으로 제 3 도전체 (11)를 형성시킴에 따라 형성될 전하저장전극의 모양이 뿔 모양 안에 둥근 모양으로 형성되므로, 후속하는 절연막 형성시 평탄화 정도를 높일 수 있다.
그 후, 도 5 에 도시된 희생막 (9)을 제거하여 최종적으로 전하저장 전극을 완성시킨다(도 6 참조).
상기 형성된 전하저장전극에 얇은 유전막을 도포시키고, 플레이트 전극을 형성하면 최종적인 캐패시터가 형성된다.
상기한 바와 같은 본 발명에 따른 반도체 소자의 전하저장전극 형성방법에 의하면, 종래에 적용하는 캐패시터 형성 공정에서 콘택홀 마스크를 한 번 더 사용하여 T 자형 기둥이 형성된 실린더형 저장전극을 형성함으로서, 전하저장전극의 표면적으로 넓힐 수 있으며, 전하저장전극 모양이 뿔 모양 안에 둥근 모양으로 형성되므로, 종래의 방법보다 후속하는 절연막 형성시 평탄화 정도를 높일 수 있으며, 캐패시턴스는 증가하는 반면 셀과 페리의 단차는 종래의 실린더 모양의 캐패시터와 동일한 정도를 유지할 수 있다.
따라서, 고집적 소자의 캐패시턴스 및 제조수율을 높이고, 제조 원가를 절감하는 효과를 얻을 수 있다.

Claims (6)

  1. 반도체 기판에 접속되는 제 1 도전체를 형성하는 공정과,
    상기 제 1 도전체 상부에 희생막을 형성하는 공정과,
    상기 희생막을 콘택 마스크를 이용하여 식각함으로서, 상기 제 1 도전체를 노출시키는 홀을 형성하는 공정과,
    상기 홀을 통하여 제 1 도전체에 접속되는 제 2 도전체를 형성하는 공정과,
    상기 희생막과 상기 제 1 도전체를 전하저장전극용 마스크를 이용하여 식각하는 공정과,
    상기 희생막과 제 1 도전체 측벽에 제 3 도전체 스페이서를 형성하는 공정과,
    상기 희생막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 희생막 위에 이전 공정의 전하저장전극홀과 적층으로 형성되도록 콘택홀 마스크를 한번 더 사용하여 감광막을 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  3. 제 1 항에 있어서, 상기 희생막은 감광막을 이용하여 등방성 식각과 비등방성 식각으로 상기 제 1 도전체까지 식각되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 제 1 도전체 위의 희생막이 노출되어 있는 홀에 상기 제 2 도전체를 성장시키는데 있어서, 상기 제 1 도전체위에만 선택적으로 제 2 도전체를 성장시키는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 도전체는 오우버행(overhang)되도록 성장시키는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  6. 제 5 항에 있어서,
    상기 제 2 도전체는 후속하는 감광막의 크기보다 작게 성장시켜 상기 제 3 도전체와 붙는 것을 방지하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
KR1019970030270A 1997-06-30 1997-06-30 반도체 소자의 전하저장전극 형성방법 KR100414752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030270A KR100414752B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030270A KR100414752B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR19990006048A true KR19990006048A (ko) 1999-01-25
KR100414752B1 KR100414752B1 (ko) 2004-03-31

Family

ID=37423069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030270A KR100414752B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100414752B1 (ko)

Also Published As

Publication number Publication date
KR100414752B1 (ko) 2004-03-31

Similar Documents

Publication Publication Date Title
US5403767A (en) Methods for manufacturing a storage electrode of DRAM cells
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100396131B1 (ko) 반도체 장치의 제조방법
JP2795252B2 (ja) 半導体装置の製造方法
US10964779B2 (en) Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
KR100414752B1 (ko) 반도체 소자의 전하저장전극 형성방법
US5691227A (en) Method for forming charge storage electrodes of semiconductor device
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100306902B1 (ko) 반도체장치의캐피시터제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0135692B1 (ko) 반도체소자의 캐패시터 제조방법
JP2956234B2 (ja) 半導体メモリ装置とその製造方法
KR100546112B1 (ko) 반도체소자의 제조방법
KR0143347B1 (ko) 반도체기억장치 제조방법
KR0166038B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100252542B1 (ko) 디램셀저장전극제조방법
KR0146256B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960016246B1 (ko) 적층 캐패시터 제조방법
KR100278909B1 (ko) 반도체소자의 캐패시터 제조방법
KR0130544B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100308499B1 (ko) 반도체소자의캐패시터제조방법
KR100414376B1 (ko) 반도체소자의 커패시터 제조방법
KR0143711B1 (ko) 반도체 소자의 전하저장전극 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee