KR19990006023A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR19990006023A KR19990006023A KR1019970030245A KR19970030245A KR19990006023A KR 19990006023 A KR19990006023 A KR 19990006023A KR 1019970030245 A KR1019970030245 A KR 1019970030245A KR 19970030245 A KR19970030245 A KR 19970030245A KR 19990006023 A KR19990006023 A KR 19990006023A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten film
- metal wiring
- pecvd
- forming
- semiconductor device
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 title 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 39
- 239000010937 tungsten Substances 0.000 claims abstract description 39
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 27
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 제1금속배선이 형성된 반도체기판 상부에 콘택홀이 형성된 층간절연막을 형성하고 전체표면상부에 PECVD 텅스텐막을 일정두께 증착한 다음, 상기 PECVD 텅스텐막 상부에 상기 콘택홀을 매립하는 열 CVD 텅스텐막을 증착하고 상기 열 CVD 텅스텐막과 PECVD 텅스텐막을 전면식각하여 콘택플러그를 형성한 다음, 상기 콘택플러그를 통하여 상기 제1금속배선에 접속되는 제2금속배선을 형성함으로써 안정된 금속배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 텅스텐 플러그를 이용하여 반도체소자의 고집적화에 사용할 수 있는 금속배선을 형성하는 기술에 관한 것이다.
일반적으로 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 PVD 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
반도체소자가 고집적화됨에 따라 하나의 금속배선으로 상기 반도체소자를 작동시키기 어려워져 다층으로 금속배선을 형성하게 되었다. 그리고, 다층으로 금속배선을 형성하기 위하여 각각의 금속배선층을 서로 연결시켜 주는 콘택공정을 필요로 하게 되었다.
이때, 상기 콘택공정은, 저온과 고온에서 이단계로 알루미늄합금을 증착하는 방법과, 알루미늄합금 증착 후 고온에서 리플로우(reflow)시키는 PVD 증착방법과, 매립성이 우수한 CVD-W을 이용하여 콘택플러그를 형성하고 그 상부에 알루미늄합금과 같이 저항이 낮은 금속으로 배선을 형성하는 텅스텐 플러그 방법 등이 있다.
그러나, 상기 알루미늄합금을 이용한 방법은 콘택홀이 더욱 좁아지면서 매립에 한계가 있으며, 텅스텐 플러그 방법은 CVD-W 이 산화막 위에서는 증착이 어려워 TiN 등과 같은 접착층을 미리 증착해 주어야 하는 것과 같이 공정이 복잡해져 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 생산성을 저하시키며 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 후속공정을 용이하게 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 금속배선 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체기판(제1금속배선물질), 2 : 평탄화절연막, 3 : PECVD 텅스텐막, 4 : 열 CVD 텅스텐막, 5 : 제2금속배선물질, 6 : 비아콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
제1금속배선이 형성된 반도체기판 상부에 콘택홀이 형성된 층간절연막을 형성하는 공정과,
전체표면상부에 PECVD 텅스텐막을 일정두께 증착하는 공정과,
상기 PECVD 텅스텐막 상부에 상기 콘택홀을 매립하는 열 CVD 텅스텐막을 증착하는 공정과,
상기 열 CVD 텅스텐막과 PECVD 텅스텐막을 전면식각하여 콘택플러스를 형성하는 공정과,
상기 콘택플러그를 통하여 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, TiN 접착층 없이 층간 절연막 상부에 CVD-W의 증착이 가능하게 하기 위해 다음과 같은 기술적 원리를 이용한다.
우선, 층간절연막과 콘택홀이 노출된 웨이퍼를 CVD-W 증착용 반응기로 옮긴 후, 수소 분위기로 플라즈마를 형성시키기 위한 일정 압력을 유지시킨 후 RF(radio frequency) 파워를 사용항 플라즈마를 턴온(turn on)시킨다. 이후 수소 플라즈마 내에 WF6가스를 일정량 유입시키면 수소 플라즈마에 의해 WF6가 환원되어 PECVD W막이 기판에 증착된다. 이러한 PECVD W 증착공정은 플라즈마에 의한 이온 충돌 효과가 발생하여 기판에 상관없이 우수한 접착력을 나타내게 되며, BPSG, TEOS, SOG 등으로 형성되는 층간절연막 위에서도 균일하고 접착력이 우수하며 안정된 W 막을 증착한다. 이렇게 PECVD W막은 콘택홀의 바닥과 측면을 완전히 덮을 정도로 소정의 두께를 증착한 다음, RF 파워를 턴오프(turn off)시키고 WF6의 유입을 막아 PECVD W 증착공정을 끝내게 된다. 이후 다시 열(thermal) CVD W의 증착이 가능한 압력으로 분위기를 유지시킨 후 WF6를유입시켜 수소와 WF6의 반응에 의한 CVD W 막을 형성하여 콘택을 매립한다. 이와 같이 열 CVD W으로 콘택 매립을 완성하는 이유는 실험결과 열 CVD W 막이 PECVD W 막에 비하여 증착속도가 빠르고 비정항이 낮으며 콘택 매립 특성이 우수하기 때문이다. 이후, 전면식각(etch back) 공정을 실시하여 콘택 부분만 W을 남겨 콘택플러그를 형성하고, Al, Cu, Ag 등의 비저항이 낮은 금속을 증착하여 금속배선의 증착 공정을 완료한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 제1금속배선(도시안됨)이 형성된 반도체기판(1) 상부에 콘택홀(6)이 형성된 층간절연막(2)을 형성하고, 전처리공정을 실시한다. (도 1a)
그리고, 전체표면상부에 PECVD 텅스텐막(3)을 일정두께 증착한다. 이때, 상기 PECVD 텅스텐막은, 수소플라즈마와 WF6반응에 의한 PECVD 방법으로 100∼1000Å 정도의 두께로 증착한다. (도 1b)
그 다음에, 수소와 WF6의 열반응을 사용하여 열 CVD 텅스텐막(4)을 콘택을 매립할 만한 두께로 증착한다. (도 1c)
이후, 전면식각공정으로 상기 열 CVD 텅스텐막(4)과 PECVD 텅스텐막(3)을 식각하여 상기 콘택홀(6)을 매립하는 콘택플러그를 형성한다. (도 1d)
그리고, 전체표면상부에 제2금속배선물질(5)을 증착하고, 이를 패터닝하여 상기 제1금속배선에 접속되는 제2금속배선을 형성한다.
이때, 상기 제2금속배선물질(5)은 Al, Cu, Ag 등과 같이 저항이 작은 금속을 사용한다. (도 1e, 도 1f)
여기서, 상기 PECVD 텅스텐막은, 열 CVD 텅스텐막을 한 반응기 내에서 대기노출없이 순차적으로 증착하고, 상기 PECVD 텅스텐막은, 트퍼터링 텅스텐막으로 대신하고, 상기 제2금속배선은 PECVD 텅스텐막과 열 CVD 텅스텐막의 적층구조로 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 별도의 확산방지막 없이 텅스텐 플러그만을 이용하여 안정된 특성을 가지는 금속배선을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.
Claims (7)
- 제1금속배선이 형성된 반도체기판 상부에 콘택홀이 형성된 층간절연막을 형성하는 공정과,전체표면상부에 PECVD 텅스텐막을 일정두께 증착하는 공정과,상기 PECVD 텅스텐막 상부에 상기 콘택홀을 매립하는 열 CVD 텅스텐막을 증착하는 공정과,상기 열 CVD 텅스텐막과 PECVD 텅스텐막을 전면식각하여 콘택플러그를 형성하는 공정과,상기 콘택플러그를 통하여 상기 제1금속매선에 접속되는 제2금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 PECVD 텅스텐막은, 수소플라즈마와 WF6반응에 의한 PECVD 방법으로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1 또는 청구항 2에 있어서,상기 PECVD 텅스텐막은, 100∼1000Å 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1 또는 청구항 2에 있어서,상기 열 CVD 텅스텐막은, 수소와 WF6의 열반응을 이용하여 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 PECVD 텅스텐막은, 열 CVD 텅스텐막을 한 반응기 내에서 대기노출없이 순차적으로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 PECVD 텅스텐막은, 트퍼터링 텅스텐막으로 대신하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 제2금속배선은 PECVD 텅스텐막과 열 CVD 텅스텐막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030245A KR100256825B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030245A KR100256825B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006023A true KR19990006023A (ko) | 1999-01-25 |
| KR100256825B1 KR100256825B1 (ko) | 2000-05-15 |
Family
ID=19512996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030245A KR100256825B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256825B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020011478A (ko) * | 2000-08-02 | 2002-02-09 | 박종섭 | 반도체소자의 금속배선방법 |
-
1997
- 1997-06-30 KR KR1019970030245A patent/KR100256825B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256825B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492270B1 (en) | Method for forming copper dual damascene | |
| US6797642B1 (en) | Method to improve barrier layer adhesion | |
| US6043148A (en) | Method of fabricating contact plug | |
| KR100289515B1 (ko) | 베리어 메탈층 및 그 형성방법 | |
| KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR100256825B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US5948705A (en) | Method of forming interconnection line | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20040004809A (ko) | 반도체 소자의 구리배선 및 캐패시터 제조방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100909176B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100275331B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20020068569A (ko) | 반도체 장치의 다층 배선 제조 방법 | |
| KR100331274B1 (ko) | 이중 상감법을 이용한 구리배선플러그 형성방법 | |
| KR101096444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040002011A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH10294317A (ja) | 積層配線構造体およびその製造方法 | |
| KR20000042855A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040002012A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |