KR101096444B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR101096444B1
KR101096444B1 KR1020080000336A KR20080000336A KR101096444B1 KR 101096444 B1 KR101096444 B1 KR 101096444B1 KR 1020080000336 A KR1020080000336 A KR 1020080000336A KR 20080000336 A KR20080000336 A KR 20080000336A KR 101096444 B1 KR101096444 B1 KR 101096444B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
film
diffusion barrier
wiring
Prior art date
Application number
KR1020080000336A
Other languages
English (en)
Other versions
KR20090074524A (ko
Inventor
김백만
염승진
정동하
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000336A priority Critical patent/KR101096444B1/ko
Publication of KR20090074524A publication Critical patent/KR20090074524A/ko
Application granted granted Critical
Publication of KR101096444B1 publication Critical patent/KR101096444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상부에 형성된 하부 금속배선과, 상기 반도체 기판 상에 형성되며, 상기 하부 금속배선의 적어도 일부를 노출시키는 배선 형성 영역을 갖는 절연막과, 상기 절연막의 배선 형성 영역 표면 상에 형성되며, Nb-B-N의 삼성분계막을 포함하는 확산방지막과, 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 상부 금속배선을 포함하며, 상기 확산방지막은 [CH3(C2H5)N]3Nb[NC(CH3)3], B2H6 및 NH3를 이용하여 CVD 또는 ALD 방식으로 형성하거나, 박막 내에 보론을 침투시켜 형성하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{ MANUFACTURING METHOD OF METAL WIRING OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선의 형성방법에 관한 것으로, 보다 자세하게는, 이종 금속 간을 접합하여 금속배선 형성시, 상호 금속확산에 의한 고저항의 금속간 화합물의 생성을 방지하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 그리고, 하부 금속배선과 상부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 여기서, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소되면서, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 부각되고 있는 실정이다.
상기 금속배선의 재료로서는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐 보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우, 배선 형태로 건식 식각하기가 용이하지 않기 때문에 구리로 금속배선을 형성하기 위해서 다마신(Damascene)이라는 공정 기술이 이용된다. 상기 다마신 공정을 이용한 금속배선은 층간절연막을 식각해서 다마신 패턴을 형성한 후, 상기 다마신 패턴 내을 금속막, 즉, 구리막을 매립하여 형성한다.
상기 다마신 패턴은 싱글-다마신(Single-Damascene) 공정과 듀얼-다마신(Dual-Damascene) 공정을 통해 형성되며, 상기 듀얼 다마신 공정을 적용하는 경우에는 상층 금속배선, 그리고, 상기 상층 금속배선과 하층 금속배선을 연결시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라 금속배선에 의해 발생하는 단차를 제거할 수 있어서 후속 공정을 용이하게 할 수 있다.
한편, 상기와 같은 다마신 공정을 이용하여 다층 금속배선을 형성함에 있어서, 하부 금속배선 물질로서 구리막을 적용하고 상부 금속배선 물질로서 알루미늄막을 적용하는 경우, 이종 금속 간의 접합시, 상호 확산으로 인해 고 저항 화합물이 생성될 수 있다. 따라서, 이러한 고 저항의 화합물 생성을 방지하기 위해서는 상기 구리막으로 이루어진 하부 금속배선과 알루미늄막으로 이루어진 상부 금속배선의 접촉 게면에 확산방지막(Diffusion Barrier layer)을 형성해주어야 한다. 상기 확산방지막으로서는 통상 Ti막/TiN막을 이용한다.
그러나, 전술한 종래 기술의 경우, 상기 확산방지막이 그의 역할을 안정적으로 수행하기 위해서는 충분한 두께로 형성되어야 하는데, 그렇게 되면, 금속 간의 고저항 화합물 생성은 방지할 수 있겠으나, 확산방지막이 두껍게 형성되는 것에 비해 상대적으로 알루미늄막이 차지하는 비중이 감소하게 되어 콘택 저항이 충분하게 감소되지 않게 된다.
반대로, 콘택 저항의 감소 효과를 향상시키고자 확산방지막의 두께를 감소시키게 되면, 상부 금속배선 물질인 알루미늄의 확산으로 인해 알루미늄막 내의 고 저항 화합물 생성이 일어나게 되고, 이로 인해, 콘택 저항 상승이 유발되어 반도체 소자의 특성 및 신뢰성을 감소시키게 된다.
본 발명은 확산방지막의 특성을 개선시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
또한, 본 발명은 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
삭제
삭제
삭제
삭제
삭제
본 발명에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판의 상부에 하부 금속배선을 형성하는 단계; 상기 반도체 기판 상에 상기 하부 금속배선의 적어도 일부를 노출시키는 배선 형성 영역을 갖는 절연막을 형성하는 단계; 상기 배선 형성 영역의 표면을 포함한 절연막 상에 Nb-B-N의 삼성분계막을 포함하는 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 상부 금속배선을 형성하는 단계;를 포함한다.
상기 하부 금속배선은 구리막을 포함하고, 상기 상부 금속배선은 알루미늄막을 포함한다.
상기 확산방지막은 [CH3(C2H5)N]3Nb[NC(CH3)3], B2H6 및 NH3를 이용하여 CVD 또는 ALD 방식으로 형성한다.
상기 확산방지막은 NbCl5, B2H6 및 NH3를 이용하여 ALD 방식으로 형성한다.
상기 확산방지막은 NbN 박막 내에 보론을 침투시켜 형성한다.
상기 NbN 박막은 PVD, CVD 및 ALD 중 어느 하나의 방식으로 형성한다.
상기 보론은 보론 계열의 기체를 이용한 열 처리 또는 플라즈마 처리로 침투시키는 것을 특징으로 한다.
상기 보론 계열의 기체는 B2H6를 이용하는 것을 특징으로 한다.
상기 확산방지막은 NbB 박막 내에 질소를 침투시켜 형성한다.
상기 NbB 박막은 PVD, CVD 및 ALD 중 어느 하나의 방식으로 형성한다.
상기 질소는 질소 계열의 기체를 이용한 열 처리 또는 플라즈마 처리로 침투시키는 것을 특징으로 한다.
상기 질소 계열의 기체는 N2 또는 NH3를 이용하는 것을 특징으로 한다.
상기 확산방지막은 10∼500Å의 두께로 형성하는 것을 특징으로 한다.
상기 확산방지막을 형성하는 단계와, 상기 상부 금속배선을 형성하는 단계 사이에, 상기 확산방지막 상에 웨팅막을 형성하는 단계;를 더 포함한다.
상기 웨팅막은 Ti, TiN, Ta 및 TaN 중 어느 하나의 막으로 형성한다.
본 발명은 하부 금속배선과 상부 금속배선 물질로서 각각 구리막과 알루미늄막의 적용시에 상기 하부 금속배선과 상부 금속배선 사이의 계면에 확산방지막으로서 CVD 및 ALD 중 어느 하나의 방식을 이용하여 Nb-B-N 삼성분계 막을 형성함으로써, 상기 확산방지막의 특성을 개선할 수 있다.
또한, 본 발명은 상기와 같이 Nb-B-N 삼성분계로 이루어진 확산방지막을 형성함으로써, 상부 금속배선 물질인 알루미늄의 확산으로 인한 알루미늄막 내의 고 저항 화합물 생성을 방지할 수 있으므로, 그에 따른 콘택 저항 상승을 방지할 수 있다.
게다가, 본 발명은 상기 Nb-B-N 삼성분계로 이루어진 확산방지막 상에 웨팅막(Wetting layer)을 형성함으로써, 알루미늄막으로 이루어진 상부 금속배선의 형성시, 상기 상부 금속배선의 형성을 안정적이고 용이하게 수행할 수 있다.
따라서, 본 발명은 반도체 소자의 특성 및 신뢰성 감소를 방지할 수 있다.
본 발명은 하부 금속배선과 상부 금속배선 물질로서 각각 구리막과 알루미늄막의 적용시에 상기 하부 금속배선과 상부 금속배선 사이의 계면에 확산방지막으로서 CVD 및 ALD 중 어느 하나의 방식을 이용하여 Nb-B-N 삼성분계 막을 형성하고, 또한, Nb-B-N 삼성분계 막을 포함하는 확산방지막 상에 웨팅막(Wetting layer)을 형성한다.
이렇게 하면, 종래의 스퍼터 방식으로 형성하는 Ti/TiN의 확산방지막과는 달리 스텝 커버리지 특성이 우수한 CVD 또는 ALD 방식으로 Nb-B-N 삼성분계로 이루어진 확산방지막을 형성함으로써 상기 확산방지막의 특성을 개선할 수 있다.
따라서, 상부 금속배선 물질인 알루미늄의 확산으로 인한 알루미늄막 내의 고 저항 화합물 생성을 방지할 수 있으므로, 그에 따른 콘택 저항 상승을 방지할 수 있다.
또한, 본 발명은 W-B-N 삼성분계 막을 포함하는 확산방지막 상에 웨팅막을 더 형성해줌으로써 알루미늄막으로 이루어진 상부 금속배선의 형성시, 상기 상부 금속배선의 형성을 안정적이고 용이하게 수행할 수 있다.
그 결과, 반도체 소자의 특성 및 신뢰성 감소를 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 금속배선(150)은, 반도체 기판(100) 상부에 층간절연막(102) 및 연마정지막(108)이 차례로 형성되어 있고, 상기 연마정지막(108)을 포함한 층간절연막(102) 내에는 하부 금속배선이 형성될 제1배선 형성 영역(D)이 형성되어 있으며, 상기 제1배선 형성 영역(D) 내에는 하부 금속배선(106)이 형성되어 있다. 이때, 상기 하부 금속배선(106)은 구리막으로 형성된다.
또한, 상기 하부 금속배선(106)을 포함한 층간절연막(102) 상에는 식각정지막(110) 및 절연막(112)이 차례로 형성되며, 상기 식각정지막(110)을 포함한 절연막(112) 내에 상기 하부 금속배선(106)을 노출시키는 제2배선 형성 영역(D')이 형성되어 있으며, 상기 제2 배선 형성 영역(D')을 포함한 절연막(112) 상에 상부 금속배선(118)이 형성되어 있다. 이때, 상기 상부 금속배선(118)은 알루미늄막으로 형성된다.
여기서, 상기 상부 금속배선(118)이 형성된 절연막(112)의 제2배선 형성 영역(D')의 표면 상에는 Nb-N-B의 삼성분계 막으로 이루어진 확산방지막(114)이 형성 되며, 이때, 상기 확산방지막(114) 상에는 Ti, TiN, Ta 및 TaN 중 어느 하나의 막으로 이루어진 웨팅막(116)이 형성된다.
또한, 상기 하부 금속배선(106)이 형성된 제1배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 트렌치 및 비아홀 구조로 형성될 수 있으며, 이때, 상기 상부 금속배선(118)이 형성된 제2배선 형성 영역(D')은 비아홀 구조로 형성한다.
구체적으로, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 게이트 및 비트라인과 같은 하부 구조물(도시안됨)이 구비된 반도체 기판(200)의 상부에 상기 하부 구조물을 덮도록 층간절연막(202)을 형성하고, 상기 층간절연막(202) 상에 연마정지막(208)을 형성한다.
그런 다음, 상기 층간절연막(202) 및 연마정지막(208)을 식각하여 하부 금속배선이 형성될 제1배선 형성 영역(D)을 형성한다. 여기서, 상기 제1배선 형성 영역(D)은 트렌치로 이루어진 싱글(Single) 구조 또는 트렌치와 비아 홀을 포함하는 듀얼(Dual) 구조로 형성할 수 있다.
도 2b를 참조하면, 상기 연마정지막(208)을 포함한 제1배선 형성 영역(D)의 표면 상에 구리의 확산방지막 역할을 수행하기 위한 TaN/Ta막(204)을 형성하고, 상기 TaN/Ta막(207) 상에 금속막의 매립을 위한 씨드막(도시안됨)을 형성한다.
이어서, 상기 씨드막 상에 상기 제1배선 형성 영역(D)을 매립하도록 하부 금 속배선용 금속막(206a)을 형성한다. 상기 상부 금속배선용 금속막(206a)은 구리막으로 형성하며, 전해도금 방식을 이용하여 형성한다.
도 2c를 참조하면, 상기 하부 금속배선용 금속막 및 TaN/Ta막(204)을 상기 연마정지막(208)이 노출될 때까지 CMP하여 제거해서 하부 금속배선(206)을 형성한다음, 상기 TaN/Ta막(204)을 포함한 하부 금속배선(206) 및 연마정지막(208) 상에 캡핑막(210)을 형성한다.
도 2d를 참조하면, 상기 캡핑막(210) 상에 절연막(212)을 형성하고, 상기 절연막(212) 및 캡핑막(210)을 상기 하부 금속배선(206)이 노출될 때까지 식각하여 제2배선 형성 영역(D')을 형성한다. 이때, 상기 제2배선 형성 영역(D')은, 바람직하게, 비아 홀 구조이다.
도 2e를 참조하면, 상기 제2배선 형성 영역(D')의 표면을 포함한 절연막(212) 상에 10∼500Å의 두께를 가지며, Nb-B-N 삼성분계 막으로 이루어진 확산방지막(214)을 형성하고, 상기 확산방지막(214) 상에 Ti, TiN, Ta 및 TaN 중 어느 하나의 막으로 이루어진 웨팅막(216)을 형성한다.
여기서, 상기 Nb-B-N 삼성분계 막으로 이루어진 확산방지막(214)은, [CH3(C2H5)N]3Nb[NC(CH3)3], B2H6 및 NH3를 이용하여 CVD 또는 ALD 방식을 사용하거나, 또는 NbCl5, B2H6 및 NH3를 이용하여 ALD 방식으로 직접 상기 웨팅막(216) 상에 형성할 수 있다.
또한, 상기 Nb-B-N 삼성분계 막으로 이루어진 확산방지막(214)은 상기 웨팅 막(216) 상에 NbN 박막을 형성하고, 상기 NbN막 내에 B2H6와 같은 보론 계열의 기체를 이용하여 열 처리 또는 플라즈마 처리로 보론을 침투시켜 형성할 수 있다.
이때, 상기 NbN 박막의 형성은 다음과 같은 세 가지 방식으로 형성한다.
첫 번째로, 상기 NbN 박막을 PVD(Physical Vapor Deposition) 방식으로 형성할 경우, 바텀 커버리지가 우수한 I-PVD 방식을 적용하고, 100∼300℃의 온도에서 1∼100 mTorr의 압력을 인가하여 Nb 타겟에 N2 가스를 사용하면서 리액티브(Reactive) 스퍼터링을 수행하여 형성한다.
두 번째로, 상기 NbN 박막을 CVD(Chemical Vapor Deposition) 방식으로 형성할 경우, 200∼400℃의 온도 및 1∼40 Torr의 압력의 조건에서, 상기 Nb의 소오스 가스로 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, 반응 가스로 H2 가스를 사용하여, 질화 소오스 가스로 NH3, N2H4 가스를 사용하여 형성한다.
세 번째로, 상기 NbN 박막을 ALD(Atomic Layer Deposition) 방식으로 형성할 경우, 200∼400℃의 온도와 1∼40 Torr의 압력의 조건에서, Nb의 소오스 가스인 [CH3(C2H5)N]3Nb[NC(CH3)3]와, 반응 가스인 H2 가스와, 질화 소오스 가스인 NH3, N2H4 가스를 순차적으로 주입하여, 공정 중간에 반복적으로 아르곤과 같은 퍼지(Purge) 가스를 사용하여 형성한다.
즉, Nb의 소오스 가스와, 그리고, 반응 가스 및 질화 소오스 가스를 주입하고, 그런 다음, 퍼지 가스를 주입하고, 다시, 상기 Nb의 소오스 가스와, 그리고, 반응 가스 및 질화 소오스 가스를 주입하고, 다시, 퍼지 가스를 주입하는 방식으로 수행하여 형성하며, 이때, 상기 Nb의 소오스 가스와, 그리고, 반응 가스 및 질화 소오스 가스의 주입과 퍼지 가스 간의 주입의 순서는 변경가능하다.
게다가, 상기 Nb-B-N 삼성분계 막으로 이루어진 확산방지막(214)은 상기 웨팅막(216) 상에 NbB 박막을 형성하고, 상기 NbB막 내에 N2 또는 NH3와 같은 질소 계열의 기체를 이용하여 열 처리 또는 플라즈마 처리로 질소를 침투시켜 형성할 수 있다.
여기서, 상기 NbB 박막의 형성은 다음과 같은 세 가지 방식으로 형성한다.
첫 번째로, 상기 NbB 박막을 PVD(Physical Vapor Deposition) 방식으로 형성할 경우, 바텀 커버리지가 우수한 I-PVD 방식을 적용하고, 100∼300℃의 온도에서 1∼100 mTorr의 압력을 인가하여 NbB 타겟에 스퍼터링을 수행하여 형성한다.
두 번째로, 상기 NbB 박막을 CVD(Chemical Vapor Deposition) 방식으로 형성할 경우, 200∼400℃의 온도 및 1∼40 Torr의 압력의 조건에서, Nb의 소오스 가스로 [CH3(C2H5)N]3Nb[NC(CH3)3]를 사용하고, 반응 가스로 H2 가스를 사용하며, 보론의 소오스 가스로 Borane Derevatives(Diborane, Decaborane, Tetraborane, Heptaborane, Pentaborane)를 사용하여 형성한다.
세 번째로, 상기 NbB 박막을 ALD(Atomic Layer Deposition) 방식으로 형성할 경우, 200∼400℃의 온도와 1∼40 Torr의 압력의 조건에서, Nb의 소오스 가스인 [CH3(C2H5)N]3Nb[NC(CH3)3]와, 반응 가스인 H2 가스와, 보론의 소오스 가스인 Borane Derevatives(Diborane, Decaborane, Tetraborane, Heptaborane, Pentaborane)를 순차적으로 주입하여 수행하며, 이때, 공정 중간에 반복적으로 아르곤과 같은 퍼지(Purge) 가스를 사용하여 형성한다.
즉, Nb의 소오스 가스와, 그리고, 반응 가스 및 보론 소오스 가스를 주입하고, 그런 다음, 퍼지 가스를 주입하고, 다시, 상기 Nb의 소오스 가스와, 그리고, 반응 가스 및 보론 소오스 가스를 주입하고, 다시, 퍼지 가스를 주입하는 방식으로 수행하여 형성하며, 이때, 상기 Nb의 소오스 가스와, 그리고, 반응 가스 및 보론 소오스 가스의 주입과 퍼지 가스 간의 주입의 순서는 변경가능하다.
도 2f를 참조하면, 상기 Nb-B-N 삼성분계 막으로 이루어진 확산방지막(214) 및 웨팅막(216)을 갖는 상기 제2배선 형성 영역(D')을 포함한 반도체 기판(200) 상에 상기 제2배선 형성 영역(D')을 매립하도록 상부 금속배선용 금속막을 매립한다. 이때, 상기 상부 금속배선용 금속막은 알루미늄막으로 형성한다.
이어서, 상기 상부 금속배선용 금속막, 웨팅막(216) 및 확산방지막(214)을 식각함과 아울러 상부 금속배선(218)을 형성하여 본 발명의 실시예에 따른 반도체 소자의 금속배선(250)을 형성한다.
전술한 바와 같이 본 발명은, 스텝 커버리지 특성이 우수한 PVD, CVD 및 ALD 중 어느 하나의 방식을 이용하여 Nb-B-N의 삼성분계 막으로 이루어진 확산방지막을 형성함으로써, 확산방지막의 두께를 종래 보다 증가시키지 않고도 상기 확산방지막의 특성을 개선시킬 수 있다.
또한, 이종 금속막 간의 확산으로 인한 금속막 내의 고 저항 화합물의 생성 을 방지할 수 있으므로, 콘택 저항 상승을 방지할 수 있다.
게다가, 상기 확산방지막 상에 웨팅막을 형성함으로써, 상부 금속배선 형성시, 상기 금속배선의 형성을 안정적이고 용이하게 수행할 수 있으므로, 따라서, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위해 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 기판의 상부에 하부 금속배선을 형성하는 단계;
    상기 반도체 기판 상에 상기 하부 금속배선의 적어도 일부를 노출시키는 배선 형성 영역을 갖는 절연막을 형성하는 단계;
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 Nb-B-N의 삼성분계막을 포함하는 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 상부 금속배선을 형성하는 단계를 포함하며,
    상기 확산방지막은 [CH3(C2H5)N]3Nb[NC(CH3)3], B2H6 및 NH3를 이용하여 CVD 또는 ALD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항에 있어서,
    상기 하부 금속배선은 구리막을 포함하고, 상기 상부 금속배선은 알루미늄막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 삭제
  9. 삭제
  10. 반도체 기판의 상부에 하부 금속배선을 형성하는 단계;
    상기 반도체 기판 상에 상기 하부 금속배선의 적어도 일부를 노출시키는 배선 형성 영역을 갖는 절연막을 형성하는 단계;
    상기 배선 형성 영역의 표면을 포함한 절연막 상에 Nb-B-N의 삼성분계막을 포함하는 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 상부 금속배선을 형성하는 단계를 포함하며,
    상기 확산방지막은 NbN 박막 내에 보론을 침투시켜 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 NbN 박막은 PVD, CVD 및 ALD 중 어느 하나의 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 보론은 보론 계열의 기체를 이용한 열 처리 또는 플라즈마 처리로 침투시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 보론 계열의 기체는 B2H6를 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항 또는 제 10항에 있어서,
    상기 확산방지막은 10∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 6 항 또는 제 10항에 있어서,
    상기 확산방지막을 형성하는 단계와, 상기 상부 금속배선을 형성하는 단계 사이에,
    상기 확산방지막 상에 웨팅막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 19 항에 있어서,
    상기 웨팅막은 Ti, TiN, Ta 및 TaN 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020080000336A 2008-01-02 2008-01-02 반도체 소자의 금속배선 형성방법 KR101096444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000336A KR101096444B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000336A KR101096444B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20090074524A KR20090074524A (ko) 2009-07-07
KR101096444B1 true KR101096444B1 (ko) 2011-12-20

Family

ID=41331797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000336A KR101096444B1 (ko) 2008-01-02 2008-01-02 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR101096444B1 (ko)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Analytical and Bioanalytical Chemistry, 390권, R. Mertens et al., 1517-1525*

Also Published As

Publication number Publication date
KR20090074524A (ko) 2009-07-07

Similar Documents

Publication Publication Date Title
US6541374B1 (en) Method of depositing a diffusion barrier for copper interconnection applications
US20060163739A1 (en) Semiconductor device and method for production thereof
US20150115450A1 (en) In-Situ Formation of Silicon and Tantalum Containing Barrier
KR100712358B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
KR100578221B1 (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101096444B1 (ko) 반도체 소자의 금속배선 형성방법
KR100710201B1 (ko) 반도체 소자의 금속배선 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100815938B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100924555B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH11186390A (ja) 半導体装置の製造方法
KR20080062563A (ko) 반도체 소자의 금속배선 형성방법
KR20080062556A (ko) 반도체 소자의 금속배선 형성방법
US20070205516A1 (en) Low-k dielectric layer, semiconductor device, and method for fabricating the same
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR100223332B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100891524B1 (ko) 반도체 소자의 제조방법
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee