KR19990005991A - 반도체 소자의 도전배선 형성방법 - Google Patents

반도체 소자의 도전배선 형성방법 Download PDF

Info

Publication number
KR19990005991A
KR19990005991A KR1019970030213A KR19970030213A KR19990005991A KR 19990005991 A KR19990005991 A KR 19990005991A KR 1019970030213 A KR1019970030213 A KR 1019970030213A KR 19970030213 A KR19970030213 A KR 19970030213A KR 19990005991 A KR19990005991 A KR 19990005991A
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
semiconductor device
conductive wiring
impurity
Prior art date
Application number
KR1019970030213A
Other languages
English (en)
Other versions
KR100268794B1 (ko
Inventor
김영중
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030213A priority Critical patent/KR100268794B1/ko
Publication of KR19990005991A publication Critical patent/KR19990005991A/ko
Application granted granted Critical
Publication of KR100268794B1 publication Critical patent/KR100268794B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 콘택홀이 형성된 하부절연층을 반도체기판 상부에 형성하고, 전체표면상부에 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막에 불순물 이온을 이온주입하고, 상기 반도체기판을 열처리하여 상기 콘택홀 저부에 에피텍셜 성장된 실리콘막을 형성하고, 상기 비정질실리콘막을 제거하는 공정으로 콘택공정의 단차를 완화시키며 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능게 하는 기술이다.

Description

반도체소자의 도전배선 형성방법
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 에피텍셜 성장을 이용하여 용이하게 도전배선을 형성하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자나 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 도전배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은, 반도체소자가 고집적화됨에 따라 고단차비의 콘택홀 매립을 위해 화학기상증착(Chemical Vapor Deposition, 이하에서 CVD 라 함) 방법이나 개량된 물리기상증착(Physical Vapor Deposition, 이하에서 PVD 라 함) 방법을 사용한다. 그러나, 소자를 제조하는 비용의 상승이라는 단점이 있다.
상기 CVD 방법은, 증착되는 금속이 주로 텅스텐이며 증착시 발생되는 입자들이 소자의 결함으로 작용하고, 증착공정시 유독가스를 사용하는 단점이 있다. 또한, 비저항이 높은 텅스텐은 소자의 구동속도를 저하시키는 단점도 있다.
그리고, 상기 PVD 방법은, 최근에 개발된 이온화 물리증착법이 있으나 현재 소자제를 위한 단계까지 완전한 개발이 이루어 지지 않고 있다.
그리하여, 가능한한 저단차비의 콘택홀을 형성하여야 하며, 가능한한 큰 크기의 콘택홀이 요구되나 소자의 집적도 증가와 맞물려 있어 단차비의 한계와 콘택홀의 크기도 제한된다.
상기한 바와같이 종래기술에 따른 반도체소자의 도전배선 형성방법은, 콘택공정이 어려워 반도체소자의 도전배선 공정을 어렵게 함으로써 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 에피-성장방법으로 에리베이트된 소오스/드레인 (elevated source/drain) 구조를 갖는 콘택홀을 형성함으로써 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 반도체소자의 도전배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부절연층, 2 : 반도체기판, 3 : 비정질 실리콘막, 4 : 불순물 이온, 5 : 에피텍셜 성장된 실리콘막, 6 : 결정질-비절질이 혼재된 실리콘막, 10 : 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 도전배선 형성방법은,
콘택홀이 형성된 하부절연층을 반도체기판 상부에 형성하고,
전체표면상부에 비정질 실리콘막을 형성하고,
상기 비정질 실리콘막에 불순물 이온을 이온주입하고,
상기 반도체기판을 열처리하여 상기 콘택홀 저부에 에피텍셜 성장된 실리콘막을 형성하고,
상기 비정질실리콘막을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 금속배선의 콘택공정을 도시한다.
먼저, 반도체기판(2) 상부에 하부절연층(1)을 형성하고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 콘택홀(10)을 형성한다.
그리고, 전체표면상부에 비정질실리콘막(3)을 일정두께 형성한다.
이때, 상기 비정질 실리콘막(3)은, 450 ~ 550 ℃ 정도의 온도에서 SiH4또는 Si2H6를 이용한 저압화학기상증착(Low Presure Chemical Vapor Deposition, 이하에서 LPCVD 라 함) 방법이나, 400 ~ 650 ℃ 정도의 온도에서 디.씨.에스.(DCS) 를 이용한 저압화학기상증착(Low Presure Chemical Vapor Deposition, 이하에서 LPCVD 라 함) 방법으로 500 ~ 2500 Å 정도의 두께로 형성한다. (도 1a)
그리고, 상기 비정질실리콘막(3)에 불순물 이온(4)을 이온주입한다. 이때 상기 불순물 이온주입공정은 상기 비정질실리콘막(3)으로 인하려 불순물의 터널링 효과를 방지하게 되어 원하는 깊이의 접합을 형성할 수 있게 되며, 증착된 박막의 비정질화가 심화된 상태가 된다.
여기서, 사익 불순물 이온(4)의 이온주입공정은 상기 비정질 실리콘막(3)의 형성공정시 인-슈트(in-sute) 공정으로 주입하되, 비정질화 정도를 증가시키기 위하여 실리콘 이온을 사용한다. (도 1b)
그 다음, 열처리공정을 실시하여 상기 비정질실리콘막(3)을 결정화시킨다. 이때, 상기 반도체리판(2)과 접속되는 비정질 실리콘막(3)은 열처리공정후 기판(2)과 같은 결정구조로 성장하여 에피텍셜 성장된 실리콘막(5)을 형성하게 되며, 반도체기판(2)과 접촉되지않는 부분은 다결정실리콘막과 비정질 실리콘이 혼재된 형태의 박막(6)이 된다. (도 1c)
그리고, HNO3와 CH3COOH 및 HF 용액으로 습식식각공정을 실시하여 상기 에피텍셜 성장된 실리콘막(5)을 제외한 부분, 즉 상기 비정질실리콘과 다결정실리콘이 혼재된 상태의 박막(6)을 제거한다. 이때, 상기 비정질실리콘과 다결정실리콘이 혼재된 상태의 박막(6)은 상기 에피텍셜 성장된 실리콘막(5)에 비하여 오픈된 구조로 형성되어 있어 습식식각공정시 식각선택비 차이를 갖게 된다.
이때, 형성된 상기 에피텍셜 성장된 실리콘막(5)은 불순물 접합영역인 소오스/드레인 접합영역이 에리베이트된 구조를 가지게 되어 금속배선의 콘택공정시 단차를 완화시켜 콘택공정을 용이하게 한다. (도 1d)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, 에피텍셜 성장방법으로 콘택홀의 하부에 엘리베이트된 소오스/드레인 접합영역을 형성하여 쇼채널 효과 (short channel effect) 특성을 향상시키고 콘택공정시 단차를 완화시킴으로써 콘태공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (9)

  1. 콘택홀이 형성된 하부절연층을 반도체기판 상부에 형성하고,
    전체표면상부에 비정질 실리콘막을 형성하고,
    상기 비정질 실리콘막에 불순물 이온을 이온주입하고,
    상기 반도체기판을 열처리하여 상기 콘택홀 저부에 에피텍셜 성장된 실리콘막을 형성하고,
    상기 비정질실리콘막을 제거하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 청구항 1 에 있어서,
    상기 비정질 실리콘막은 450 ~ 550 ℃ 정도의 온도에서 SiH4또는 Si2H6를 이용한 LPCVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성 방법.
  3. 청구항 1에 있어서,
    상기 비정질 실리콘막은 400 ~ 650 ℃ 정도의 온도에서 DCS 를 이용한 LPCVD 방법으로 500 ~ 2500 Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  4. 청구항 1 내지 청구항 3 에 있어서,
    상기 비정질 실리콘막은 500 ~ 2500 Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  5. 청구항 4 에 있어서,
    상기 비정질 실리콘막은 인-슈트 공정으로 불순물을 도핑시키는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  6. 청구항 5 에 있어서,
    상기 불순물은 실리콘 이온이 사용되는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  7. 청구항 1 내지 청구항 3 에 있어서,
    상기 비정질 실리콘막은 인-슈트 공정으로 불순물을 도핑시키는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  8. 청구항 7 에 있어서,
    상기 불순물은 실리콘 이온이 사용되는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  9. 청구항 1에 있어서,
    상기 비정질 실리콘막 제거공정은 HNO3와 CH3COOH 및 HF 용액을 이용하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
KR1019970030213A 1997-06-30 1997-06-30 반도체 소자의 도전 배선 형성방법 KR100268794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030213A KR100268794B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 도전 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030213A KR100268794B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 도전 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19990005991A true KR19990005991A (ko) 1999-01-25
KR100268794B1 KR100268794B1 (ko) 2000-10-16

Family

ID=19512974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030213A KR100268794B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 도전 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100268794B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620944A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100268794B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
CN101233606B (zh) 用于制造受应力的mos器件的方法
KR100326694B1 (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
US4945070A (en) Method of making cmos with shallow source and drain junctions
US5998844A (en) Semiconductor constructions comprising electrically conductive plugs having monocrystalline and polycrystalline silicon
US7338873B2 (en) Method of fabricating a field effect transistor structure with abrupt source/drain junctions
JP2894283B2 (ja) 半導体装置の製造方法
KR100508548B1 (ko) 쇼트키 장벽 트랜지스터 및 그 제조방법
JP2848299B2 (ja) 半導体装置及びその製造方法
KR920008033B1 (ko) 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
JP2967477B2 (ja) 半導体装置の製造方法
JP2000114262A (ja) 半導体装置及びその製造方法
CN101604691A (zh) 半导体器件和半导体器件的制造方法
JPH10125909A (ja) 半導体装置の製造方法
KR20000053506A (ko) 얕은 접합을 갖는 반도체 디바이스 및 그 제조 방법
US6624486B2 (en) Method for low topography semiconductor device formation
JPH03178159A (ja) 集積回路電極の形成
EP0834189A1 (en) Manufacture of a semiconductor device with an epitaxial semiconductor zone
JP2560376B2 (ja) Ｍｏｓトランジスタの製造方法
US20060014389A1 (en) Method of manufacturing semiconductor device
KR100268794B1 (ko) 반도체 소자의 도전 배선 형성방법
KR100347149B1 (ko) 반도체 장치 제조방법
KR20030054746A (ko) 반도체 소자 형성 방법
JP2880892B2 (ja) 半導体装置の製造方法
KR0161394B1 (ko) 반도체장치의 트랜지스터 제조방법
KR950003900B1 (ko) Soi 구조의 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee