KR19990003598U

KR19990003598U - 모니터의 블랭킹 펄스폭 조정회로

Info

Publication number: KR19990003598U
Application number: KR2019970017196U
Authority: KR
Inventors: 안은태
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-25

Abstract

본 고안은 모니터에 있어서 CRT 화면에 주사선이 겹치는 것을 방지하기 위하여 블랭킹 펄스폭을 조절할 수 있도록 된 회로에 관한 것이다.

이러한 본 고안의 회로는, 수직 출력 IC(10)가 귀선 기간동안 수직 블랭킹 펄스를 출력하여 소정의 G1 전압과 함께 G1 전극에 공급하는 모니터에 있어서, 수직 블랭킹 신호가 커패시터(C1)와 저항(R1)을 거쳐 미분된 펄스를 입력으로 하여 소정의 펄스 신호(C)를 발생하는 단안정 멀티바이브레이터(20)로 구성되어 있다.

따라서, 본 고안에 따른 블랭킹 펄스폭 조정회로는 멀티바이브레이터에 구비된 저항과 커패시터에 의해 블랭킹 신호의 펄스폭을 조절하여 줌으로써 원하는 수직 블랭킹 펄스폭을 얻을 수 있으므로 CRT 화면상에 주사선이 겹쳐 보이는 것을 방지할 수 있는 효과가 있다.

Description

모니터의 블랭킹 펄스폭 조정회로(A circuit for controling blanking pulse width in a monitor)

본 고안은 모니터의 블랭킹회로에 관한 것으로, 특히 블랭킹 펄스폭을 조절하여 모니터화면에 주사선이 겹치는 것을 방지할 수 있도록 된 모니터의 블랭킹 펄스폭 조정회로에 관한 것이다.

일반적인 모니터에 있어서 수직 톱니파 전류의 귀선부분은 스폿이 반대방향으로 빠른 속도로 CRT 화면에 그려진다. 이는 디스플레이되는 화상에 방해가 되므로, 귀선 기간동안 CRT의 제어그리드(즉, G1 전극)에 (-) 전압을 가하든가, 캐소드에 (+)전압을 가하든가 하여 전류를 차단해서 화면에 귀선이 생기지 않도록 한다.

통상적으로는, CRT의 주사 귀선 기간동안만 G1 전극에 (-) 전압을 가하여 광점을 소거하도록 한다. 이때, G1 전극에 가하는 (-) 전압을 블랭킹 펄스(blanking pulse) 혹은 귀선소거신호라고 한다.

도 1을 참조하여 모니터에 있어서 종래의 블랭킹회로를 설명하면 다음과 같다.

먼저, 수직 출력 IC(10)가 도 2의 (가)에 도시된 바와 같은 수직 블랭킹 펄스(Va)를 출력하면, 상기 수직 블랭킹 펄스(Va)는 저항(R1,R2)과 커패시터(C1)를 거쳐 클램핑되어 트랜지스터(Q1)의 베이스단자에 인가된다.

이때 클램핑된 신호(Vb)는 도 2의 (나)에 도시된 바와 같으며, 상기 클램핑된 신호(Va)가 '하이'이면 트랜지스터(Q1)가 턴온되어 Vc점은 '로우'레벨이 되고 클램핑된 신호(Va)가 '로우'이면 트랜지스터(Q1)가 턴오프되어 전원전압(Vcc)이 저항(R3)을 거쳐 Vc점에 인가된다. 이때 Vc 전압의 파형은 도 2의 (다)에 도시된 바와 같다.

상기 Vc 전압은 커패시터(C2)를 거쳐 블랭킹 펄스전압(Vd)으로 도 2의 (D)와 같이 출력되어 CRT의 G1 전극으로 인가된다. 따라서, 플라이백 트랜스포머(FBT,미도시)의 2차측에서 출력되는 소정의 G1 전압과 블랭킹 펄스 전압이 더해진 전압이 G1 전극으로 인가된다.

즉, 상기 트랜지스터(Q1)가 턴오프시에는 G1 전압이 G1 전극으로 인가되다가 트랜지스터(Q1)가 턴온시에 트랜지스터(Q1)의 콜렉터단에 인가된 전원전압(Vcc)만큼 더 낮아져 G1 전극으로 인가된다.

이와 같은 블랭킹 회로는, 비디오 신호가 모니터에 전달됨에 있어 잡음이 전달되는 경우에는 블랭킹 펄스에 의하여 잡음을 차단하는 역할을 한다.

그런데 종래의 회로에서와 같이 수직 블랭킹 펄스(Va)를 클램핑시켜 트랜지스터의 베이스단에 인가하여 트랜지스터를 구동할 경우 트랜지스터의 콜렉터에서 원하는 펄스폭을 얻을 수 없다. 즉, 잡음을 차단하는 블랭킹 펄스의 폭이 좁아 잡음을 완전히 차단하지 못하므로 CRT의 라스터 상단에 주사선이 겹쳐보이게 되는 문제점이 있다.

이에 고안은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, CRT의 화면겹침을 방지할 수 있도록 블랭킹 펄스폭을 조절하여 소정의 G1 전압과 함께 G1 전극에 인가하기 위한 모니터의 블랭킹 펄스폭 조정회로를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 고안의 회로는, 수직 출력 IC가 귀선 기간동안 수직 블랭킹 펄스를 출력하여 소정의 G1 전압과 함께 G1 전극에 공급하는 모니터에 있어서, 수직 블랭킹 신호가 커패시터와 저항을 거쳐 미분된 펄스를 입력으로 하여 소정의 펄스 신호를 발생하는 단안정 멀티바이브레이터로 구성되는 것을 특징으로 한다.

도 1은 모니터에 있어서 종래의 블랭킹회로를 도시한 회로도,

도 2는 도 1에 도시된 각 부분의 동작파형도,

도 3은 모니터에 있어서 본 고안에 따른 블랭킹 펄스폭 조절회로를 도시한 회로도,

도 4는 도 3에 도시된 각 부분의 동작파형도를 도시한 도면이다.

＊도면의 주요부분에 대한 부호의 설명

10 : 수직 출력 IC 20 : 단안정 멀티바이브레이터

TR1,TR2 : 트랜지스터 C1,C2,C_T: 커패시터

R1,R_T: 저항

이하, 첨부된 도면을 참조하여 본 고안에 따른 실시예에 대하여 자세히 살펴보기로 한다.

도 3은 본 고안에 따른 모니터의 블랭킹 펄스폭 조정회로를 도시한 회로도이고, 도 4는 도 3에 도시된 각 부분의 동작파형도이다.

본 고안의 회로는 도 3에 도시된 바와 같이, 수직 출력 IC(10) 및 단안정 멀티바이브레이터(20)로 구성되어 있다.

상기와 같이 구성된 본 고안의 동작을 살펴보면, 수직 출력 IC(10)는 수직 블랭킹 신호를 출력하는데, 상기 수직 블랭킹 신호는 CRT의 제어그리드(즉, G1 전극)에 가해지는 (-) 전압으로서 수직 톱니파 전류의 귀선 기간동안 전류를 차단해서 화면에 귀선이 생기지 않도록 한다.

수직 출력 IC(10)로부터 신호가 없을 경우, 즉 A점 전압이 '로우'이면 상기 단안정 멀티바이브레이터(20)의 제 1 트랜지스터(TR1)가 턴오프되고 제 2 트랜지스터(TR2)가 턴온되어 C점에는 도 4의 (다)에 도시된 바와 같이 '하이'레벨의 전압이 인가된다.

이 상태에서 수직 출력 IC(10)가 수직 블랭킹 신호를 출력하면, 상기 수직 블랭킹 신호는 커패시터(C1)와 저항(R1)에 의해 미분되어 도 4의 (나)에 도시된 바와 같은 파형이 되고, 제 1 트랜지스터(TR1)의 베이스단에 트리거 입력된다. 이에 따라 상기 제 1 트랜지스터(TR1)가 턴온되므로 제 2 트랜지스터(TR2)의 베이스단에 인가되는 전압이 낮아져 제 2 트랜지스터(TR2)가 턴오프된다. 따라서 제 2 트랜지스터(TR2)의 콜렉터 전압이 증가하여 제 1 트랜지스터(TR1)의 베이스단에 인가되므로 제 1 트랜지스터(TR1)는 계속 '온'상태를 유지하게 된다. 그리하여 제 1 트랜지스터(TR1)의 콜렉터 전압이 감소하므로 C점에는 도 4의 (다)에 도시된 바와 같이 '로우'레벨의 전압이 인가된다.

상기와 같은 과정이 계속되다가, 저항(R_T)을 통해 전원 전압(Vcc)을 충전하고 있던 커패시터(C_T)가 방전하기 시작하면 제 2 트랜지스터(TR2)의 베이스단에 인가되는 전압이 점점 높아져 상기 제 2 트랜지스터(TR2)가 턴온된다. 이에 따라 제 2 트랜지스터(TR2)의 콜렉터 전압이 감소되므로 제 1 트랜지스터(TR1)의 베이스단에 인가되는 전압이 낮아져 상기 제 1 트랜지스터(TR1)가 턴오프된다.

그리하여 상기 제 1 트랜지스터(TR1)의 콜렉터 전압이 증가하므로 제 2 트랜지스터(TR2)의 베이스 전압이 증가하여 제 2 트랜지스터(TR2)는 계속 턴온상태를 유지한다. 따라서 C점에는 도 4의 (다)에 도시된 바와 같이 '하이'레벨의 전압이 인가된다.

즉, 단안정 멀티바이브레이터(20)는 입력 펄스가 없으면 '하이'레벨의 펄스 신호를 출력하다가 입력 펄스가 들어오면 '로우'레벨의 펄스 신호를 출력한다. 그러다가 커패시터(C_T)가 방전하기 시작하면 출력 펄스는 '하이'레벨의 안정상태로 되돌아온다. 이때 C점의 출력신호가 '로우'에 머무르는 펄스폭(T)은 저항(R_T)과 커패시터(C_T)값에 따라 달라지게 된다.

상기 펄스폭이 조정된 신호는 커패시터(C2)에 의해 직류성분이 차단되고 소정의 G1 전압이 더해져 G1 전극으로 전달되어진다.

이상에서 살펴본 바와 같이, 본 고안의 회로는 멀티바이브레이터에 구비된 저항과 커패시터에 의해 원하는 수직 블랭킹 펄스폭을 얻을 수 있으므로 CRT 화면상에 주사선이 겹쳐 보이는 것을 방지할 수 있는 효과가 있다.

Claims

수직 출력 IC(10)가 귀선 기간동안 수직 블랭킹 펄스를 출력하여 소정의 G1 전압과 함께 G1 전극에 공급하는 모니터에 있어서,

수직 블랭킹 신호가 커패시터(C1)와 저항(R1)을 거쳐 미분된 펄스를 입력으로 하여 소정의 펄스 신호(C)를 발생하는 단안정 멀티바이브레이터(20)로 구성되는 모니터의 블랭킹 펄스폭 조정회로.