KR19990001731A - 반도체소자의 분리영역 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 분리영역 제조방법에 관한 것으로, 종래에는 노출된 기판의 상부와 질화막의 경계면에서 필드산화막을 성장시키는 산화공정시 필드산화막이 새-부리(Bird's beak)형태로 질화막의 하부에 침투함으로써, 반도체소자의 분리영역인 필드산화막이 원하는 사이즈보다 커지는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 기판의 상부에 제1산화막, 제1질화막, 제2산화막 및 제2질화막을 순차적으로 증착하는 단계와; 소자형성영역과 분리영역을 정의한 후, 사진식각공정을 통해 그 소자형성영역과 분리영역의 경계영역을 남겨두고, 제2질화막 및 제2산화막을 식각하는 단계와; 분리영역의 제1질화막 및 제1산화막을 순차적으로 식각하는 단계와; 분리영역에 필드산화막을 형성하는 단계로 이루어지는 반도체소자의 분리영역 제조방법을 통해 소자형성영역과 분리영역의 경계면의 질화막을 두껍게 형성하여 질화막의 하부에 침투하는 필드산화막의 새-부리형태를 최소화함으로써, 분리영역의 사이즈를 줄일 수 있어서 칩 면적을 줄일 수 있는 효과와 아울러 소자형성영역을 확장할 수 있어서 전류구동능력을 향상시킬수 있는 효과가 있다.

Description

반도체소자의 분리영역 제조방법.

본 발명은 반도체소자의 분리영역 제조방법에 관한 것으로, 특히 분리영역의 사이즈를 줄이고, 소자형성영역을 확장하기에 적당하도록 한 반도체소자의 분리영역 제조방법에 관한 것이다.

일반적으로, 반도체 기판은 소자가 형성되는 부분과 형성되지 않는 부분으로 구분되며, 소자가 형성되지 않는 부분에는 각 소자의 전기적 절연을 위해 로코스(LOCOS)공정을 통해 필드산화막을 성장시킨다. 이와같은 종래 반도체소자의 분리영역 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 반도체소자의 분리영역을 도시한 단면도로서, 이에 도시한 바와같이 기판(1)의 상부에 소정거리 이격되어 형성된 필드산화막(2)과; 그 필드산화막(2)을 제외한 기판(1)의 상부에 순차적으로 증착된 산화막(3) 및 질화막(4)으로 이루어진다. 이와같은 종래 반도체소자의 분리영역 제조방법은 기판(1)의 상부전면에 산화막(3) 및 질화막(4)을 순차적으로 증착하는 단계와, 분리영역을 정의하여 사진식각공정을 통해 선택적으로 질화막(4) 및 산화막(3)을 식각하여 기판(1)의 일부를 노출시키는 단계와, 그 기판(1)의 노출된 영역에 필드산화막(2)을 성장시키는 단계로 구성된다.

그러나, 상기한 바와같은 종래 반도체소자의 분리영역 제조방법은 노출된 기판의 상부와 질화막의 경계면에서 필드산화막을 성장시키는 산화공정시 필드산화막이 새-부리(Bird's beak)형태로 질화막의 하부에 침투함으로써, 반도체소자의 분리영역인 필드산화막이 원하는 사이즈보다 커지는 문제점이 있었다.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 필드산화막의 사이즈를 줄이고, 소자형성영역을 확장할 수 있는 반도체소자의 분리영역 제조방법을 제공함에 있다.

도1은 종래 반도체소자의 분리영역을 도시한 단면도.

도2는 본 발명의 일 실시예에 의한 반도체소자의 분리영역 제조방법을 보인 수순단면도.

도3은 본 발명의 다른 실시예에 의한 반도체소자의 분리영역 제조방법을 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

10:기판11,13:제1,2산화막

12,14:제1,2질화막15:필드산화막

상기한 바와같은 본 발명의 목적은 기판의 상부에 제1산화막, 제1질화막, 제2산화막 및 제2질화막을 순차적으로 증착하는 단계와; 소자형성영역과 분리영역을 정의한 후, 사진식각공정을 통해 그 소자형성영역과 분리영역의 경계영역을 남겨두고, 제2질화막 및 제2산화막을 식각하는 단계와; 분리영역의 제1질화막 및 제1산화막을 순차적으로 식각하는 단계와; 분리영역에 필드산화막을 형성하는 단계로 이루어짐으로써 달성된다.

또한, 상기한 바와같은 본 발명의 목적은 기판의 상부전면에 제1산화막, 제1질화막을 순차적으로 증착한 후, 소자형성영역과 분리영역을 정의하고, 소자형성영역의 제1질화막 및 제1산화막을 순차적으로 식각하여 기판의 일부를 노출시키는 단계와; 제2질화막을 기판의 상부전면에 증착한 후, 그 제2질화막을 에치백(Etch-Back)하여 소자형성영역과 분리영역의 경계면에 측벽을 형성하는 단계와; 제3질화막을 기판의 상부전면에 증착한 후, 분리영역의 제3질화막, 제1질화막 및 제1산화막을 순차적으로 식각하는 단계와; 분리영역에 필드산화막을 형성하는 단계로 이루어짐으로써 달성된다. 이하, 본 발명에 의한 반도체소자의 분리영역 제조방법을 첨부한 도면을 참조하여 설명하면 다음과 같다.

도2a 내지 도2d는 본 발명의 일 실시예에 의한 반도체소자의 분리영역 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 기판(10)의 상부전면에 제1산화막(11), 제1질화막(12), 제2산화막(13) 및 제2질화막(14)을 순차적으로 증착하는 단계(도2a)와; 소자형성영역과 분리영역을 정의한 후, 사진식각공정을 통해 그 소자형성영역과 분리영역의 경계영역을 남겨두고, 제2질화막(14) 및 제2산화막(13)을 식각하는 단계(도2b)와; 분리영역의 제1질화막(12) 및 제1산화막(11)을 순차적으로 식각하는 단계(도2c)와; 산화공정을 통해 분리영역에 필드산화막(15)을 형성하는 단계(도2d)로 이루어진다. 이하, 이와같은 본 발명의 일 실시예에 의한 반도체소자의 분리영역 제조방법을 좀더 상세히 설명한다.

먼저, 도2a에 도시한 바와같이 기판(10)의 상부전면에 제1산화막(11), 제1질화막(12), 제2산화막(13) 및 제2질화막(14)을 순차적으로 증착한다. 이때, 제1산화막(11)은 800℃∼1000℃의 온도에서 건식산화하여 100Å∼200Å의 두께로 형성하고, 제1질화막(12) 및 제2질화막(14)은 저압화학기상증착(LPCVD) 방법을 사용하여 1000Å∼2000Å의 두께로 형성하며, 제2산화막(13)은 저압화학기상증착 방법을 사용하여 100Å∼200Å의 두께로 형성한다.

그리고, 도2b에 도시한 바와같이 소자형성영역과 분리영역을 정의한 후, 사진식각공정을 통해 그 소자형성영역과 분리영역의 경계영역을 남겨두고, 제2질화막(14) 및 제2산화막(13)을 식각한다. 제2질화막(14) 및 제2산화막(13)을 식각할 때는 제2질화막(14)을 과도식각하여 제2산화막(13)까지 식각한다.

그리고, 도2c에 도시한 바와같이 분리영역의 제1질화막(12) 및 제1산화막(11)을 순차적으로 식각하고, 도2d에 도시한 바와같이 산화공정을 통해 분리영역에 필드산화막(15)을 형성한다.

한편, 도3a 내지 도3d는 본 발명의 다른 실시예에 의한 반도체소자의 분리영역 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 기판(20)의 상부전면에 제1산화막(21), 제1질화막(22)을 순차적으로 증착한 후, 소자형성영역과 분리영역을 정의하고, 소자형성영역의 제1질화막(22) 및 제1산화막(21)을 식각하여 기판(20)의 일부를 노출시키는 단계(도3a)와; 제2질화막(도면미도시)을 기판(20)의 상부전면에 증착한 후, 그 제2질화막을 에치백(Etch-Back)하여 소자형성영역과 분리영역의 경계면에 측벽(24)을 형성하는 단계(도3b)와; 제3질화막(25)을 기판(20)의 상부전면에 증착한 후, 분리영역의 제3질화막(25), 제1질화막(22) 및 제1산화막(21)을 순차적으로 식각하는 단계(도3c)와; 산화공정을 통해 분리영역에 필드산화막(26)을 형성하는 단계(도3d)로 이루어진다. 이하, 이와같은 본 발명의 일 실시예에 의한 반도체소자의 분리영역 제조방법을 좀더 상세히 설명한다.

먼저, 도3a에 도시한 바와같이 기판(20)의 상부전면에 제1산화막(21), 제1질화막(22)을 순차적으로 증착한 후, 소자형성영역과 분리영역을 정의하고, 소자형성영역의 제1질화막(22) 및 제1산화막(21)을 식각하여 기판(20)의 일부를 노출시킨다.

그리고, 도3b에 도시한 바와같이 제2질화막을 기판(20)의 상부전면에 증착한 후, 그 제2질화막을 에치백하여 소자형성영역과 분리영역의 경계면에 측벽(24)을 형성한다.

그리고, 도3c에 도시한 바와같이 제3질화막(25)을 기판(20)의 상부전면에 증착한 후, 분리영역의 제3질화막(25), 제1질화막(22) 및 제1산화막(21)을 식각한다. 이때, 소자형성영역의 상부에는 측벽(24)과 제3질화막(25)이 형성된다.

그리고, 도3d에 도시한 바와같이 산화공정을 통해 분리영역에 필드산화막(26)을 형성한다.

상기한 바와같이 본 발명에 의해 제조되는 반도체소자의 분리영역 제조방법은 소자형성영역과 분리영역의 경계면의 질화막을 두껍게 형성하여 질화막의 하부에 침투하는 필드산화막의 새-부리(Bird's beak)형태를 최소화함으로써, 분리영역의 사이즈를 줄일 수 있어서 칩 면적을 줄일 수 있는 효과와 아울러 소자형성영역을 확장할 수 있어서 전류구동능력을 향상시킬수 있는 효과가 있다.

Claims (5)

1. 기판의 상부에 제1산화막, 제1질화막, 제2산화막 및 제2질화막을 순차적으로 증착하는 단계와; 소자형성영역과 분리영역을 정의한 후, 사진식각공정을 통해 그 소자형성영역과 분리영역의 경계영역을 남겨두고, 제2질화막 및 제2산화막을 식각하는 단계와; 분리영역의 제1질화막 및 제1산화막을 순차적으로 식각하는 단계와; 분리영역에 필드산화막을 형성하는 단계로 이루어짐을 특징으로 하는 반도체소자의 분리영역 제조방법.
2. 제 1항에 있어서, 상기 제1산화막은 800℃∼1000℃의 온도에서 건식산화하여 100Å∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 분리영역 제조방법.
3. 제 1항에 있어서, 상기 제1질화막 및 제2질화막은 저압화학기상증착 방법을 사용하여 1000Å∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 분리영역 제조방법.
4. 제 1항에 있어서, 제2산화막은 저압화학기상증착 방법을 사용하여 100Å∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 분리영역 제조방법.
5. 기판의 상부전면에 제1산화막, 제1질화막을 순차적으로 증착한 후, 소자형성영역과 분리영역을 정의하고, 소자형성영역의 제1질화막 및 제1산화막을 순차적으로 식각하여 기판의 일부를 노출시키는 단계와; 제2질화막을 기판의 상부전면에 증착한 후, 그 제2질화막을 에치백(Etch-Back)하여 소자형성영역과 분리영역의 경계면에 측벽을 형성하는 단계와; 제3질화막을 기판의 상부전면에 증착한 후, 분리영역의 제3질화막, 제1질화막 및 제1산화막을 순차적으로 식각하는 단계와; 분리영역에 필드산화막을 형성하는 단계로 이루어짐을 특징으로 하는 반도체소자의 분리영역 제조방법.