KR19980083163A - 파인 피치 리드프레임의 이너리드 제조방법 - Google Patents

파인 피치 리드프레임의 이너리드 제조방법 Download PDF

Info

Publication number
KR19980083163A
KR19980083163A KR1019970018331A KR19970018331A KR19980083163A KR 19980083163 A KR19980083163 A KR 19980083163A KR 1019970018331 A KR1019970018331 A KR 1019970018331A KR 19970018331 A KR19970018331 A KR 19970018331A KR 19980083163 A KR19980083163 A KR 19980083163A
Authority
KR
South Korea
Prior art keywords
inner lead
fine pitch
lead
mold
lead frame
Prior art date
Application number
KR1019970018331A
Other languages
English (en)
Other versions
KR100231837B1 (ko
Inventor
김용연
안태용
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019970018331A priority Critical patent/KR100231837B1/ko
Priority to US09/075,948 priority patent/US6006424A/en
Publication of KR19980083163A publication Critical patent/KR19980083163A/ko
Application granted granted Critical
Publication of KR100231837B1 publication Critical patent/KR100231837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드와 리드사이가 조밀한 파인피치(fine pitch) 리드프레임의 이너리드(inner lead) 제조방법에 관하여 개시한다. 이를 위하여 본 발명은 기존의 스탬핑 금형을 보유하고 있는 파인피치형 리드프레임의 이너리드 제조방법에 있어서, 상기 기존의 스탬핑 금형에 포함되지 않은 이너리드의 연장된 파인피치형 이너리드를 타발하기 위한 금형을 만드는 제1 단계와, 상기 제1 단계의 금형을 이용하여 연장 파인피치형 이너리드를 가공하는 제2 단계 및 상기 기존의 스탬핑 금형을 이용하여 연장된 파인피치형 이너리드를 제외한 나머지 부분을 가공하는 제3 단계를 구비하는 것을 특징으로 하는 파인피치형 리드프레임의 이너리드 제조방법을 제공한다.

Description

파인피치 리드프레임의 이너리드 제조방법
본 발명은 반도체 조립공정에 사용되는 리드프레임에 관한 것으로, 상세하게는 리드와 리드사이가 조밀한 파인피치(fine pitch) 리드프레임의 이너리드(inner lead) 제조방법에 관한 것이다.
일반적으로 반도체 장치의 조립공정에 사용되는 리드프레임은 패키지의 핵심 구성 재료의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead) 역할과, 반도체 칩을 지지해 주는 지지대 역할을 하는 것이다. 이러한 리드프레임은 칩을 탑재하는 칩패드(chip pad)와, 이너리드(inner lead) 및 외부리드(external lead)로 구성된다. 현재까지 알려진 리드프레임 제조기술은 크게 두가지 방식이 있는데, 하나는 스탬핑 방식으로 순차 이송형 금형장치에서 리드프레임 소재를 순차시켜 타발함으로써 소정의 형상으로 제품을 제작하는 방법으로 주로 대량생산에 많이 이용된다. 다른 하나는 에칭방식으로 리드프레임 소재에 레지스트를 도포하고 이를 패터닝하여 화학적 부식작용을 이용하여 리드프레임을 만드는 방식으로 미세패턴을 갖는 리드프레임의 초기 개발용으로 주로 응용된다. 최근 웨이퍼 제조공정(wafer fabrication)에서 구현할 수 있는 미세 선폭이 점차 줄어듦에 따라 개개의 칩의 사이즈는 축소되어 가고 있다. 이러한 반도체 칩의 제조환경의 변화에 대응한 리드프레임의 제조기술 역시 점차 미세한 패턴을 갖는 리드프레임의 제조로 진전되고 있다. 가령, 스탬핑 방식으로 제조되는 리드프레임에서 칩의 사이가 줄어들 경우에는 필연적으로 리드프레임의 설계변경이 요구된다. 여기서, 가장 큰 설계변경은 칩을 탑재하는 칩 패드의 크기를 줄이는 것과, 이너리드(inner lead)간의 리드간격이 좀더 조밀한 구조를 갖는 파인피치형으로 변화되는 것이다.
이러한 변경된 구조를 갖는 파인피치형의 리드프레임을 제조하기 위해서 종래에는 이너리드를 제조하기 위한 별도의 스탬핑 툴(stamping tool)을 새로히 설계 제작하여 파인피치형 리드프레임을 제조하였다.
그러나, 이러한 종래기술의 문제점은 스탬핑을 위한 금형을 새로히 설계하고 제작하는데 많은 시간이 소요되고, 또한 많은 비용이 소요되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 스탬핑 방식으로 파인피치형 리드프레임을 제조시에 기존의 스탬핑 금형을 이용함으로써 제조시간과 비용을 절약할 수 있는 파인피치 리드프레임의 이너리드 제조방법을 제공하는데 있다.
도 1은 본 발명의 실시예에 의한 파인피치형 리드프레임의 이너리드 제조방법을 설명하기 위하여 도시한 평면도이다.
도면의 주요부분에 대한 부호의 간단한 설명
1 : 리드프레임 소재의 본체,10: 기존 리드프레임의 칩패드,
10a: 파인피치형 리드프레임의 칩패드,12: 기존 리드프레임의 이너리드,
12a: 연장된 파인피치형 이너리드,14: 댐버라인,
16: 외부 리드,18: 기존 이너리드의 끝부분.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 기존의 스탬핑 금형을 보유하고 있는 파인피치형 리드프레임의 이너리드 제조방법에 있어서, 상기 기존의 스탬핑 금형에 포함되지 않은 연장된 파인피치형 이너리드를 타발하기 위한 금형을 만드는 제1 단계와, 상기 제1 단계의 금형을 이용하여 연장된 파인피치형 이너리드를 가공하는 제2 단계 및 상기 기존의 스탬핑 금형을 이용하여 연장된 파인피치형 이너리드를 제외한 나머지 부분을 가공하는 제3 단계를 구비하는 것을 특징으로 하는 파인피치형 리드프레임의 이너리드 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제2 단계를 실시하기 전에 제3 단계를 먼저 실시하여도 본 발명이 추구하는 목적을 얻을 수 있다.
바람직하게는, 상기 제3 단계의 기존의 스탬핑 금형은 이너리드의 끝부분이 절단되지 않도록 개조된 스탬핑 금형을 이용하는 것이 적합하다.
본 발명에 따르면 기존의 스탬핑 금형과, 연장된 파인피치형 이너리드를 타발하기 위한 금형을 조합하여 파인피치형 리드프레임의 이너리드를 제조함으로써, 새로운 스탬핑 금형의 개발에 따른 시간과 비용을 절약할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 파인피치형 리드프레임의 이너리드 제조방법을 설명하기 위하여 도시한 평면도이다.
도 1을 참조하면, 68핀 PLCC(plastic Leaded Chip Carrier) 패키지의 단위 리드프레임을 나타낸 평면도로서 동(Cu)이나 니켈(Ni) 및 철(Fe)중에 하나의 금속을 포함하여 형성한 리드프레임 소재에 칩이 탑재되는 칩패드(10)와, 이너리드(12))가 형성되어 있다. 또한, 이너리드(12)는 댐버라인(14)을 통하여 다시 외부리드(16)과 연결되어 있고, 상기 칩패드(10)은 타이바(tie bar, 20)와 연결되어 리드프레임 소재의 본체(1)와 연결된다.
여기서, 칩패드(10)에 탑재되는 칩의 사이즈가 축소되면, 칩패드의 사이즈 역시 축소된 형태(10a)로 설계가 변경되고, 이너리드 역시 좀더 길어지면서 리드와 리드 사이의 간격이 좀더 조밀한 연장된 파인피치형 이너리드(12a)로 설계가 변경되게 된다. 여기서 상기 축소된 사이즈의 칩패드(10a)와 연장된 파인피치형 이너리드(12a)는 도면에서 점선으로 표시되어 있다.
따라서, 본 발명에 따라서 파인피치형 리드프레임을 제조하는 방법을 요약하면 다음과 같다. 제1 단계로 상기 연장된 파인피치형 이너리드(12a)를 제조하기 위한 스탬핑 금형을 제작한다. 이어서, 제2 단계로 상기 연장된 파인피치형 이너리드(12a)를 제조하기 위한 금형을 이용하여 연장된 파인피치형 이너리드를 가공한다. 마지막 제3 단계로 상기 제2 단계에서 가공하지 못한 나머지 이너리드 부분(12)를 기존의 스탬핑 금형을 이용하여 가공함으로써 본 발명에 따른 파인피치형 이너리드 제조방법을 완료한다. 여기서, 상기 기존의 스탬핑 금형은 기존의 이너리드(12)의 끝부분(18)이 절단되지 않도록 개조된 스탬핑 금형을 사용해야 한다. 또한, 제2 단계와 제3 단계는 필요에 따라 순서를 바꾸어 가공하여도 본 발명에 따른 파인피치형 리드프레임의 이너리드를 제조할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 상술한 본 발명에 따르면, 기존의 스탬핑 금형과 연장된 파인피치형 이너리드를 타발하기 위한 금형을 조합하여 파인피치형 리드프레임의 이너리드를 제조함으로써, 새로운 스탬핑 금형의 개발에 따른 시간과 비용을 절약할 수 있다

Claims (3)

  1. 기존의 스탬핑 금형을 보유하고 있는 파인피치형 리드프레임의 이너리드 제조방법에 있어서,
    상기 기존의 스탬핑 금형에 포함되지 않은 연장된 파인피치형 이너리드를 타발하기 위한 금형을 만드는 제1 단계;
    상기 제1 단계의 금형을 이용하여 연장된 파인피치형 이너리드를 가공하는 제2 단계; 및
    상기 기존의 스탬핑 금형을 이용하여 연장된 파인피치형 이너리드를 제외한 나머지 부분을 가공하는 제3 단계를 구비하는 것을 특징으로 하는 파인피치형 리드프레임의 이너리드 제조방법.
  2. 제1항에 있어서, 상기 제2 단계를 실시하기 전에 제3 단계를 먼저 실시하는 것을 특징으로 하는 파인피치형 리드프레임의 이너리드 제조방법.
  3. 제1항에 있어서, 상기 제3 단계의 기존의 스탬핑 금형을 이용하는 방법은 이너리드의 끝부분이 절단되지 않도록 개조된 스탬핑 금형을 이용하는 것을 특징으로 하는 파인피치형 리드프레임의 이너리드 제조방법.
KR1019970018331A 1997-05-12 1997-05-12 파인 피치 리드프레임의 이너리드 제조방법 KR100231837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970018331A KR100231837B1 (ko) 1997-05-12 1997-05-12 파인 피치 리드프레임의 이너리드 제조방법
US09/075,948 US6006424A (en) 1997-05-12 1998-05-12 Method for fabricating inner leads of a fine pitch leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018331A KR100231837B1 (ko) 1997-05-12 1997-05-12 파인 피치 리드프레임의 이너리드 제조방법

Publications (2)

Publication Number Publication Date
KR19980083163A true KR19980083163A (ko) 1998-12-05
KR100231837B1 KR100231837B1 (ko) 1999-12-01

Family

ID=19505623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018331A KR100231837B1 (ko) 1997-05-12 1997-05-12 파인 피치 리드프레임의 이너리드 제조방법

Country Status (2)

Country Link
US (1) US6006424A (ko)
KR (1) KR100231837B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377061B1 (en) * 1997-12-12 2002-04-23 Texas Instruments Incorporated Expanded lead pitch for semiconductor package and method of electrical testing
DE10103193B4 (de) * 2001-01-24 2008-10-30 W.C. Heraeus Gmbh Verfahren zur Herstellung von Leiterbahnstrukturen
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406700A (en) * 1990-11-20 1995-04-18 Seiko Epson Corporation Method for producing pin integrated circuit lead frame
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US5454905A (en) * 1994-08-09 1995-10-03 National Semiconductor Corporation Method for manufacturing fine pitch lead frame

Also Published As

Publication number Publication date
US6006424A (en) 1999-12-28
KR100231837B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
US8088650B2 (en) Method of fabricating chip package
KR100231837B1 (ko) 파인 피치 리드프레임의 이너리드 제조방법
KR20050043514A (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2000294711A (ja) リードフレーム
JPH0661401A (ja) リードフレームおよびその製造方法
JP2006049372A (ja) リードフレーム及び半導体装置の製造方法
JPS6010759A (ja) リードフレームの製造方法
KR100254266B1 (ko) 리드프레임및그제조방법
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JP2001007266A (ja) Ｑｏｎ用リードフレーム及びその製造方法
JP2000223611A (ja) Ｂｇａ用リードフレーム
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
KR19980060694A (ko) 다핀 리드 프레임 및 그 제조방법
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
JPH11345931A (ja) リードフレームのテーピング方法およびテーピング装置
JPH0828449B2 (ja) リードフレームの製造方法
KR200205168Y1 (ko) 반도체 몰딩 머신의 받침 블록
KR19980067079A (ko) 트랜지스터용 리드프레임 제조방법
JPS63128739A (ja) リ−ドフレ−ムの製造方法
JPS6119155A (ja) リ−ドフレ−ム
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法
JPH01130551A (ja) 半導体装置用リードフレームの製造方法
JPS62216257A (ja) リ−ドフレ−ムの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee