KR19980070331A - 집적 회로 칩 패키지용 외팔보 볼 접속부 - Google Patents

집적 회로 칩 패키지용 외팔보 볼 접속부 Download PDF

Info

Publication number
KR19980070331A
KR19980070331A KR1019980000032A KR19980000032A KR19980070331A KR 19980070331 A KR19980070331 A KR 19980070331A KR 1019980000032 A KR1019980000032 A KR 1019980000032A KR 19980000032 A KR19980000032 A KR 19980000032A KR 19980070331 A KR19980070331 A KR 19980070331A
Authority
KR
South Korea
Prior art keywords
interposer
ball connector
printed circuit
integrated circuit
circuit board
Prior art date
Application number
KR1019980000032A
Other languages
English (en)
Inventor
다빈알.에드워드즈
마이클에이.램슨
Original Assignee
추후보충
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후보충, 텍사스인스트루먼츠인코포레이티드 filed Critical 추후보충
Publication of KR19980070331A publication Critical patent/KR19980070331A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Connecting Device With Holders (AREA)

Abstract

전자 장치는 집적 회로 칩과, 인터포저 및 인쇄 회로 기판을 포함한다. 제1 볼 커넥터는 인터포저를 인쇄 회로 기판에 연결시키는 데 사용된다. 인터포저는 제2 볼 커넥터 또는 와이어 본드에 의해 집적 회로 칩과 연결된다. 제1 볼 커넥터는 인터포저 내에 형성된 외팔보 구조 상에 설치된다. 외팔보는 인쇄 회로 기판과 비교한 집적 회로 칩의 열 팽창 정도의 차이에 기인한 응력을 흡수한다. 그러므로, 외팔보는 볼 커넥터가 인터포저에 의해 형성된 평면 내에서 이동하도록 함으로써 볼 커넥터 내의 응력을 감소시킨다.

Description

집적 회로 칩 패키지용 외팔보 볼 접속부
본 발명은 인터포저(interposer)들 및 이들의 인쇄 회로 기판에의 접속부를 사용하는 집적 회로 칩 패키지에 관한 것이다. 특히, 본 발명은 집적 회로 칩 패키지용 외팔보 볼 접속부에 관한 것이다.
집적 회로 칩 패키지들은 전체적인 전자 기능을 얻도록 인쇄 회로 기판에 공통적으로 접속되어 있다. 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 접속부는 대개 집적 회로 칩의 회로 조합체로부터 인쇄 회로 기판 상의 회로 조합체 또는 부품들에 이르기까지 전기 도전성을 허용한다. 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 접속을 이루는 한가지 방법으로는 납땜 볼 등의 하나 이상의 볼 커넥터를 사용하는 방법이 있으며, 이들은 플립-칩 또는 영역 어레이 패키징으로서 공지되어 있다.
납땜볼 커넥터에서는 집적 회로 칩 패키지의 열팽창 계수와 인쇄 회로 기판의 열팽창 계수 사이의 차로부터 한가지 문제가 생긴다. 몇몇 집적 회로 칩 패키지들의 열팽창 계수는 예를 들어 약 3 ppm/℃ 크기의 열팽창 계수를 갖는 실리콘의 팽창 특성에 의해 크게 좌우된다. 인쇄 회로 기판의 열팽창 계수는 이 인쇄 회로 기판에 포함된 구리의 양에 크게 좌우된다. 회로 기판은 예를 들어 약 17 ppm/℃ 크기의 열팽창 계수를 갖는다. 따라서, 이 실시예의 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 열팽창 계수 차는 약 14 ppm/℃이다. 대개, 열팽창 계수의 차는 약 10 내지 15 ppm/℃의 범위에 있다.
이러한 열팽창 계수의 차는 집적 회로 칩 패키지와 인쇄 회로 기판 사이에 접속부를 형성하는 납땜볼 커넥터 상에 비교적 큰 응력을 일으킨다. 대표적인 인쇄 회로 기판 및 집적 회로 칩 패키지 조립체의 수명에 걸쳐서 열팽창 및 수축 사이클은 납땜볼 접속부에 손상을 일으키게 된다. 열팽창 또는 수축은 집적 회로 칩 패키지의 칩 내에서의 또는 인쇄 회로 기판 상에서의 전류에 의해 발생하는 열, 통상의 가열 및 냉각 등의 환경 요소 또는 인쇄 회로 기판을 사용하는 특정 전자 장치의 작동 중의 전원 온/오프 시에 인쇄 회로 기판 장치가 가열 및 냉각 사이클에 노출되는 것을 포함하여 임의의 많은 요소에 의해 일어날 수 있다.
플립-칩 장치의 한가지 형태에서, 제1세트의 납땜볼 접속부는 집적 회로 칩 표면 상에 마련된다. 이 제1세트의 볼 접속부는 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 중간 층인 인터포저에 집적 회로 칩을 접속하는 데 사용된다. 제1세트의 볼 접속부들은 예를 들어 C4형 납땜볼을 구성하기도 한다. 인터포저는 제2세트의 볼 접속부에 의해 인쇄 회로 기판에 접속된다. 이들은 예를 들어 C5형 납땜볼을 구성하기도 한다. 영역 어레이 패키지의 한가지 형태에서, 집적 회로 칩은 인터포저에 와이어 결합된다. 한 세트의 볼 접속부는 인터포저를 인쇄 회로 기판에 접속하는 데 사용된다. 이들 볼 접속부는 상기에 설명한 열팽창 특성에 기인한 응력을 받는다. 이는 볼 접속부에 손상 및 피로를 일으킨다.
볼 접속부 내의 응력을 해제하기 위한 한가지 방법으로는 시스템 레벨 인쇄 회로 기판과 집적 회로 칩 사이에 버퍼 재료를 마련하는 방법이 있다. 예를 들어, 실리콘 등의 저 모듈 버퍼 층을 인터포저와 시스템 레벨 인쇄 회로 기판 사이에 마련할 수 있다. 열팽창 차에 의해 생긴 응력은 실리콘에 의해 부분적으로 흡수된다. 그러나, 이는 인터포저를 집적 회로 칩에 접속하는 납땜 볼에 높은 응력을 유발한다. 이 기술 분야에 숙련된 자는 종래 기술의 집적 회로 칩과 인터포저 및 인쇄 회로 기판 사이의 납땜볼 접속부에서는 다른 문제점도 있는 것을 알 수 있다.
따라서, 본 발명의 목적은 전자 장치에 사용되는 종래의 볼 접속부와 관련된 상기와 같은 문제점들을 해결하기 위한 것이다.
본 발명의 다른 목적은 임의의 2개의 집적 회로 칩과 인터포저와 인쇄 회로 기판을 접속시키는 데 사용되는 볼 커넥터에 의하여 받게 되는 응력을 완화시킬 수 있는 접속부 형상을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 집적 회로 칩 패키지와 인쇄 회로 기판간의 접속부가 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 열 팽창의 차로 인한 접속부 상에서의 응력을 감소시킬 수 있도록 하기 위한 것이다.
본 발명의 또 다른 목적은 플립 칩 및 와이어 본드 장치를 포함하는 임의의 형태의 직접 회로 칩/인쇄 회로 기판 조합체용의 응력 완화 볼 접속부를 제공하기 위한 것이다.
도1은 본 발명의 제1 실시예에 따른 전자 장치의 도면.
도2는 본 발명의 제1 실시예에 따른 전자 장치의 부분 단면도.
도3은 본 발명의 제1 실시예에 따른 전자 장치의 사시도.
도4는 도3의 화살표 4-4의 방향으로 취한 도3의 전자 장치의 평면도.
도5는 도4의 전자 장치의 다른 태양의 도면.
도6은 도4의 전자 장치의 다른 태양의 도면.
도7은 본 발명의 제2 실시예에 따른 전자 장치의 도면.
도면의 주요 부분에 대한 부호의 설명
10, 110 : 집적 회로 칩
20 : 제2 볼 커넥터
30, 31, 130 : 인터포저
33, 133 : 외팔보
34 : 채널
36 : 호형부
37 : 슬롯부
38 : 아암부
40 : 제1 볼 커넥터
50, 150 : 인쇄 회로 기판
본 발명의 이러한 목적들과 기타 다른 목적을 이루기 위해, 본 발명의 제1 실시예에 따르면, 직접 회로 칩과 이 직접 회로 칩에 전기적으로 접속되는 인터포저를 포함하는 전자 장치가 제공된다. 인터포저에는 외팔보가 형성되고, 이 외팔보 상에는 제1 볼 커넥터가 위치된다. 인쇄 회로 기판은 인터포저에 전기적으로 접속된다. 제1 볼 커넥터는 인쇄 회로 기판과 직접 회로 칩 패키지 사이에 배치된다. 제1 볼 커넥터는 땜납 볼로 구성할 수 있다.
외팔보형 볼 커넥터는 인터포저와 집적 회로 칩을 접속시키거나 혹은 인터포저와 인쇄 회로 기판을 접속시키는 데 사용될 수 있다. 인터포저와 인쇄 회로 기판의 접속부가 제1 볼 커넥터에 의하여 이루어지는 경우, 인터포저는 제2 볼 커넥터나 혹은 와이어 본드에 의해서 집적 회로 칩에 접속될 수 있다.
여러 가지 구성에 따르면, 인터포저는 제1 볼 커넥터가 이동할 수 있는 평면을 한정한다. 외팔보는 인터포저 내에 형성된 채널에 의하여 형성될 수 있다. 이 채널은 단부로부터 연장하는 슬롯부를 구비하는 호형부를 포함하는 여러 형상을 가질 수 있다. 채널은 인터포저를 부분적으로 관통하여 연장하거나 혹은 전체를 관통하여 연장될 수 있다.
본 발명의 다른 태양에 따르면, 볼 커넥터에 의하여 인쇄 회로 기판에 전기적으로 접속시키기에 적합한 인터포저가 제공된다. 인터포저에는 외팔보가 형성된다. 외팔보는 인터포저 안에 형성된 채널에 의하여 형성될 수 있다. 채널은 외팔보의 선단 부분을 형성하는 호형부를 포함한다. 선단 부분은 볼 커넥터를 그 위에 수용할 수 있도록 구성된다. 채널은 또한 호형부의 제1 단부와 제2 단부 각각으로부터 연장된 제1 슬롯부와 제2 슬롯부를 포함한다.
본 발명의 다른 실시예에 따르면, 전자 장치를 제조하기 위한 방법이 제공된다. 우선, 인터포저를 마련한다. 두 번째로, 인터포저에 외팔보를 형성한다. 세 번째로, 인쇄 회로 기판을 마련한다. 네 번째로, 볼 커넥터를 외팔보에 결합시킨다. 다섯 번째로, 볼 커넥터를 인쇄 회로 기판에 결합시킨다.
본 발명의 다른 태양과, 특징 및 이점들은 당업자들이라면 첨부된 도면과 관련된 이하의 상세한 설명을 참고하면 명확히 파악할 수 있을 것이다.
본 발명 및 그 이점에 대한 보다 완전한 이해를 위하여, 첨부 도면과 관련하여 취한 이하의 설명을 참조할 것이며, 첨부 도면에서 동일 참조 부호는 동일 부품을 나타낸다.
집적 회로 칩 패키지와 인쇄 회로 기판 사이의 볼 접속부(ball connection)는 집적 회로 칩 패키지의 열팽창 계수와 인쇄 회로 기판의 열팽창 계수 사이의 차이에 의해 야기되는 응력을 받는다. 일반적으로, 본 발명은 집적 회로 칩과 인쇄 회로 기판 중 어느 하나 또는 이들 모두와 인터포저 사이에 있는 적어도 하나의 외팔보형 볼 커넥터에 의하여 집적 회로 칩 패키지와 인쇄 회로 기판 사이에 접속부를 제공하는 것을 고려한다. 양호하게는, 제1 볼 커넥터 세트는 인터포저와 인쇄 회로 기판 사이에 마련되고, 제2 볼 커넥터 세트는 인터포저와 집적 회로 칩 사이에 마련된다. 적어도 하나의 볼 커넥터는 인터포저에 대하여 외팔보 형태로 된다. 양호하게는, 한 세트의 볼 커넥터가 외팔보 형태로 된다.
도1에 보다 상세히 도시된 바와 같이, 인터포저(30)는 예컨대 납땜 볼(solder ball)일 수 있는 제1 볼 커넥터(40)의 구조에 의하여 인쇄 회로 기판(50)에 접속된다. 집적 회로 칩(10)은 예컨대 납땜 볼 일 수 있는 제2 볼 커넥터(20)의 구조에 의하여 인터포저(30)에 접속된다. 집적 회로 칩(10)은 플립-칩(flip-chip) 또는 와이어 본드 칩(wire bonded chip) 등의 공지의 칩을 포함하는 임의의 종류의 집적 회로 칩일 수 있다. 양호하게는, 칩은 볼 커넥터의 사용에 의해 인쇄 회로 기판 또는 인터포저에 접속되도록 되어 있다. 집적 회로 칩(10)을 인터포저(30)에 접속하는 제1 볼 커넥터(20)는 예컨대 집적 회로 칩 상의 (도시되지 않은) 본드 패드에 위치될 수 있다.
인쇄 회로 기판(50)은 땜납 볼 접속부에 의해 단독으로 또는 인터포저와 함께 집적 회로 칩 패키지를 수납하도록 된 임의의 적절한 인쇄 회로 기판일 수도 있다. 제1 볼 커넥터(40)는 인쇄 회로 기판(50) 상에 땜납 랜드(도시되지 않음)에 위치될 수 있다.
볼 커넥터 자체는 집적 회로 칩과 인터포저, 집적 회로 칩 패키지와 인쇄 회로 기판, 또는 인터포저와 인쇄 회로 기판 사이를 접속시키기 위한 임의의 적절한 종류의 볼 커넥터일 수 있다. 예를 들어, 제2 볼 커넥터(20)는 땜납 볼일 수도 있으며, 제1 볼 커넥터(40)는 땜납 볼일 수도 있다. 그러나, 본 발명은 임의의 볼 또는 땜납 칼럼 커넥터와 함께 사용될 수 있다.
본 발명의 제1 실시예에 따른 외팔보식 접속부는 도2를 참조하여 가장 잘 이해될 수 있을 것이다. 단순화를 위해, 도2는 단지 하나의 제2 볼 커넥터(20) 및 단지 하나의 제1 볼 커넥터(40)를 도시한다. 도시된 바와 같이, 제2 볼 커넥터(20)는 인터포저(30)의 금속 스트립(31)에 집적 회로 칩 패키지를 접속시킨다. 제1 볼 커넥터(40)는 인터포저(30) 내의 바이어(32, via)에 의해 금속 스트립(31)에 또한 접속된다. 따라서, 제2 볼 커넥터(20)와, 금속 스트립(31)과, 제1 볼 커넥터(40)는 집적 회로 칩(10)과 인쇄 회로 기판(50) 사이의 전기적인 통로를 형성하도록 협력한다.
도3 및 도4는 인터포저(30) 상의 외팔보식 제1 볼 커넥터(40)를 도시한다. 도4는 화살표 4-4 방향으로 도3의 평면도이다. 단순화를 위해, 집적 회로 칩 패키지 및 인쇄 회로 기판은 도시되지 않았다. 이러한 도면을 참조하여, 인터포저(30) 내에 채널(34)을 형성함으로써 외팔보(33)가 형성된다. 제1 볼 커넥터(40) 중 하나가 외팔보(33)의 선단 부분(35) 상에 배치된다. 일반적으로, 볼 커넥터가 부착되는 부품[예를 들어, 집적 회로 칩(10) 또는 인쇄 회로 기판(50)]이 열 팽창 또는 수축될 때 볼 커넥터가 AA 방향으로 자유로이 이동될 수 있도록 외팔보(33)가 제공된다. 양호하게는 외팔보(33)의 선단 부분(35) 상에 놓인 볼 커넥터는 제1 볼 커넥터(40) 중 하나이지만, 외팔보 구조는 제2 볼 커넥터(20) 중 하나 이상에 적용될 수 있다.
양호하게는, 채널(34)은 인터포저(31)를 관통하여 연장된다. 그러나, 인터포저의 두께 내로 부분적으로만 연장된 채널을 가짐으로써 영향받는 층들의 열 계수(thermal coefficients)들 사이의 차이에 의해 볼 커넥터 내의 응력을 약간 해소할 수 있다. 양호하게는 채널(34)은 호형부(36)와 호형부(36)의 단부(38)로부터 연장된 한 쌍의 슬롯부(37)를 포함한다. 양호하게는, 슬롯부(37)는 볼 커넥터(40)의 외주 경계를 지나 연장된다. 슬롯부(37)는 외팔보(33)의 아암부(39)를 한정한다. 볼 커넥터(40)가 AA 방향으로 자유로이 이동되기 때문에, 볼 커넥터(40)에 의해 일단 흡수된 응력은 아암부(39)에 의해 흡수된다. 따라서, 양호하게는, 인터포저(30)는 볼 커넥터(40)보다 강하며 피로의 영향을 덜 받는 재질로 형성된다.
채널(34)을 형성하기 위해 다른 기하학적 형태가 사용될 수 있다는 사실을 주지해야 한다. 예를 들어, 도5에 도시된 바와 같이 호형부(36)는 반원일 수 있으며, 이 반원으로부터 슬롯부(37)가 연장된다. 다른 대안으로서, 채널은 도6에 도시된 바와 같이 직사각형 또는 장방형 선단을 형성할 수 있다. 바람직하게는, 호형부(36)는 이 호형부(36)가 도5에 도시된 바와 같이 아암부(39)로부터 이격되어 축 AA의 측면으로 한정되는 경우에서와 같이 볼 커넥터(40) 적어도 180°둘레에 걸쳐 연장된다. 호형부(36)는 볼 커넥터(40) 전 둘레 360°보다 작게 연장되어야 하는데, 이는 볼 커넥터(40)를 인터포저(36)에 연결시키는 아암부(39)를 갖지 않는 결과를 초래하기 때문이다. 따라서, 볼 커넥터(40) 둘레의 호형부(36)의 연장은 180。 내지 360。 사이이어야 한다. 보다 바람직하게는, 그 연장은 260。 내지 290。 사이이고, 가장 바람직하게는 약 270。이다. 바람직하게는, 도4에서 가장 잘 알 수 있는 바와 같이, 호형부(36)의 단부(38) 사이의 선분(39)은 제1 볼 커넥터(40)의 평면 한계 외측에 있다.
채널(34)의 그 가장 좁은 지점에서의 폭은 제1 볼 커넥터(40)가 축 AA를 따라 이동될 것으로 예상되는 거리와 적어도 동일하다. 이는 인터포저(30), 집적 회로 칩(10) 및 인쇄 회로 기판(50)의 열 팽창 계수와, 인쇄 회로 칩 패키지/인쇄 회로 배열이 작동하는 주변 상태를 포함하는 몇 개의 인자들에 따라 좌우된다. 채널 폭의 예는 약 0.0254 내지 0.0762 ㎜ (0.001 내지 0.003 인치)이다.
채널(34)은 펀칭, 에칭, 또는 레이저 드릴링을 포함하는 임의의 적절한 기술에 의해 형성될 수 있다. 채널(34)은 바람직하게는 레이저 드릴링으로 형성된다. 이 방법은 소형 외팔보가 형성될 수 있게 해주며 비교적 저가이다. 이 공정에 따르면, 레이저는 채널 패턴을 인터포저 형태로 천공 또는 절단하기 위해서 사용된다.
인터포저(30)는 바람직하게는 집적 회로 칩(10)과 인쇄 회로 기판(50) 사이를 볼 연결하는 적절한 중간층을 형성할 수 있는 적절한 재료로 형성된다. 바람직하게는, 인터포저(30)를 형성하기 위해 사용되는 재료는 폴리이미드 테이프와 같은 박막이다. 그러나, 열적 플라스틱과 같은 다른 재료들이 사용될 수 있다.
본 발명의 제2 실시예에 의하면, 상술한 외팔보 구조는 도2에 도시된 배열로 된 플립 칩(flip-chip)형이 아닌 인쇄 회로 칩 패키지/인쇄 회로 배열에서 사용될 수 있다. 예를 들어, 도7에 도시된 바와 같이, 외팔보 방법은 와이어 본드 배열에서 사용될 수 있다. 집적 회로 칩(110)은 접착제(160)에 의해 인터포저(130)에 부착된다. 집적 회로 칩을 인터포저에 부착할 시에 외팔보부가 집적 회로 칩에 잘못 부착되지 않는 것이 중요하다. 폴리이미드 테이프[예를 들어 캡톤(Kapton: 등록 상표) 테이프]의 경우에 이것은 외팔보부를 제외한 모든 곳에 접착제를 선택적으로 증착시킴으로써 방지될 수 있다. 몇몇 열적 플라스틱[예를 들어, 아우룸(Aurum: 등록 상표)]의 경우에, 금속 가열판이 양호한 접착이 요구되는 테이프 영역에만 압력 및 열을 가하기 위해 사용될 수 있다.
집적 회로 칩(110)은 적어도 하나의 와이어 본드부(170)에 의해 인터포저(130)에 와이어 본드된다. 와이어 본드부(170)는 집적 회로 칩 패키지(110)의 본드 패드(도시되지 않음)를 인터포저(130)의 금속 스트립(131)과 연결시킨다. 볼 커넥터(140)는 인터포저(130) 내에 형성된 바이어(132)를 경유하여 금속 스트립(131)과 연결된다. 또한 볼 커넥터(140)는 인쇄 회로 기판(150)과 연결됨으로써 집적 회로 칩(110)으로부터 인쇄 회로 기판(150)으로의 전기 경로를 완성한다. 외팔보(133)가 이상에서 논의된 바와 같이 볼 커넥터(140)의 전후 이동을 허용하도록 구비된다.
본 발명의 제3 실시예에 따르면, 전자 장치를 제조하는 방법이 제공된다. 우선 집적 회로 칩을 제공한다. 칩은 하나 또는 그 이상의 볼 커넥터에 의해 인터포저 또는 인쇄 회로 기판과 연결시키는 데 적합한, 공지된 또는 공지되지 않은 임의의 형태일 수 있다. 인터포저를 제공한다. 인쇄 회로 기판을 제공한다. 외팔보는 인터포저 내에 형성된다. 이는 인터포저 내에 채널을 형성함으로써 달성된다. 채널은 레이저 천공, 에칭 또는 펀칭을 포함한 임의의 소정 방법에 의해 형성될 수 있으나, 이와 같은 방법에만 한정되는 것은 아니다. 제1 볼 커넥터는 외팔보 및 인쇄 회로 기판에 결합된다. 인터포저는 제2 볼 커넥터 또는 와이어 본드에 의해 집적 회로 칩 패키지에 연결된다. 몇 개의 제1 볼 연결부가 임의의 적정 또는 소정 구조를 구비한다.
본 발명의 다른 태양에 따르면, 아우트리거(outrigger) 볼이 패키지/기판 장치 속에 합체되어 장치의 온도 성능 및 안정성을 보장한다. 아우트리거 볼들은 외팔보형으로 되지 않으며, 그러므로 반복되는 열 팽창에 의한 피로에 의해 손상되게 된다. 그러나, 아우트리거 볼에는 전기가 통하지 않으므로, 전기적인 손상이 전술된 바와 같은 열 팽창 정도의 차이에 기인한 응력에 의한 아우트리거 볼의 손상에 기인하지는 않는다.
본 발명과 본 발명의 장점을 상세하게 설명하였으나, 첨부된 특허 청구 범위에 한정된 바와 같은 본 발명의 정신과 범주로부터 벗어나지 않는 한도 내에서 다양한 변형, 대체 및 변경이 가해질 수 있는 것으로 이해되어야 할 것이다.
본 발명은 임의의 2개의 집적 회로 칩과 인터포저와 인쇄 회로 기판간의, 그리고 집적 회로 칩 패키지와 인쇄 회로 기판간의 접속부가 집적 회로 칩 패키지와 인쇄 회로 기판 사이의 열 팽창의 차로 인한 접속부 상에서의 응력을 감소시킬 수 있다.본 발명은 또 플립 칩 및 와이어 본드 장치를 포함하는 임의의 형태의 직접 회로 칩/인쇄 회로 기판 조합체용의 응력 완화 볼 접속부를 제공한다.

Claims (20)

  1. 집적 회로 칩과,
    집적 회로 칩에 전기 접속되고 외팔보가 내부에 형성되어 있는 인터포저와,
    외팔보 상에 배치된 제1볼 커넥터와,
    제1볼 커넥터가 인쇄 회로 기판과 집적 회로 칩 사이에 배치되도록 인터포저에 전기 접속된 인쇄 회로 기판을 포함하는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서, 인터포저는 제1볼 커넥터에 의해 인쇄 회로 기판에 전기 접속되고, 제1볼 커넥터는 인터포저와 인쇄 회로 기판 사이에 배치되는 것을 특징으로 하는 전자 장치.
  3. 제1항에 있어서, 인터포저는 평면을 형성하고, 제1볼 커넥터는 평면 내에서 가동되는 것을 특징으로 하는 전자 장치.
  4. 제1항에 있어서, 외팔보는 인터포저 내에 형성된 채널에 의해 형성되는 것을 특징으로 하는 전자 장치.
  5. 제4항에 있어서, 채널은 인터포저의 두께를 완전히 관통 연장하는 것을 특징으로 하는 전자 장치.
  6. 제4항에 있어서, 채널은 인터포저의 두께를 단지 부분적으로 관통 연장하는 것을 특징으로 하는 전자 장치.
  7. 제4항에 있어서, 채널은 제1볼 커넥터를 부분적으로 둘러싸는 호형부를 포함하고, 제1 및 제2 슬롯은 호형부의 제1 및 제2 단부로부터 각각 연장하는 것을 특징으로 하는 전자 장치.
  8. 제7항에 있어서, 채널의 호형부는 제1볼 커넥터 주위로 적어도 180°연장하는 것을 특징으로 하는 전자 장치.
  9. 제7항에 있어서, 채널의 호형부는 제1볼 커넥터 주위로 약 270°연장하는 것을 특징으로 하는 전자 장치.
  10. 제1항에 있어서, 외팔보는 선단 부분과 아암 부분을 포함하고, 제1볼 커넥터는 선단 부분에 연결되는 것을 특징으로 하는 전자 장치.
  11. 제10항에 있어서, 인터포저는 제1볼 커넥터에 의해 인쇄 회로 기판에 접속되고, 아암 부분은 인쇄 회로 기판의 열 팽창과 집적 회로 칩의 열 팽창 간의 차이에 반응하여 제1볼 커넥터의 운동에 의해 야기된 응력을 흡수하도록 되는 것을 특징으로 하는 전자 장치.
  12. 제1항에 있어서, 채널은 시점과 종점을 구비하고, 시점과 종점 사이의 라인 세그먼트는 제1볼 커넥터의 평면 한도의 범위를 넘어 배치되는 것을 특징으로 하는 전자 장치.
  13. 제1항에 있어서, 인터포저는 제1 볼 커넥터에 의해 인쇄 회로 기판에 전기적으로 연결되고 제2 볼 커넥터에 의해 집적 회로 칩에 전기적으로 연결되는 것을 특징으로 하는 전자 장치.
  14. 제1항에 있어서, 인터포저는 제1 볼 커넥터에 의해 인쇄 회로 기판에 전기적으로 연결되고 제2 와이어 본드에 의해 집적 회로 칩에 전기적으로 연결되는 것을 특징으로 하는 전자 장치.
  15. 볼 커넥터에 의해 인쇄 회로 기판에 전기적으로 연결되도록 설계된 인터포저에 있어서,
    상기 인터포저는 볼 커넥터를 수납하도록 형성된 외팔보를 갖는 기판을 포함하는 것을 특징으로 하는 인터포저.
  16. 제15항에 있어서, 상기 외팔보는 기판 내에 형성된 채널에 의해 한정되는 것을 특징으로 하는 인터포저.
  17. 제15항에 있어서, 상기 채널은 볼 커넥터 수납용으로 설계된 외팔보의 선단부를 한정하는 호형부와, 상기 호형부의 제1 및 제2 단부로부터 각각 연장하는 제1 및 제2 슬롯부를 구비하는 것을 특징으로 하는 인터포저.
  18. 전자 장치를 제조하는 방법에 있어서,
    인터포저를 준비하는 단계와,
    상기 인터포저 내에 외팔보를 형성하는 단계와,
    인쇄 회로 기판을 준비하는 단계와,
    볼 커넥터를 상기 외팔보에 결합시키는 단계와,
    상기 볼 커넥터를 인쇄 회로 기판에 결합시키는 단계를
    포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 집적 회로 칩을 준비하는 단계와, 상기 집적 회로 칩을 인터포저에 전기적으로 연결시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 상기 외팔보 형성 단계는 인터포저 내에 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019980000032A 1997-01-02 1998-01-03 집적 회로 칩 패키지용 외팔보 볼 접속부 KR19980070331A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3447497P 1997-01-02 1997-01-02
US60/034,474 1997-01-02

Publications (1)

Publication Number Publication Date
KR19980070331A true KR19980070331A (ko) 1998-10-26

Family

ID=21876657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000032A KR19980070331A (ko) 1997-01-02 1998-01-03 집적 회로 칩 패키지용 외팔보 볼 접속부

Country Status (7)

Country Link
US (1) US6064576A (ko)
EP (1) EP0852397B1 (ko)
JP (1) JPH10229147A (ko)
KR (1) KR19980070331A (ko)
DE (1) DE69819216T2 (ko)
MY (1) MY132998A (ko)
TW (1) TW423138B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249135B1 (en) * 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
DE19754874A1 (de) * 1997-12-10 1999-06-24 Siemens Ag Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
JP3162677B2 (ja) * 1998-12-10 2001-05-08 株式会社双晶テック 多点導電シート
US6341071B1 (en) * 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP3551114B2 (ja) 2000-02-25 2004-08-04 日本電気株式会社 半導体装置の実装構造およびその方法
US6476471B1 (en) * 2000-03-14 2002-11-05 Analog Devices, Inc. Microelectronic-device assemblies and methods that exclude extraneous elements from sensitive areas
US6775906B1 (en) 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US7221043B1 (en) 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
US7002225B2 (en) * 2002-05-24 2006-02-21 Northrup Grumman Corporation Compliant component for supporting electrical interface component
US6806570B1 (en) * 2002-10-24 2004-10-19 Megic Corporation Thermal compliant semiconductor chip wiring structure for chip scale packaging
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
US6822327B1 (en) * 2003-06-13 2004-11-23 Delphi Technologies, Inc. Flip-chip interconnected with increased current-carrying capability
US20050006141A1 (en) * 2003-07-10 2005-01-13 Stillabower Morris D. Circuit assembly having compliant substrate structures for mounting circuit devices
US6881073B2 (en) * 2003-08-12 2005-04-19 Cinch Connectors, Inc. Electrical connector
US7026547B1 (en) * 2005-01-21 2006-04-11 Infineon Technologies Ag Semiconductor device and a method for fabricating a semiconductor device
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7791892B2 (en) * 2007-01-31 2010-09-07 International Business Machines Corporation Electronic component for an electronic carrier substrate
US7595999B2 (en) * 2007-06-21 2009-09-29 Dell Products L.P. System and method for coupling an integrated circuit to a circuit board
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
DE102010042379A1 (de) * 2010-10-13 2012-04-19 Robert Bosch Gmbh Elektronisches Bauteil
US9385477B2 (en) * 2010-12-13 2016-07-05 Fci High speed edge card connector
US20140168913A1 (en) * 2012-12-18 2014-06-19 Enphase Energy, Inc. Method and apparatus for reducing stress on mounted electronic devices
EP2991459B1 (en) 2014-08-25 2018-02-14 Home Control Singapore Pte. Ltd. Device having a single-sided printed circuit board
US9768126B2 (en) * 2014-12-24 2017-09-19 Stmicroelectronics, Inc. Stacked semiconductor packages with cantilever pads
US9899236B2 (en) 2014-12-24 2018-02-20 Stmicroelectronics, Inc. Semiconductor package with cantilever pads
CN106206516B (zh) * 2015-05-26 2019-08-06 意法半导体公司 带有悬臂式焊盘的叠层半导体封装体
EP3133332B1 (en) * 2015-07-29 2018-09-12 Tridonic Jennersdorf GmbH Integrated led module with ims substrate
CN108120471A (zh) * 2016-11-28 2018-06-05 大陆汽车投资（上海）有限公司 检测装置以及车辆变速系统
DE102018123992A1 (de) * 2018-09-28 2020-04-02 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Leiterplattenvorrichtung und Verfahren zum Herstellen einer Leiterplattenvorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172112A (ja) * 1994-12-19 1996-07-02 Sony Corp Ｉｃチップの配置方法
JPH08236898A (ja) * 1995-02-27 1996-09-13 Matsushita Electric Ind Co Ltd 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
KR970067800A (ko) * 1996-03-27 1997-10-13 기타오카 다카시 반도체장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
DE8104113U1 (de) * 1981-02-14 1981-07-30 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Isolierunterlage für Hochvolt-Halbleiter
JPS60250656A (ja) * 1984-05-25 1985-12-11 Matsushita Electric Works Ltd Ｉｃチツプの実装方法
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
JPH0529389A (ja) * 1991-07-22 1993-02-05 Sharp Corp 半導体素子の接続構造
US5386341A (en) * 1993-11-01 1995-01-31 Motorola, Inc. Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
US5602422A (en) * 1995-06-16 1997-02-11 Minnesota Mining And Manufacturing Company Flexible leads for tape ball grid array circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172112A (ja) * 1994-12-19 1996-07-02 Sony Corp Ｉｃチップの配置方法
JPH08236898A (ja) * 1995-02-27 1996-09-13 Matsushita Electric Ind Co Ltd 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
KR970067800A (ko) * 1996-03-27 1997-10-13 기타오카 다카시 반도체장치

Also Published As

Publication number Publication date
DE69819216D1 (de) 2003-12-04
TW423138B (en) 2001-02-21
JPH10229147A (ja) 1998-08-25
MY132998A (en) 2007-10-31
EP0852397B1 (en) 2003-10-29
DE69819216T2 (de) 2004-08-26
US6064576A (en) 2000-05-16
EP0852397A1 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
KR19980070331A (ko) 집적 회로 칩 패키지용 외팔보 볼 접속부
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
US6028358A (en) Package for a semiconductor device and a semiconductor device
US6774650B2 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
KR100223727B1 (ko) 반도체 장치
KR100576657B1 (ko) 집적회로패키지및이를기판에접속하는방법
US5420461A (en) Integrated circuit having a two-dimensional lead grid array
US5367435A (en) Electronic package structure and method of making same
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
KR940002993A (ko) 열전도체를 구비한 패드 어레이 반도체 소자 및 그 제조방법
JPH0767002B2 (ja) 回路パッケージ構造
KR20010072583A (ko) 적층화 집적 회로 패키지
KR19990022864A (ko) 테이프 볼 그리드 어레이 회로용 유연성 리드
JP2000031327A (ja) 半導体装置及びその製造方法
EP2284887A2 (en) Module comprising semiconductor devices and module manufacturing method
US20030038157A1 (en) Electronic component with a semiconductor chip and method for producing the electronic component
KR0132714B1 (ko) 반도체 장치
JP4988132B2 (ja) 低コストかつ高信頼性適用のための高信頼性インタポーザ
US7109583B2 (en) Mounting with auxiliary bumps
JPH01261848A (ja) 半導体装置
US6118182A (en) Integrated circuit package with rectangular contact pads
US7661964B2 (en) Connecting parts and multilayer wiring board
JP4123321B2 (ja) 配線基板の接合方法
JP3737886B2 (ja) プローブ装置
JP2930057B2 (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application