KR19980064893U - 레이다의 디지털 모의 시험기 - Google Patents

레이다의 디지털 모의 시험기 Download PDF

Info

Publication number
KR19980064893U
KR19980064893U KR2019970009602U KR19970009602U KR19980064893U KR 19980064893 U KR19980064893 U KR 19980064893U KR 2019970009602 U KR2019970009602 U KR 2019970009602U KR 19970009602 U KR19970009602 U KR 19970009602U KR 19980064893 U KR19980064893 U KR 19980064893U
Authority
KR
South Korea
Prior art keywords
information
memory unit
memory
clock
radar
Prior art date
Application number
KR2019970009602U
Other languages
English (en)
Other versions
KR200265570Y1 (ko
Inventor
이득영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR2019970009602U priority Critical patent/KR200265570Y1/ko
Publication of KR19980064893U publication Critical patent/KR19980064893U/ko
Application granted granted Critical
Publication of KR200265570Y1 publication Critical patent/KR200265570Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B9/00—Simulators for teaching or training purposes
    • G09B9/54—Simulation of radar
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Business, Economics & Management (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

본 고안은 레이다의 디지털 모의 시험 장치에 관한 것으로서, 레이다의 디지털 모의 시험 장치는, 레이다 탐지 표적에 대한 가상 정보를 생성하여 전송하는 컴퓨터시스템; 컴퓨터시스템으로부터 표적에 대한 가상 정보를 전송 받아 저장하는 제1메모리부 및 제1메모리부로부터 블록 단위로 표적 정보를 전송받아 저장하는 제2메모리부를 구비하고, 입출력되는 데이터의 인터페이스를 담당하는 인터페이스 장치; 및 인터페이스 장치의 제1메모리부 및 제2메모리부에 저장된 정보를 블록 단위로 저장하고 전송하는 동기 클록을 위한 제1클록 및 제2 메모리부에 저장된 정보를 소정의 크기를 갖는 셀단위로 저장하고 전송하는 동기 클록을 위한 제2클록을 제공하고, 인터페이스 장치로부터의 출력 정보를 신호처리하여 가상의 표적 정보에 대한 소정의 성능을 디스플레이하는 신호처리기를 포함함을 특징으로 한다.
본 고안에 의하면, 레이다의 디지털 모의 시험 장치를 제공함으로써 아날로그 변환 과정을 생략한 디지털 신호를 그대로 전송하여 신호처리기 내부의 디지털 변환 과정이 생략되고 또한 아날로그 변환과 디지털 변환 모두를 생략함에 따라 전송 신호의 정밀도가 높아져 레이다의 가상 표적에 대한 각 종 정보를 신호처리기에서 다양하게 처리할 수 있다.

Description

레이다의 디지털 모의 시험기
본 고안은 레이다의 모의 시험 장치에 관한 것으로서, 특히 신호의 아날로그 변환 과정을 생략하여 디지털 신호만으로 각종 시험 성능을 나타내도록 한 레이다의 디지털 모의 시험 장치에 관한 것이다.
종래의 레이다 모의 시험 장치는 도 1에 도시된 바와 같이 컴퓨터시스템(100), 아날로그변환기(DAC)(120) 및 신호처리기(140)를 포함한다. 여기서 컴퓨터시스템(100)은 내부 메모리에 다양한 종류의 표적(target)에 대한 위치,거리, 방향등의 가상의 정보를 저장한다. 아날로그변환기(120)는 컴퓨터시스템(100)의 데이터버스를 통해 전송된 표적 관련 데이터를 60 메가 헤르쯔 정도의 중간 주파수대의 아날로그 신호로 변환한다. 신호처리기(140)는 그 내부에 디지털변환기와 DSP(Digital Signal Processor)를 포함하고 아날로그 신호를 수신하여 디지털신호변환기를 통해 디지털 신호로 변환 시키고 그 변환된 신호를 계산이 빠르게 수행되는 DSP 프로세서로 출력하여 소정의 프로그램에 따라 신호를 처리하고 그 결과를 디스플레이 한다. 실제로 레이다 시험 장치는 컴퓨터시스템(100)으로부터 표적 정보를 얻는 것이 아닌 실제 레이다 신호를 얻어 아날로그 변환기(120)로 전송한다. 아날로그 변환기(120)는 원래 고주파 레이다 신호를 표적에 발사했을 때 표적이 반사한 RF(Radar Frequency) 신호를 신호처리기(140)가 처리하기 쉬운 중주파수대인 60 메가 헤르쯔로 변환하는 장치이다. 신호처리기(140)는 중주파수대의 아날로그 신호를 수신하여 디지털 변환한 후 자체 프로그램에 의해 그에 따른 신호를 처리 및 디스플레이한다. 종래의 레이다 모의 시험 장치는 레이다 표적 신호에 대한 처리 성능을 시험하기 위해 가상의 표적정보를 제공하는 컴퓨터시스템(100)을 이미 존재하는 레이다 시험 장치의 레이다 신호 입력 신호 제공자로서 대치한 것이다.
컴퓨터시스템(100)의 레이다 표적 가상 정보는 이미 변환할 필요가 없는 완성된 신호이며, 단지 신호처리기(140)에 전송하여 신호처리기(140)의 처리 성능을 시험하기 위한 것이므로 아날로그 변환 및 신호처리기(140)내에서의 디지털 변환이 불필요하며 만약 그대로 각 변환 과정을 거치게 되면 오히려 원래의 신호의 정밀도가 떨어지고 결국 정밀한 신호 처리에 대한 신호처리기(140)의 성능을 충분히 시험할 수 없다.
본 고안은 상술한 종래의 레이다 모의 시험 장치에서 발생되는 문제점을 해결하기 위해 창출된 것으로서, 아날로그 변환 과정을 생략한 디지털 신호가 그대로 전송되어 신호처리기 내부의 디지털 변환 과정이 생략되고 또한 아날로그 변환과 디지털 변환 모두를 생략함에 따라 전송 신호의 정밀도가 높아져 레이다의 가상 표적에 대한 각 종 정보를 신호처리기에서 다양하게 처리할 수 있는 레이다의 디지털 모의 시험 장치를 제공함에 그 목적이 있다.
도 1은 종래의 레이다 모의 시험 장치의 블록도를 도시한 것이다.
도 2는 본 고안에 의한 레이다의 디지털 모의 시험 장치의 블록도를 도시한 것이다.
도 3은 도 2에 도시된 인터페이스 장치의 상세한 블록도를 도시한 것이다.
상기의 목적을 달성하기 위한, 가상의 표적에 대해 신호 처리하여 성능을 시험하는 레이다의 디지털 모의 시험 장치는, 레이다 탐지 표적에 대한 가상 정보를 생성하여 전송하는 컴퓨터시스템; 상기 컴퓨터시스템으로부터 상기 표적에 대한 가상 정보를 전송 받아 저장하는 제1메모리부 및 상기 제1메모리부로부터 블록 단위로 상기 표적 정보를 전송 받아 저장하는 제2메모리부를 구비하고, 입출력되는 데이터의 인터페이스를 담당하는 인터페이스 장치; 및 상기 인터페이스 장치의 제1메모리부 및 제2메모리부에 저장된 정보를 블록 단위로 저장하고 전송하는 동기 클록을 위한 제1클록 및 상기 제2 메모리부에 저장된 정보를 소정의 크기를 갖는 셀단위로 저장하고 전송하는 동기 클록을 위한 제2클록을 제공하고, 상기 인터페이스 장치로부터의 출력 정보를 신호처리하여 상기 가상의 표적 정보에 대한 소정의 성능을 디스플레이하는 신호처리기를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
도 2는 본 고안에 의한 레이다의 디지털 모의 시험 장치의 블록도를 도시한 것으로서, 레이다의 디지털 모의 시험 장치는 컴퓨터시스템(200), 인터페이스(interface) 역할을 하는 인터페이스 장치(220) 및 신호처리기(240)로 구성된다. 컴퓨터시스템(200)는 표적에 레이다를 발사했을 때 표적을 맞추고 반사되는 신호(RF 신호)를 분석한 가상의 표적 정보인 표적과 레이다 발사 지점과의 거리, 표적의 방향 또는 위치등에 관한 각 종 표적 정보를 만들어 저장하며 전송 버스를 통해 표적의 정보를 출력한다. 여기서 컴퓨터시스템의 전송 버스는 VME 버스가 가장 적합하다. 컴퓨터시스템로부터 전송된 가상의 표적 정보는 인터페이스 장치(220)로 전송된다. 인터페이스 장치(220)에서는 각각의 표적 정보를 블록별로 처리하여 저장 및 출력한다. 신호처리기(240)는 내부에 정보 처리가 빠른 마이크로프로세서인 DSP가 들어 있어 입력되는 표적 정보를 분석 및 가공하여 사용자에게 레이다 표적에 관한 상세한 정보를 시각적으로 디스플레이 해주는 장치이다.
도 3은 도 2에 도시된 레이타의 디지털 모의 시험 장치의 인터페이스 장치(220)를 보다 상세하게 도시한 블록도로서, 인터페이스 장치(220)는 제1메모리부(2200) 및 제2메모리부(2210)로 구성되고, 여기서 제1메모리부(2200)는 제1메모리(2201), 제2메모리(2202)를 포함하며 제2메모리부(2210)는 제1FIFO메모리(2211), 제2FIFO메모리(2212)를 포함한다.
이하에서 상술한 구성에 따른 본 발명의 동작을 설명한다.
컴퓨터시스템(200)으로부터 가공되어 전송되는 가상 표적 정보는 VME 버스인 전송라인을 통해 인터페이스 장치(220)의 제1메모리부(2200)에 저장되고 제2메모리부(2210)를 통해 신호처리기(240)로 순차적으로 출력된다. 이 때 가상 표적 정보의 제1메모리부(2200) 및 제2메모리부(2210)로의 저장 타이밍 및 전송 타이밍은 신호처리기(240)에서 제공되는 두 종류의 클록신호(CK1, CK2)에 따른다. 제1메모리부(2200)에 컴퓨터시스템(200)으로부터 가상 표적 정보가 입력될 때 신호처리기(240)에서 제공되는 CK1 펄스 라인을 통해 CK1 펄스가 제공되면 제1메모리(2201)(또는 제2메모리(2202))로의 저장을 마치고 이어서 전송되는 표적 정보에 대해서는 나머지 제2메모리(2202)(또는 제1메모리(2201))에 저장한다. 즉, 신호처리기(240)로부터 출력되는 CK1에 동기하여 제1메모리(2201)와 제2메모리(2202)가 교대로 상기 컴퓨터시스템(200)에서 전송된 가상 표적 정보를 블록단위로 저장하며 제2메모리부(2210)의 블록단위 저장 및 출력도 상기와 같은 방식으로 CK1에 동기된다. 보다 자세히 설명하면 신호처리기(240)로부터 제공되는 제1클록에 맞추어 제1메모리(2201)과 제2메모리(2202)는 교대로 컴퓨터시스템(200)에서 전송된 가상 표적 정보를 블록단위로 저장하며, 이 때 제1메모리(2201)가 컴퓨터시스템(200)으로부터 가상 표적 정보를 전송받으면 제2메모리(2202)는 저장한 표적 정보를 제2메모리부(2210)로 출력하고 반대로 제2메모리(2202)가 컴퓨터시스템(200)으로부터 가상 표적 정보를 전송받으면 제1메모리(2201)가 저장한 표적 정보를 제2메모리부(2210)로 출력시킨다. 또한 신호처리기(240)로부터 출력되는 제1클록에 맞추어 제1FIFO메모리(2211)와제2FIFO메모리(2212)가 교대로 제1메모리부(2200)에서 전송된 가상 표적 정보를 블록단위로 저장 및 출력하며, 이 때 제1FIFO메모리(2211)가 제1메모리부(2200)로부터 가상 표적 정보를 전송받을 때 제2FIFO메모리(2212)는 저장한 가상 표적 정보를 신호처리기(240)로 출력하고 반대로 제2FIFO메모리(2212)가 제1메모리부(2200)로부터 가상 표적 정보를 전송받을 때는 제1FIFO메모리(2211)가 저장된 가상 표적 정보를 상기 신호처리기(240)로 출력한다. 제2메모리부(2210)의 각 셀 단위별 표적 정보 저장 및 출력은 신호처리기(240)로부터 제공되는 제2클록에 동기되어 수행된다. 컴퓨터시스템으로부터의 표적 정보가 상술한 바와 같이 아날로그 신호변환을 거치지 않고 디지털 신호로서 그대로 전송되므로, 신호처리기(240)내에서 디지털 변환 과정이 불필요하다. 따라서 제2메모리부(2210)의 출력 데이터는 신호처리기(240)의 아날로그 버스 라인이 아닌 디지털 버스 라인에 직접 출력된다.
본 고안에 의하면, 아날로그 변환 과정을 생략한 디지털 신호를 그대로 전송하여 신호처리기 내부에서 디지털 변환 과정을 생략할 수 있게 되고 각 변환 과정 생략에 따라 신호의 정밀도가 높아져 레이다의 가상 표적에 대한 각 종 정보를 신호처리기에서 다양하게 시험해 볼 수 있다.

Claims (3)

  1. 가상의 표적에 대해 신호 처리하여 성능을 시험하는 레이다의 디지털 모의 시험 장치에 있어서,
    레이다 탐지 표적에 대한 가상 정보를 생성하여 전송하는 컴퓨터시스템;
    상기 컴퓨터시스템으로부터 상기 표적에 대한 가상 정보를 전송 받아 저장하는 제1메모리부 및 상기 제1메모리부로부터 블록 단위로 상기 표적 정보를 전송 받아 저장하는 제2메모리부를 구비하고, 입출력되는 데이터의 인터페이스를 담당하는 인터페이스 장치; 및
    상기 인터페이스 장치의 제1메모리부 및 제2메모리부에 저장된 정보를 블록 단위로 저장하고 전송하는 동기 클록을 위한 제1클록 및 상기 제2 메모리부에 저장된 정보를 소정의 크기를 갖는 셀단위로 저장하고 전송하는 동기 클록을 위한 제2클록을 제공하고, 상기 인터페이스 장치로부터의 출력 정보를 신호처리하여 상기 가상의 표적 정보에 대한 소정의 성능을 디스플레이하는 신호처리기를 포함함을 특징으로 하는 레이다의 디지털 모의 시험 장치.
  2. 제 1항에 있어서, 상기 인터페이스 장치는
    상기 컴퓨터시스템으로부터 가상의 표적 정보를 전송받아 상기 신호처리부로부터 출력되는 제1클록에 의해 블록 단위로 저장하는 제1메모리 ;
    상기 제1메모리와 교대로 상기 컴퓨터시스템으로부터 전송된 가상 표적 정보를 상기 신호처리부로부터 출력된 제1클록에 의해 블록 단위로 저장하는 제2메모리;
    상기 제1클록에 맞추어 상기 제1메모리에 저장된 정보를 블록단위로 저장하고 저장된 정보를 상기 신호처리기로부터 출력되는 제2클록에 동기시켜 소정의 셀단위로 출력하는 제1FIFO 메모리; 및
    상기 제1클록에 맞추어 상기 제2메모리에 저장된 정보를 블록단위로 전송받아 저장하고 저장된 정보를 상기 신호처리기로부터 출력되는 제2클록에 동기시켜 상기 제1FIFO 메모리와 교대로 소정의 셀단위로 출력하는 제2FIFO 메모리를 구비함을 특징으로 하는 레이다의 디지털 모의 시험 장치.
  3. 제 1항에 있어서, 상기 컴퓨터시스템과 상기 인터페이스 장치는
    브이엠이(VME) 버스를 통해서 연결됨을 특징으로 하는 레이다의 디지털 모의 시험 장치.
KR2019970009602U 1997-04-30 1997-04-30 레이다의 디지털 모의 시험기 KR200265570Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970009602U KR200265570Y1 (ko) 1997-04-30 1997-04-30 레이다의 디지털 모의 시험기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970009602U KR200265570Y1 (ko) 1997-04-30 1997-04-30 레이다의 디지털 모의 시험기

Publications (2)

Publication Number Publication Date
KR19980064893U true KR19980064893U (ko) 1998-11-25
KR200265570Y1 KR200265570Y1 (ko) 2002-04-13

Family

ID=53898141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970009602U KR200265570Y1 (ko) 1997-04-30 1997-04-30 레이다의 디지털 모의 시험기

Country Status (1)

Country Link
KR (1) KR200265570Y1 (ko)

Also Published As

Publication number Publication date
KR200265570Y1 (ko) 2002-04-13

Similar Documents

Publication Publication Date Title
CN103595580B (zh) 一种数字阵列模块接收延时测试方法及装置
US4050062A (en) System for digitizing and interfacing analog data for a digital computer
CN111090093A (zh) 一种基于fpga的pd雷达发射波形配置方法及装置
CN109343016B (zh) W波段数字和差注入式动态目标模拟方法及装置
KR200265570Y1 (ko) 레이다의 디지털 모의 시험기
JPH07120547A (ja) レーダ装置
CN111123222B (zh) 基于fpga的高速公路车辆多阵元雷达回波模拟器及实现方法
US6633613B1 (en) Digital circuit for formatting and compressing radar video data
US4779222A (en) Laser Doppler Velocimeter multiplexer interface for simultaneous measured events
US5971275A (en) System for verifying nuclear warhead prearm/safing signals
JPH04309871A (ja) 信号処理装置及びその方法
SU1390804A1 (ru) Устройство контрол характеристик линии передачи информации
SU1624534A1 (ru) Буферное запоминающее устройство
SU918922A1 (ru) Устройство дл измерени вектора скорости ветра
Li et al. Weather radar emulator based on DDS technology
CN117491226A (zh) 一种基于现场可编程门阵列的预存型高速光子相关器
KR100362948B1 (ko) 전자제어장치에서의데이타의포착검출방법
JPS62175685A (ja) 地中埋設物探査装置
RU2015536C1 (ru) Дисплей
KR0127133B1 (ko) 디지탈 레이다의 리타임 메모리 전환회로
SU703864A1 (ru) Запоминающее устройство
CN117155530A (zh) 一种级联触发系统的触发同步精度提升方法
KR0147962B1 (ko) 다기능 연소해석기
SU1256099A1 (ru) Устройство дл контрол блоков пам ти
JPS60262075A (ja) ロランｃ受信機

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee