CN111123222B - 基于fpga的高速公路车辆多阵元雷达回波模拟器及实现方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的高速公路车辆多阵元雷达回波模拟器及实现方法，模拟器包括PC上位机，用于设置车辆目标的参数信息并传输至网口模块；网口模块，用于接收参数信息并转换为整型控制字；信号生成模块，用于根据控制字生成去斜回波信号及同步有效信号；阵元相位生成模块，用于添加目标的角度信息；协议封装模块，用于为去斜回波信号数据添加包头和包尾信息；数据重排模块，用于调整数据的传输格式以符合CSI2协议的要求；CSI2发送模块，用于将数据传输至后续信号处理模块；电源模块，用于为整个模拟系统供电；时钟模块，用于为FPGA提供多种工作时钟。本发明能实现对高速车辆去斜回波信号的高精度模拟与传输，且具有体积小、成本低和运行稳定等优点。

Description

基于FPGA的高速公路车辆多阵元雷达回波模拟器及实现方法

技术领域

本发明属于雷达回波模拟器领域，特别涉及一种基于FPGA的高速公路车辆多阵元雷达回波模拟器及实现方法。

背景技术

雷达是由现代电子信息技术高度集成的电子探测系统，它能够获取目标的距离、速度和角度等信息。在雷达研制过程中，如何有效地调试雷达成了重要的问题。而在雷达实际调试过程中，往往不具备针对真实目标及环境进行测试的条件，利用雷达回波模拟器可产生虚拟的目标回波，调制各种目标参数信息以及环境干扰信息，供雷达进行采集处理，可大幅降低雷达调试的成本，提升雷达调试的效率。

高速公路车辆多阵元雷达回波模拟器可实时产生具有距离、速度和角度信息的多路目标去斜信号，并可叠加白噪声进行信噪比控制，模拟出在高速公路环境下的车辆去斜回波，为后续的信号处理提供可靠多样的测试数据。雷达回波模拟器在雷达调试过程中变得越来越重要，同时雷达系统功能的日益多样化也给雷达回波模拟器提出了更高的要求。而目前市面上针对高速公路车辆目标开发的雷达模拟器产品较少，且大多价格昂贵，无法模拟出阵元数目大于32个情况下的车辆雷达回波。

发明内容

本发明的目的在于提供一种能实现对高速车辆去斜回波信号的高精度模拟与传输，且具有体积小、成本低、运行稳定等特点的雷达回波模拟器及其实现方法。

实现本发明目的的技术解决方案为：一种基于FPGA的高速公路车辆多阵元雷达回波模拟器，包括PC上位机、电源模块、时钟模块，以及由FPGA实现的网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块；

所述PC上位机，用于设置车辆目标的参数信息，并将参数信息发送至网口模块；所述车辆目标的参数信息包括车辆目标的个数，以及每辆车的初始距离、速度和角度；

所述网口模块，用于对PC上位机传输的数据进行解码获得车辆目标的参数信息，并将车辆目标的参数信息转换为整型控制字后传输至信号生成模块；

所述信号生成模块，用于生成包含车辆目标距离和速度信息的去斜回波信号及其同步有效信号，并传输至阵元相位生成模块；

所述阵元相位生成模块，用于模拟生成N个阵元接收到的车辆目标角度信息，进而生成包括车辆目标角度信息的去斜回波信号，并将该信号传输至协议封装模块；

所述协议封装模块，用于为去斜回波信号数据添加CSI2通信协议包头和包尾信息；

所述数据重排模块，用于调整协议封装模块输出的N路数据的传输格式以符合CSI2通信协议的要求；

所述CSI2发送模块，用于按照CSI2通信协议的时序要求将N路数据通过FPGA的高速接口传输至后续信号处理模块；

所述电源模块，用于为整个车辆目标模拟系统供电；

所述时钟模块，用于为网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块提供工作时钟。

基于上述基于FPGA的高速公路车辆雷达回波模拟器的实现方法，包括以下步骤：

步骤1、通过PC上位机设置车辆目标的个数、初始距离、速度和角度；

步骤2、对步骤1的目标参数信息进行编码并通过UDP协议传输至FPGA；

步骤3、FPGA中的网口模块对数据进行解析，并将目标参数转换为整型控制字值，之后存储至RAM；

步骤4、信号生成模块从RAM中读取整型控制字值，生成车辆目标去斜回波信号，并传输至阵元相位生成模块；

步骤5、阵元相位生成模块对接收到的车辆目标去斜回波信号添加目标的角度信息，并传输至协议封装模块；

步骤6、协议封装模块对接收到的车辆目标去斜回波信号添加CSI2协议帧头、帧尾、包头和包尾，并传输至CSI2发送模块；

步骤7、CSI2发送模块按照CSI2协议的时序要求将接收到的信号通过FPGA的高速接口传输至后续信号处理模块，完成目标模拟系统的任务。

本发明与现有技术相比，其显著优点为：1)本发明通过PC上位机可以设置目标个数、每个目标的初始距离、速度和角度信息，可调参数多，可以更真实地模拟出高速公路的车辆状况；2)本发明中协议封装模块、数据重排模块和CSI2发送模块模拟了射频前端芯片AWR1243内部对于采集到的雷达回波数据按照CSI2协议进行处理并传输的工作过程，为信号处理板提供了高真实度的目标模拟数据，提高了回波模拟器的实用性和可靠性；3)具有体积小、成本低和运行稳定等特点。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为本发明基于FPGA的高速公路车辆雷达回波模拟器的结构框图。

图2为本发明一个实施例中时钟模块的结构框图。

图3为本发明一个实施例中电源模块的设计方案图。

图4为本发明一个实施例中信号生成模块的结构框图。

图5为本发明一个实施例中阵元相位生成模块的结构框图。

图6为本发明一个实施例中4通道数据重排的过程图。

图7为本发明一个实施例中上位机软件界面图。

具体实施方式

结合图1，本发明提出了一种基于FPGA的高速公路车辆多阵元雷达回波模拟器，包括PC上位机、电源模块、时钟模块，以及由FPGA实现的网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块；

PC上位机，用于设置车辆目标的参数信息，并将参数信息发送至网口模块；车辆目标的参数信息包括车辆目标的个数，以及每辆车的初始距离、速度和角度；

网口模块，用于对PC上位机传输的数据进行解码获得车辆目标的参数信息，并将车辆目标的参数信息转换为整型控制字后传输至信号生成模块；

信号生成模块，用于生成包含车辆目标距离和速度信息的去斜回波信号及其同步有效信号，并传输至阵元相位生成模块；

阵元相位生成模块，用于模拟生成N个阵元接收到的车辆目标角度信息，进而生成包括车辆目标角度信息的去斜回波信号，并将该信号传输至协议封装模块；

协议封装模块，用于为去斜回波信号数据添加CSI2通信协议包头和包尾信息；

数据重排模块，用于调整协议封装模块输出的N路数据的传输格式以符合CSI2通信协议的要求；

CSI2发送模块，用于按照CSI2通信协议的时序要求将N路数据通过FPGA的高速接口传输至后续信号处理模块；

电源模块，用于为整个车辆目标模拟系统供电；

时钟模块，用于为网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块提供工作时钟。

示例性地，在其中一个实施例中，FPGA的型号为XC7K325TFFG900-2。

进一步地，在其中一个实施例中，结合图2，时钟模块包括：

时钟芯片，用于产生稳定时钟提供给FPGA；

配置模块，用于配置时钟芯片的工作参数。

作为一种具体示例，时钟模块的工作方式为：

(1)系统板卡提供了一个100MHz的时钟晶振作为FGPA的全局时钟；

(2)FPGA将该时钟接入芯片内部的全局时钟缓冲器，然后将该时钟进行16分频作为SPI总线上的驱动时钟，用于配置CDCM6208时钟芯片；

(3)时钟芯片CDCM6208被配置好参数后，将时钟晶振2作为输入的参考时钟信号，通过芯片内部的倍频和分频器，分别输出两个不同频率的时钟信号，并传输到FPGA，为整个目标模拟系统提供参考时钟。

进一步地，在其中一个实施例中，结合图3，整个雷达回拨模拟器系统通过外部12V电源供电，并需要经过一系列稳压芯片产生系统各个模块所需的电压。

进一步地，在其中一个实施例中，PC上位机包括：

数据编码模块，用于对输入的车辆目标参数信息进行编码，完成车辆目标参数信息的设置；

数据发送模块，用于将编码后的车辆目标参数信息传输至网口模块。

进一步地，在其中一个实施例中，网口模块包括：

数据接收模块，用于接收数据发送模块传输的报文数据；

数据解析模块，用于对报文数据进行解析，获得车辆目标的参数信息；

控制字生成模块，用于将车辆目标的参数信息转换为整型控制字，并传输至信号生成模块和阵元相位生成模块。

进一步优选地，在其中一个实施例中，PC上位机与网口模块之间通过UDP协议进行数据传输。

进一步地，在其中一个实施例中，结合图4，信号生成模块包括：

DDS信号模块，包括多个DDS IP核，用于根据输入的控制字生成包含车辆距离和速度信息的去斜回波信号；

DDS配置信息模块，用于存储去斜回波信号在每一个脉冲重复周期开始前的控制字参数，包括周期数RAM、采样点数RAM、有效脉冲周期末尾数RAM、处理点数初始值RAM和处理点数末尾值RAM；

计数模块，用于统计当前时刻的去斜回波信号所处的波位数(CPI数)、周期数和脉冲数，当脉冲计数达到当前周期的采样点数上限时，脉冲计数回归到0且周期计数进1，同理，当周期计数达到当前CPI的周期数上限时，周期计数回归到0且CPI计数进1。该模块将上述信息传输至协议封装模块，同时控制DDS信号模块更新去斜回波信号的频率控制字和相位控制字；

同步有效信号生成模块，用于生成去斜回波信号的同步有效信号。

进一步地，在其中一个实施例中，结合图5，阵元相位生成模块包括：

相位系数存储模块，用于存储N个阵元接收到的所有方位角对应的I、Q路的相位系数值；

相位系数寄存器组，用于在模拟器初始化时从相位系数存储模块中读取多目标在N路阵元的I、Q通道中的相位偏移值；

复数乘法模块，包括N个复数乘法器，用于分时地与多个车辆目标的去斜回波信号相乘，以添加角度信息；

数据整合模块，用于将同一阵元的分时数据进行整合操作。每个数据整合子模块由6个加法器构成，实部数据和虚部数据各需要3个加法器。以实部数据为例，第一个加法器用于把第一个波位和第二个波位的数据相加，第二个加法器用于把第三个波位和第四个波位的数据相加，而第三个加法器用于把第一、二个加法器的结果相加，从而得到四个波位的去斜信号在同一阵元上的累加值。

进一步地，在其中一个实施例中，协议封装模块包括：

标志信号检测模块，用于检测去斜回波信号所对应的标志信号的到来，以进入封装就绪状态；

校验位模块，用于添加8位ECC校验码和16位CRC校验码；

封装模块，用于为去斜回波信号数据添加帧头、帧尾、包头和包尾，具体地，是为去斜回波信号数据添加DATA ID，WORD COUNT，ECC和CRC字段。

进一步地，在其中一个实施例中，数据重排模块包括若干数据重排子模块，假设每个数据重排子模块包含4通道，则数据重排模块中含有N/4个相同的子模块，作为一种具体示例，图6展示了1个数据重排子模块的工作过程：

T代表时刻，CH代表通道。Channel 1的实部数据和虚部数据在经过数据重排子模块后，它的实部低8位数据会被分配到Lane 1上；实部高8位数据会被分配到Lane 2上；虚部低8位数据会被分配到Lane 3上；虚部高8位数据会被分配到Lane 4上，Channel2\3\4同理。该模块使用有限状态机编写，当接收到置高的同步有效信号后，将每一个Channel的去斜回波实部数据和虚部数据分发至4条Lane上，直到收到的同步有效信号为低电平。

进一步地，在其中一个实施例中，设计了上位机软件如图7所示，该上位机软件界面可选择工作模式，包括测试模式、监测模式，在测试模式下可选择发送锯齿波信号或恒定值信号，在监测模式下可设置每个目标的距离、速度和方位角，并选择信噪比和信杂比大小。

基于上述基于FPGA的高速公路车辆雷达回波模拟器的实现方法，包括以下步骤：

步骤1、通过PC上位机设置车辆目标的个数、初始距离、速度和角度；

步骤2、对步骤1的目标参数信息进行编码并通过UDP协议传输至FPGA；

步骤3、FPGA中的网口模块对数据进行解析，并将目标参数转换为整型控制字值，之后存储至RAM；

步骤4、信号生成模块从RAM中读取整型控制字值，生成车辆目标去斜回波信号，并传输至阵元相位生成模块；

步骤5、阵元相位生成模块对接收到的车辆目标去斜回波信号添加目标的角度信息，并传输至协议封装模块；

步骤6、协议封装模块对接收到的车辆目标去斜回波信号添加CSI2协议帧头、帧尾、包头和包尾，并传输至CSI2发送模块；

步骤7、CSI2发送模块按照CSI2协议的时序要求将接收到的信号通过FPGA的高速接口传输至后续信号处理模块，完成目标模拟系统的任务。

综上，本发明的高速公路车辆雷达回波模拟器能实现对高速车辆去斜回波信号的模拟与传输，具有体积小、成本低和运行稳定等优点，且能提供高真实度的目标模拟数据，提高了回波模拟器的实用性和可靠性。

Claims (9)

1.一种基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，包括PC上位机、电源模块、时钟模块，以及由FPGA实现的网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块；

所述PC上位机，用于设置车辆目标的参数信息，并将参数信息发送至网口模块；所述车辆目标的参数信息包括车辆目标的个数，以及每辆车的初始距离、速度和角度；

所述网口模块，用于对PC上位机传输的数据进行解码获得车辆目标的参数信息，并将车辆目标的参数信息转换为整型控制字后传输至信号生成模块；

所述信号生成模块，用于生成包含车辆目标距离和速度信息的去斜回波信号及其同步有效信号，并传输至阵元相位生成模块；

所述阵元相位生成模块，用于模拟生成N个阵元接收到的车辆目标角度信息，进而生成包括车辆目标角度信息的去斜回波信号，并将该信号传输至协议封装模块；

所述协议封装模块，用于为去斜回波信号数据添加CSI2通信协议包头和包尾信息；

所述数据重排模块，用于调整协议封装模块输出的N路数据的传输格式以符合CSI2通信协议的要求；

所述CSI2发送模块，用于按照CSI2通信协议的时序要求将N路数据通过FPGA的高速接口传输至后续信号处理模块；

所述电源模块，用于为整个车辆目标模拟系统供电；

所述时钟模块，用于为网口模块、信号生成模块、阵元相位生成模块、协议封装模块、数据重排模块和CSI2发送模块提供工作时钟。

2.根据权利要求1所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述PC上位机包括：

数据编码模块，用于对输入的车辆目标参数信息进行编码，完成车辆目标参数信息的设置；

数据发送模块，用于将编码后的车辆目标参数信息传输至网口模块。

3.根据权利要求1或2所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述网口模块包括：

数据接收模块，用于接收数据发送模块传输的报文数据；

数据解析模块，用于对所述报文数据进行解析，获得车辆目标的参数信息；

控制字生成模块，用于将车辆目标的参数信息转换为整型控制字，并传输至信号生成模块和阵元相位生成模块。

4.根据权利要求3所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述PC上位机与网口模块之间通过UDP协议进行数据传输。

5.根据权利要求1所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述信号生成模块包括：

DDS信号模块，用于根据输入的控制字生成包含车辆距离和速度信息的去斜回波信号；

DDS配置信息模块，用于存储去斜回波信号在每一个脉冲重复周期开始前的控制字参数；

计数模块，用于统计当前时刻的去斜回波信号所处的波位数、周期数和脉冲数，并将这些信息传输至协议封装模块，并控制DDS信号模块更新去斜回波信号的频率控制字和相位控制字；

同步有效信号生成模块，用于生成去斜回波信号的同步有效信号。

6.根据权利要求1所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述阵元相位生成模块包括：

相位系数存储模块，用于存储N个阵元接收到的所有方位角对应的I、Q路的相位系数值；

相位系数寄存器组，用于在模拟器初始化时从相位系数存储模块中读取多目标在N路阵元的I、Q通道中的相位偏移值；

复数乘法模块，包括N个复数乘法器，用于分时地与多个车辆目标的去斜回波信号相乘，以添加角度信息；

数据整合模块，用于将同一阵元的分时数据进行整合操作。

7.根据权利要求1所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述协议封装模块包括：

标志信号检测模块，用于检测去斜回波信号所对应的标志信号的到来，以进入封装就绪状态；

校验位模块，用于添加8位ECC校验码和16位CRC校验码；

封装模块，用于为去斜回波信号数据添加帧头、帧尾、包头和包尾。

8.根据权利要求1所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器，其特征在于，所述时钟模块包括：

时钟芯片，用于产生稳定时钟提供给FPGA；

配置模块，用于配置时钟芯片的工作参数。

9.基于权利要求1至8任意一项所述的基于FPGA的高速公路车辆多阵元雷达回波模拟器的实现方法，其特征在于，包括以下步骤：

步骤1、通过PC上位机设置车辆目标的个数、初始距离、速度和角度；

步骤2、对步骤1的目标参数信息进行编码并通过UDP协议传输至FPGA；

步骤3、FPGA中的网口模块对数据进行解析，并将目标参数转换为整型控制字值，之后存储至RAM；

步骤4、信号生成模块从RAM中读取整型控制字值，生成车辆目标去斜回波信号，并传输至阵元相位生成模块；

步骤5、阵元相位生成模块对接收到的车辆目标去斜回波信号添加目标的角度信息，并传输至协议封装模块；

步骤6、协议封装模块对接收到的车辆目标去斜回波信号添加CSI2协议帧头、帧尾、包头和包尾，并传输至CSI2发送模块；

步骤7、CSI2发送模块按照CSI2协议的时序要求将接收到的信号通过FPGA的高速接口传输至后续信号处理模块，完成目标模拟系统的任务。

Images