CN207096986U - 软硬件协同仿真的系统 - Google Patents

Abstract

本申请公开一种软硬件协同仿真的系统。涉及计算机信息处理领域，该系统包括：软件端系统，用于控制仿真进度；以及硬件端系统，用于执行一个时钟周期的系统运作；其中，所述软件端系统包括PCI板卡，所述PCI板卡设置于电子设备的PCI插槽中；所述硬件端系统包括联合仿真子板，所述联合仿真子板设置于电子设备的扩展组件槽；以及所述PCI板卡采用LVDS排线与所述联合仿真子板相联。本申请公开的软硬件协同仿真的系统，能够提高了SOC系统的设计效率，缩短了设计、验证时间以及投放市场的周期。

Description

软硬件协同仿真的系统

技术领域

本实用新型涉及计算机信息处理领域，具体而言，涉及一种软硬件协同仿真的系统。

背景技术

随着信息化的发展，电子产品井喷式的增多，而且电子产品更新换代的速度也越来越快，在电子产品中，特别是FPGA(Field Programmable Gate Array，现场可编程门阵列)或SOC系统(System on Chip，系统级芯片)测试过程中面临的软件仿真速度难以满足产品上市时间要求的问题。

特别是在航天系统中，随着航天武器系统向高、精、尖等方面的不断发展，FPGA或者SOC系统在航天武器系统的使用日益增多，高效率的FPGA或SOC系统的测试方法可以加快航天武器系统的研制进度，对目前的航天研究具有积极的作用。

因此，需要一种新的软硬件协同仿真的系统。

在所述背景技术部分公开的上述信息仅用于加强对本实用新型的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

有鉴于此，本实用新型提供一种软硬件协同仿真的系统，能够提高了SOC系统的设计效率，缩短了设计、验证时间以及投放市场的周期。

本实用新型的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本实用新型的实践而习得。

根据本实用新型的一方面，提出一种软硬件协同仿真的系统，该系统包括：软件端系统，用于控制仿真进度；以及硬件端系统，用于执行一个时钟周期的系统运作；其中，所述软件端系统包括PCI板卡，所述 PCI板卡设置于电子设备的PCI插槽中；所述硬件端系统包括联合仿真子板，所述联合仿真子板设置于电子设备的扩展组件槽；以及所述PCI 板卡采用LVDS排线与所述联合仿真子板相联。

在本公开的一种示例性实施例中，所述PCI板卡，包括：ASIC芯片，用于通过PCI接口与电子设备端相连，接收电子设备端的数据；协议转换器，用于将所述电子设备端的数据通过LVDS排线传送给所述硬件端系统；以及其中，所述ASIC芯片和所述协议转换器通过本地总线通信。

在本公开的一种示例性实施例中，所述ASIC芯片，包括：PCI协议状态机，FIFO以及第一本地状态机。

在本公开的一种示例性实施例中，所述协议转换器，包括：第二本地状态机，FIFO以及SCE-MI状态机。

在本公开的一种示例性实施例中，所述联合仿真子板，包括：数据通道处理和数据缓冲子系统，用于通过LVDS排线接收数据，并缓存所述数据；指令处理状态机，用于对所述数据进行数据处理；仿真状态机，用于处理仿真和控制运作；芯片配置子系统，用于用于控制硬件状态；以及标准总线接口模型，用于连接被测设备，并提供数据传输功能。

在本公开的一种示例性实施例中，所述数据通道处理和数据缓冲子系统，包括：两个异步的FIFO。

在本公开的一种示例性实施例中，所述仿真状态机，包括：功能配置子系统，仿真发送激励以及仿真接受响应。

在本公开的一种示例性实施例中，所述仿真状态机支持C-API库， PLI库以及FLI库。

在本公开的一种示例性实施例中，所述PCI板卡与所述联合仿真子板通过SCE-MI设置握手协议。

在本公开的一种示例性实施例中，软件端系统运行的仿真软件包括HDL仿真软件。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本实用新型。

附图说明

通过参照附图详细描述其示例实施例，本实用新型的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

图2是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

图3是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

图4是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本实用新型将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本实用新型的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本实用新型的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本实用新型的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本公开概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。

本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本实用新型所必须的，因此不能用于限制本实用新型的保护范围。

下面结合附图对本公开示例实施方式进行详细说明。

图1是根据一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

其中，软件端系统102用于控制仿真进度，其中，软件端系统包括 PCI板卡1024，PCI板卡1024设置于电子设备的PCI插槽1026中。

硬件端系统104用于执行一个时钟周期的系统运作。硬件端系统包括联合仿真子板(GSM板)1042，联合仿真子板1042设置于电子设备的扩展组件槽1044中。

PCI板卡1024采用LVDS排线106与联合仿真子板1042相联。

在软硬件协同仿真的系统10中由于软件端系统102和硬件端系统 104的需求是高速、小批量的数据交互，所以在软硬件协同仿真的系统 10的整个数据通道设计上，强调的是时延小，数据阻塞率低，所以在软件端系统102的PCI板卡1024端，可以采用单周期的传输模式。由于整个系统是采用由软件方发起的仿真进程，是由软件方主导整个验证步骤。软件端系统运行的仿真软件可例如包括HDL(Hardware Description Language，硬件描述语言)仿真软件。采用HDL仿真软件(如Modelsim) 来运行行为级模块并控制整个仿真的进度。HDL仿真软件将帧处理模块程序编译成动态链接库，并通过VPI(Application ProgrammingInterface, 应用程序编程)接口对帧处理函数和串口通信函数进行访问，从而实现与FPGA硬件平台间的数据和控制信息交互，最终完成FPGA与HDL仿真软件的协同仿真。

硬件端系统104提供一个IP验证模块和环境，其中可例如包含有硬件加速测试平台和事务级应用程序接口(图中未示出)，用户可以根据自己的设计定制事务级总线功能模型。

PCI板卡1024与联合仿真子板1042通过SCE-MI(Standard Co-EmulationModeling Interface)设置握手协议。可例如，在Modelsim 仿真工具中定义测试帧通过SCE-MI接口将测试数据传输到硬件仿真加速器的PCI接口，在硬件仿真加速器中总线功能模型负责接并解析PC(电脑)软件发送的测试帧，然后将测试帧转换为底层的驱动信号输入给被测件(DUT1和DUT2)，同时总线功能模型将被测件输出的测试数据组帧后通过PCI接口发送给PC机的Modelsim软件；在PC机软件部分， Modelsim将行为模型的测试激励通过PLI/DPI接口送给为底层的PCI驱动程序，PCI驱动程序将测试激励转换为实际物理层的信号传输给硬件仿真加速器。

根据本实用新型提供的软硬件协同仿真的系统，通过软件端与硬件端相结合的处理方式，实现HDL仿真工具与底层PCI接口的数据交换，实现将运行在PC机端HDL仿真器中的测试向量转换为实际的物理电信号输入给被测的SOC或FPGA系统，在PC机上即可以快速搭建被测SOC 或FPGA系统的高效率的测试平台，同时可以方便修改PC机输入给被测 SOC和FPGA系统的测试向量。

图2是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。图2示例性的描述了PCI板卡1024的结构。

ASIC芯片202，用于通过PCI接口与电子设备端相连，接收电子设备端的数据；其中，ASIC芯片202和协议转换器204通过本地总线通信。 ASIC芯片202包括：PCI协议状态机2022，FIFO2024以及第一本地状态机2026。

协议转换器204用于将电子设备端的数据通过LVDS排线传送给硬件端系统104；协议转换器204包括：第二本地状态机2042，FIFO2044 以及SCE-MI状态机2046。

数据从PC端被ASIC芯片202接受之后保存在FIFO2024后，ASIC 芯片202启动本地的状态机12026把ASIC中的FIFO数据传输到协议转换器204中，协议转换器204中的第二本地状态机2042通过握手机制实现和第一本地状态机2026之间数据传输。接下来数据的流向是CSM板卡1042，PCI板卡1024和CSM板卡1042之间是采用LVDS106排线连接，所用的协议是SCE-MI协议，SCE-MI状态机将协议转换器中的FIFO 的数据读取出来通过LVDS发送给CSM板卡1042。同理CSM板卡1042 的数据通过相反的流程和机制传递给PC机。

如上文所述，由于整个系统是采用由软件方发起的仿真进程，是由软件方主导整个验证步骤，所以在设计中让数据缓存在PCI板卡1024和 CSM板卡1042的FIFO中，随时等待软件来读取。PCI板卡1024的一端是计算机标准PCI接口，软件方传过来的是标准的32位PCI格式的数据， PCI板卡1024上可例如存在32位PCI从模块接口把数据接收下来并保存到协议转换中的FIFO2044中，PCI板卡1024上可例如，还存在另一个的功能模块是SCE-MI协议实体的一端，它遵从SCE-MI协议中的双握手协议。

图3是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。图3示例性的描述了联合仿真子板1042的结构。

联合仿真子板1042，包括：数据通道处理和数据缓冲子系统302用于通过LVDS排线接收数据，并缓存数据；包括两个异步的FIFO3024。数据通道处理和数据缓冲子系统302与PCI板卡1024的设计有很多相似之处，其中数据通道的处理主要是指SCE-MI协议实现的另一端实体，在编程和电路上与PCI板卡1024设计没有太大的不同。数据缓冲部分主要是利用两个异步FIFO3024来实现的，由于在这两个异步FIFO之前的 PCI板卡1024和CSM板卡1042的电路都使用PCI板卡上的时钟源，但是在FIFO之后的电路为了与用户被测试电路的时钟保持同步，所以使用的都是用户提供的时钟。因此这一级异步FIFO不仅有缓存数据的功能.还有处理多时钟域之闻的亚稳态处理的功能。

指令处理状态机304用于对数据进行数据处理；指令处理状态机304 主要完成以下功能：对软件端的数据包进行合法性检查、对数据包的类型进行区别处理(配置数据包、仿真初始包、仿真包、仿真结束包以及联合仿真模式和数据流模式的区别等)并启动相应的执行状态机进行执行；同时对硬件端返回的数据包进行格式化并进行打包处理。

仿真状态机306用于处理仿真和控制运作；仿真状态机306包括：功能配置子系统，仿真发送激励以及仿真接受响应。仿真状态机支持 C-API库，PLI库以及FLI库。仿真状态机306是处理具体的仿真和控制动作的，包括仿真发送激励和仿真接受响应。当软件端准备好了激励，由发送激励状态机通过标准总线接口模型来驱动被测试模块；当硬件端有响应的时候，由接受响应状态机通过标准总线接口模型来收集响应并把结果返回到指令处理状态机304。

芯片配置子系统308(图中未示出)用于控制硬件状态；功能配置系统是指令处理状态机对仿真状态的控制部件，软件可以读硬件端寄存器的值来判断硬件的状态，也可以通过写某些寄存器来改变硬件运行的状态机。

标准总线接口模型310用于连接被测设备，并提供数据传输功能。

CSM板卡1042主要目的是把通过PCI板卡1024传递下来的软件激励格式化成标准总线可以识别的激励，标准总线再利用这种激励驱动硬件被测试模块；同时把硬件返回的响应通过标准接口收集回来，再通过 CSM板卡1042的硬件格式化和编码，然后返回到软件计算机端。

根据本实用新型提供的软硬件协同仿真的系统，由于用户的被测试模块可以有很大不同，被测试模块的端口特性也很不一样，同时不同的用户设计所使用的端口数目、端口方向等也不一样。通过标准总线接口模型，用户可以根据自己的设计通过软件来改变总线接口，以适应用户的设计。

根据本实用新型提供的软硬件协同仿真的系统，解决HDL仿真工具与PCI控制器的数据交换实时性要求，实现将运行在PC机端HDL仿真器和被测的SOC或FPGA系统之间高速的测试数据交互，即HDL仿真工具与PCI驱动程序的数据交换要满足测试实时性要求。

图4是根据另一示例性实施例示出的一种软硬件协同仿真的系统的系统架构。

软硬件协同仿真的系统40为用户从一些流行的仿真器接口到可重构的硬件原型平台之间提供一个高速的链接。整个仿真子系统的硬件部分由位于软件运行平台一侧的PCI板卡404A和与硬件接口的联合仿真子板 (CSM)406A实现，其中CSM子板406A与主机系统的扩展组件槽相连， PCI板卡插在工作站或PC的PCI插槽，采用LVDS排线与CSM子板相联。PCI板卡404A中的协议转换器负责通过PCI协议把计算机中的配置或仿真数据传到FIFO2044，并通SCE-MI协议负责把数据从FIFO2044 中传到LVDS排线上。同时在CSM板卡406A上的FPGA同样利用 SCE-MI协议把数据从排线上接收下来并转换为配置数据或被测对象408 (DUT)的输入。同样配置状态信息或DUT408的输出数据向计算机上传也是利用这样的通道和机制进行的。

软件404主要提供PCI接口驱动和常用仿真软件的接口C-API(与C 系列的仿真器的接口库)、PLI(与Verilog仿真器的接口)和FLI(与VHDL 仿真器的接口)等的链接。硬件406主要提供的功能是数据通道、通用控制、数据打包解包以及仿真的接口和时序控制等。

根据本实用新型提供的软硬件协同仿真的系统，可实现如下技术指标：CSM卡和PCI卡之间的波特率可达到60Mbit/s；PCI卡工作频率达到33MHz：Co-emulation模式仿真速度可达到30KHz；Vector模式仿真速度可达到70Kllz。

本领域技术人员可以理解上述各模块可以按照实施例的描述分布于装置中，也可以进行相应变化唯一不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本实用新型实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是 CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等) 执行根据本实用新型实施例的方法。

通过以上的详细描述，本领域的技术人员易于理解，根据本实用新型实施例的软硬件协同仿真的系统具有以下优点中的一个或多个。

根据一些实施例，通过软件端与硬件端相结合的处理方式，解决HDL 仿真工具如何实现与底层PCI接口的数据交换，实现将运行在PC机端 HDL仿真器中的测试向量转换为实际的物理电信号输入给被测的SOC或 FPGA系统，在PC机上即可以快速搭建被测SOC或FPGA系统的高效率的测试平台，同时可以方便修改PC机输入给被测SOC和FPGA系统的测试向量。

根据另一些实施例本实用新型提供的软硬件协同仿真的系统，解决 HDL仿真工具与PCI控制器的数据交换实时性要求，实现将运行在PC 机端HDL仿真器和被测的SOC或FPGA系统之间高速的测试数据交互，即HDL仿真工具与PCI驱动程序的数据交换要满足测试实时性要求。

根据另一些实施例，由于用户的被测试模块可以有很大不同，被测试模块的端口特性也很不一样，同时不同的用户设计所使用的端口数目、端口方向等也不一样。通过标准总线接口模型，用户可以根据自己的设计通过软件来改变总线接口，以适应用户的设计。

以上具体地示出和描述了本实用新型的示例性实施例。应可理解的是，本实用新型不限于这里描述的详细结构、设置方式或实现方法；相反，本实用新型意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

此外，本说明书说明书附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的技术效果及所能实现的目的下，均应仍落在本公开所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本实用新型可实施的范畴。

Claims (10)

1.一种软硬件协同仿真的系统，其特征在于，包括：

软件端系统，用于控制仿真进度；以及

硬件端系统，用于执行一个时钟周期的系统运作；

其中，所述软件端系统包括PCI板卡，所述PCI板卡设置于电子设备的PCI插槽中；

所述硬件端系统包括联合仿真子板，所述联合仿真子板设置于电子设备的扩展组件槽；以及

所述PCI板卡采用LVDS排线与所述联合仿真子板相联。

2.如权利要求1所述的系统，其特征在于，所述PCI板卡，包括：

ASIC芯片，用于通过PCI接口与电子设备端相连，接收电子设备端的数据；

协议转换器，用于将所述电子设备端的数据通过LVDS排线传送给所述硬件端系统；以及

其中，所述ASIC芯片和所述协议转换器通过本地总线通信。

3.如权利要求2所述的系统，其特征在于，所述ASIC芯片，包括：

PCI协议状态机，FIFO以及第一本地状态机。

4.如权利要求2所述的系统，其特征在于，所述协议转换器，包括：

第二本地状态机，FIFO以及SCE-MI状态机。

5.如权利要求1所述的系统，其特征在于，所述联合仿真子板，包括：

数据通道处理和数据缓冲子系统，用于通过LVDS排线接收数据，并缓存所述数据；

指令处理状态机，用于对所述数据进行数据处理；

仿真状态机，用于处理仿真和控制运作；

芯片配置子系统，用于控制硬件状态；以及

标准总线接口模型，用于连接被测设备，并提供数据传输功能。

6.如权利要求5所述的系统，其特征在于，所述数据通道处理和数据缓冲子系统，包括：

两个异步的FIFO。

7.如权利要求5所述的系统，其特征在于，所述仿真状态机，包括：

功能配置子系统，仿真发送激励以及仿真接受响应。

8.如权利要求5所述的系统，其特征在于，所述仿真状态机支持C-API库，PLI库以及FLI库。

9.如权利要求1所述的系统，其特征在于，

所述PCI板卡与所述联合仿真子板通过SCE-MI设置握手协议。

10.如权利要求1所述的系统，其特征在于，软件端系统运行的仿真软件包括HDL仿真软件。