CN100399341C - 一种矢量模式软硬件协同仿真/验证方法 - Google Patents
一种矢量模式软硬件协同仿真/验证方法 Download PDFInfo
- Publication number
- CN100399341C CN100399341C CNB2006100206315A CN200610020631A CN100399341C CN 100399341 C CN100399341 C CN 100399341C CN B2006100206315 A CNB2006100206315 A CN B2006100206315A CN 200610020631 A CN200610020631 A CN 200610020631A CN 100399341 C CN100399341 C CN 100399341C
- Authority
- CN
- China
- Prior art keywords
- hardware
- software
- simulation
- frame
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
一种软硬件协同仿真/验证系统及矢量模式仿真/验证方法，属于SoC仿真、验证技术领域。系统包括PC软件部分和FPGA硬件部分，结构上分成三层：下层实现物理通道上信息的传输；中间层完成数据帧的封装和解封装；上层则进行对应信号值的输入和输出。通过上述划分，构成一种层次化、模块化以及可扩展的仿真/验证系统。方法上，本发明利用硬件仿真器运行速度远远快于软件平台运行速度的简单原理，将在测试过程中需要用来进行对比的预期结果提前发送到硬件部分并保存在硬件仿真器的存储器中，并通过简易的比较电路便可完成大量数据的对比。本发明可以极大地帮助用户设计时的模块化工作；极大地提高整体的仿真速度，减少了用户工作量；还可以提高仿真/验证结果的准确性。
Description
技术领域
一种矢量模式软硬件协同仿仿真/验证方法，属于SoC仿真、验证技术领域。
背景技术
专业术语以及一些重要缩写
软硬件协同仿真/验证：是指将一个大型的仿真/验证系统分为软、硬件两部分实现，需要进行大量计算的部分采用FPGA硬件平台进行仿真/验证，称之为硬件部分；需要使用行为级描述的或用于激励输入以及响应输出的进行仿真/验证部分使用PC或工作站来完成，称之为软件部分。这样，就能通过结合FPGA硬件仿真和PC软件仿真的各自优点，来构成一个功能和速度都提高了的大型仿真/验证系统。
Vector软硬件协同仿真/验证模式：是一种强调激励的输入和响应的记录都是以事先约定的矢量格式进行的软硬件协同仿真/验证模式。其中输入的激励是在仿真前设计好的，不会根据输出响应变化而变化。
MVP：Module Verification Platform(模型验证平台)
DUT：Design Under Test(待测设计)
PLI/VPI：Programming Language Interface/Verilog Procedural Interface，是Verilog硬件描述语言标准定义的C语言与Verilog HDL的程序接口以及接口实现机制。PLI/VPI程序接口提供了一套C语言库函数以使用户可以动态地存取和修改一个已例化的Verilog HDL数据结构中数据。
Sce-Mi：Standard Co-Emulation：Modeling Interface，是由Accellera提出并与2003年5月发布的标准。它为现有的验证方法与SoC模型环境间的连接提供了通用的标准接口。
随着超大规模集成电路技术的不断发展，SoC技术得到了广泛的应用，一个完整的SoC系统包括了CPU、DSP、存储器、片内总线和丰富的外设接口等硬件模块，也包括了接口驱动程序、操作系统和应用程序等软件。由于含有如此众多的功能强大的模块，并且这些模块间还存在着复杂的交互过程，因此SoC系统设计的难度在日益快速增长，而仿真/验证作为集成电路设计流程中最重要的一环，其复杂度也在飞速增长，这使得传统的方法已经远远不能满足当前业界的需求。当前SoC系统仿真/验证领域面临的主要问题是：需要进行大量的软件仿真，而大量实验表明，在设计过程中，在需要使用超过百万个时钟周期来充分测试和验证SoC系统功能的情况下，软件模拟仿真器的性能将下降至1～5Hz，这必将导致测试时间以及出错概率的急剧增长。而如果使用FPGA硬件仿真器来进行仿真，虽然可以实现10MHz左右的高速仿真，也可以同时支持软件的实时运行，但是，它却有着一些明显缺陷，例如，缺乏与友好的人机交互界面和输入输出系统，不方便仿真激励的输入和响应的收集；只能支持RTL级的描述，不能对高层次的行为描述模块进行仿真；同时，FPGA内部的引脚信号和寄存器的值不能直接观察，对调试工作带来了很大的不便。尽管如此，利用FPGA硬件仿真器的高速性能，仍是提高SoC验证效率的有效措施，因此，如何采用新的方法改善其缺点就成了当前SoC设计领域面临的主要问题。正是在这样的背景下，Vector模式的软、硬件协同仿真/验证的概念(Vector-mode Software/Hardware Co-Simulation)被提出。
一个大规模的SoC设计通常是由高层的算法设计开始的，接着按照所需实现的功能及其复杂程度的不同划分为软件设计和硬件设计两大模块，然后逐渐细化直至最后实现。而软硬件协同仿真/验证的主要思想就是，将功能复杂，需要大量计算的硬件设计模块下载到FPGA硬件仿真平台中进行测试和验证，同时将采用行为级等高级描述来进行设计的软件模块放到PC或工作站中去开发，从而实现了软、硬件两部分设计同时进行。这样，不紧可以利用FPGA硬件平台的高速性能来加速硬件模块的设计，而且同时由于与PC或工作站上的软件仿真器结合工作，还克服了硬件平台没有良好的人机交互界面、无法方便快捷地观测激励和响应以及只能在RTL等较低层次进行设计等缺点，大大提高了SoC系统的设计效率，缩短了设计、验证时间以及产品投放市场的周期。
作为软硬件协同仿真/验证的基本模式，Vector模式仿真/验证方法充分展示了软硬件协同仿真的思想，并且体现出了其在性能上的优势。它的实现主要可分为两个过程：
激励输入过程：首先在软件部分(PC或工作站上)生成约定格式的测试矢量——该矢量的格式可以根据测试、验证环境的不同而有多种变化，主要由测试人员规定；接着将这些测试矢量以文本文件的形式保存，然后通过一定转换后由连接软、硬件方的底层物理通道传送到硬件部分的FPGA仿真器的消息收发模块上；最后收发模块将接收到的信息进行分析和恢复后，按照一定的时序将激励输入到对应的DUT的输入端口上，供DUT运行使用。
响应记录过程：在激励输入后，DUT开始正常工作，其输出端口输出响应信号，硬件方消息收发模块接收这些输出信号后，进行一定的缓存，然后按照约定的格式输出。通过底层物理通道再传到软件方，最后，软件方记录收到的信息并将它们换成文本格式的文件。
现有的Vector模式的软硬件协同仿真实现方法，主要是一些大型的硬件仿真平台设备制造商提出的，而其中最具代表性的就是Aptix公司在其系列产品ExpeditorTM中使用方法。
Aptix公司产品关于Vecotr模式的仿真/验证，是按照Vector模式软硬件协同仿真的思想执行，并结合其自身的硬件设计来完成的。它的主要实现流程是：测试人员在软件方按照约定的格式输入测试激励矢量，该激励通过Aptix提供的软件MVP(Module Verification Platform)Project Manager转换成为二进制格式，接着由Aptix的硬件接口程序将其发送到硬件平台上的DUT中进行测试；测试完成后，响应结果又通过硬件接口程序送回软件方，并通过MVPProject Manager转换成为约定格式的输出响应文件。最后用户将响应与预期的结果进行对比判断DUT功能是否正确。
Aptix公司器件对于Vector模式软硬件协同仿真/验证的实现方法也是当前业界比较流行和通用的方法，它保留了Vector模式的基本思想，并通过配套的软件和硬件，较好地连接了软、硬件双方的仿真工作，并且由于软件方没有软件仿真器的参与，因此有着良好的性能。但同时，由于最后输出响应文件必须由测试人员在软件方对其与预期结果进行对比，这必将导致整个软硬件协同仿真过程的时间的增长，并且由于没有充分发挥硬件的高速处理性能，还会导致整体仿真性能的降低。
现有的Vector模式软硬件协同仿真技术在处理响应输出时，在数据量较小的情况下，可以采用人工对比的方法得出结论，而在数据量较大的情况下，通常采用软件编程的方法进行处理。但无论采用上述的哪种方法，都不可避免地造成了效率的降低。
发明内容
针对现有的Vector模式软硬件协同仿真技术在处理响应输出方面的上述不足，本发明提出了一种采用硬件来加速DUT的响应输出与预期结果进行对比的改进的Vector模式软硬件协同仿真/验证方法，从而提高了整个仿真的性能。同时建立了实现整个Vector模式软硬件协同仿真/验证的具有可扩展性的仿真/验证系统。
本发明改进的Vector模式软硬件协同仿真方法的基本思想是：用户在仿真开始后，将预期的测试结果和激励数据一起发往FPGA硬件部分，硬件部分通过对数据帧进行分析后，将预期结果保存在存储器中，而将输入激励发往DUT的输入端。这样，在从DUT的输出端获取输出相应后，就可以通过简单的比较电路将其与保存在存储器中的预期结果在硬件部分直接进行对比，然后将对比结果返回软件部分，便于用户进行分析。
通用的Vector模式软硬件协同仿真体系结构中，存在两个对等的，通过底层物理通信通道进行连接的通信实体-PC软件部分和FPGA硬件部分。本发明通过对Vector模式工作流程以及工作特点的研究和分析，并参考计算机网络体系结构中的OSI七层模型结构，将每个通信实体划分成了完成相应功能的三层结构，其中，下层实现物理通道上信息的传输；中间层完成数据帧的封装和解封装；上层则进行对应信号值的输入和输出，如图1所示。经过上述划分，Vector模式软硬件协同仿真的体系结构就成为了一种层次化、模块化以及可扩展的仿真/验证系统。
具体技术方案为：
一种软硬件协同仿真/验证系统，包括PC软件部分和FPGA硬件部分，二者之间通过物理通信通道连接，其特征是，所述PC软件部分和FPGA硬件部分在结构上均分成三层：下层、中间层和上层，下层实现物理通道上信息的传输，中间层完成数据帧的封装和解封装，上层则进行对应信号值的输入和输出；下层包括PC软件部分的通信通道驱动模块和FPGA硬件部分的通信通道收发模块，二者通过物理通信通道连接；中间层包括PC软件部分的帧处理模块和FPGA硬件部分的适配器模块；上层包括PC软件部分的激励矢量模块、响应矢量模块和FPGA硬件部分的DUT；PC软件部分的各层之间通过软件操作系统或一定的协议相互调用和传递信息，FPGA硬件部分的各层之间通过各自的输入和输出端口相互连接。
该系统中各个功能模块的作用如下：
激励矢量模块：按事先约定的格式列出各个输入激励信号的值；
响应矢量模块：将输出响应信号的值按事先约定的格式保存在文件中；
帧处理模块：在向硬件方发送激励时，读入激励矢量，生成传输帧并交给下一层驱动程序传输；在接收硬件方传回的响应时，接收下一层的传输帧，分析帧信息并输出响应矢量；
通信通道驱动模块：完成对物理通道的驱动，实现通道两端的数据收发；
通信信道收发模块：在FPGA部分实现通信接口的驱动；
适配器模块：在接收软件方发送的激励时，通过解封装，获取帧信息，产生上层DUT输入引脚所需要的信号值；在向软件方发送响应时，收集DUT输出引脚的响应信号值并组装成帧，然后交给收发模块发送。
DUT模块：在其输入端接收下层传来的信号值，按照预先设定的功能进行运行，得到结果后，从输出端输出相应的响应值。
从上述叙述可知，该体系结构能够实现任何类型的Vecotor模式的软硬件协同仿真，它是一个通用的体系结构。此外，它还有极大的可扩展性。在上述体系结构的基础上，经过如下扩展，可以实现另外两种当前得到了大量应用的软硬件协同仿真/验证系统模式：
1)Co-Simulation模式软硬件协同仿真/仿真系统：通过用行为级描述模块取代激励输入和响应输出部分，并添加VPI/PLI接口的方式，可实现Co-Simulation模式的软硬件协同仿真，如图2所示。
2)Transaction-Mode事务模式软硬件协同仿真/验证系统：通过用行为级描述模块取代激励输入和响应输出部分，并在软件方的通道驱动模块以及硬件方的通道收发模块上添加SCE-MI标准接口的方法，可以实现Transaction-Mode事务模式软硬件协同仿真，如图3所示。
本发明所述的一种矢量模式软硬件协同仿真/验证方法，其特征是，它包括以下步骤：
步骤1：软件部分对输入激励的处理。其处理流程如图4所示：
按照事先约定的文本格式，输入激励矢量文件，同时，将预期的结果也以约定的文本格式写入文件后，将文件传送到下层的帧处理程序中，通过帧处理程序进行处理后将其发送到FPGA硬件部分。其具体可分为以下三个分步骤：
步骤1.1：用户在软件方的上层完成对输入文件(包括激励以及预期的结果)的编写，并将其往下送往帧处理程序模块中；
步骤1.2：软件方中间层的帧处理程序读取用户输入的文件后，对该文件进行封装，使之成为输入信号数据帧并继续往下层的通道驱动程序传送，帧处理程序的具体流程如图5所示；
步骤1.3：通道驱动程序接收到上层传来的数据帧后，通过调用与当前运行的操作系统相关的API，将数据帧由底层物理通道发往硬件FPGA仿真器。
步骤2：硬件部分接收激励并输出响应。其处理流程如下图6所示：
FPGA硬件部分接收到软件方传来的数据后，对数据进行分析，将预期结果其保存在FPGA的存储器中，而将输入激励信号发送给DUT，接着在收集到DUT的输出响应后将该输出响应与保存的结果进行对比。最后将输出响应信号和/或对比结果进行封装后送到底层通信通道收发模块中并发送到软件方。其具体步骤可分为以下五个分步骤：
步骤2.1：FPGA硬件部分的通信通道收发模块从底层物理通道接收到输入信号的数据帧后，将它们传送到上层的适配器模块中；
步骤2.2：适配器模块通过对接收到的数据帧进行解封装后，对数据进行分析，将数据中的预期输出结果部分保存在FPGA的存储器中，另外产生激励文件规定的激励信号，并输入上层DUT的输入端；
步骤2.3：DUT根据输入信号值进行计算，产生输出响应信号并输出；
步骤2.4：适配器模块从DUT的输出端收集由DUT产生的输出响应信号，并将其与保存在存储器中的预期结果直接在硬件部分进行对比，然后将输出响应信号和/或对比结果封装成数据帧后，传输到下层通信通道收发模块中；
步骤2.5：通信信道收发模块将上层传来的数据帧通过底层物理通道发往软件方。
步骤3：软件部分对响应信号的接收。其处理流程如图7所示：
软件方接收到硬件发送过来的输出响应信号数据帧后，向上递交给上层的帧处理程序，最后经过处理后保存为输出响应文件或直接向用户呈现利用硬件加速对比后的DUT运行结果。
步骤4：重复步骤1至步骤3，直至完成整个DUT的仿真/验证。
需要说明的是，在上述的步骤1.2中，用户必须按照事先约定的文本格式对激励矢量以及预期结果进行封装，这样，硬件方在接收到数据帧以后才能对激励矢量和预期结果进行区分。
而在封装过程中，还可以通过设置标志位的方式来选择是否需要硬件部分返回具体的对比结果：如果只需对DUT的功能正确性加以判断，则硬件方只需返回0/1代表功能是否正确；如果需要具体的对比结论，则硬件方仍然可以返回详细的出错信息。这为有着不同需求的用户提供了多种选择，大大加快了系统的整体仿真性能。
在步骤2.2中，硬件方接收到数据帧以后，根据事先规定的格式，区分激励矢量和预期结果，分别进行处理，同时，还将获取标志位的信息，以确定进行硬件对比后返回的数据。
在步骤2.4中，得到对比结果后，根据用户的需求(对标志位的判断)，对用户需要的数据(简单结果或详细信息)进行封装，然后向下层发送。
对比现有Vecotr模式的软硬件协同仿真方案，本发明的创新性在于，提出了采用硬件仿真平台加速结果对比的改进的Vector模式协同仿真/验证实现方法，为用户提供了更多的选择。同时，针对现有的Vector模式软硬件协同仿真/验证方法，建立了一个通用的层次化、模块化的、可扩展的仿真/验证系统，并使之经过一定简单的功能扩展后，能适用于Vector模式、Co-Simulation模式、Transaction-Mode(事务模式)等现有的三种最常用的软硬件协同仿真、验证模式。
在Vector模式软硬件协同仿真方法上，本发明的实质是利用了硬件平台仿真器运行速度远远快于软件平台运行速度的简单原理，将在测试过程中需要用来进行对比的预期结果提前发送到硬件部分并保存在硬件仿真器的存储器中，并通过简易的比较电路便可完成大量数据的对比。
和现有的技术相比，本发明有着以下的优越性：
(1)所提出的仿真/验证系统具有模块化、层次化的特性，该特性对用户设计时的模块化工作提供了极大地帮助。
(2)所提出的仿真/验证系统还具有通用性和可扩展性的特点。经过实验证明，该系统不仅可以实现Vector模式的软硬件协同仿真/验证，通过一定的扩展后，还可以适用于Co-Simulation模式以及Transaction模式的软硬件协同仿真。
(3)所提出的矢量模式软硬件协同仿真/验证方法，通过采用硬件来加速结果对比的方法极大地提高了整体的仿真速度，减少了用户(测试人员)的工作量。
(4)所提出的矢量模式软硬件协同仿真/验证方法，由于采用硬件对比代替了用户对DUT运行结果主观观察或软件对比，因此可以提高仿真结果的准确性和正确性。
附图说明
图1：本发明所述的矢量模式软硬件协同仿真/验证系统结构示意图。
图2：本发明所述的Co-Simulation模式软硬件协同仿真/验证系统结构示意图。
图3：本发明所述的事务模式软硬件协同仿真/验证系统结构示意图。
图4：本发明所述的矢量模式软硬件协同仿真/验证方法中步骤1-软件部分对输入激励的处理流程示意图。
图5：本发明所述的矢量模式软硬件协同仿真/验证方法中步骤1.2-帧处理程序处理流程示意图。
图6：本发明所述的矢量模式软硬件协同仿真/验证方法中步骤2-硬件部分接收激励并输出响应的处理流程示意图。
图7：本发明所述的矢量模式软硬件协同仿真/验证方法中步骤3-软件部分对响应信号的接收的流程示意图。
具体实施方式
根据上述的体系结构的模块化分析，改进的Vector模式软硬件协同仿真的实现，可以通过先分别实现各个模块的功能，然后按照规定的接口进行相连，组合为一个整体的方法完成，具体实现可分为以下几部分：
一、软件部分：
(1)采用文本格式，并按照规定格式描述激励矢量文件和响应矢量文件；
(2)采用C/C++来实现软件部分的帧处理模块；
(3)通过调用与操作系统相关的API函数的方法，来实现通信通道驱动模块。
二、硬件部分：
(1)在FPGA硬件平台部分的通信信道收发模块，可通过专用的接口芯片和FPGA的内部逻辑功能来实现，并完成通信通道的连接；
(2)通过将完成在FPGA部分实现帧的解析和组装Verilog代码下载到硬件平台中的方法，可以实现与软件方帧处理程序对应的硬件方适配器模块；
(3)最后，DUT模块是待测试模块在FPGA中的实现，也可以通过在仿真开始前，将设计通过底层物理通道下载到FPGA中的方法来完成对FPGA的配置。
Claims (2)
1.一种矢量模式软硬件协同仿真/验证方法，其特征是，它包括以下步骤：
步骤1：软件方对输入激励的处理：
按照事先约定的文本格式，编写由激励矢量和预期结果组成的输入文件，然后将输入文件传送到下一层的帧处理程序模块中，通过帧处理程序模块进行处理后将其发送到FPGA硬件方；其具体步骤分为以下三个分步骤：
步骤1.1：用户在软件方的上层完成对输入文件的编写，并将其往下送往帧处理程序模块中；
步骤1.2：软件方中间层的帧处理程序读取输入文件后，对该文件进行封装，使之成为输入信号数据帧并继续往下层的通道驱动程序传送；
步骤1.3：通道驱动程序接收到上一层传来的数据帧后，通过调用与当前运行的操作系统相关的API，将数据帧由底层物理通道发往FPGA硬件方；
步骤2：FPGA硬件方接收激励并输出响应；
FPGA硬件方接收到软件方传来的数据后，对数据进行分析，将预期结果保存在FPGA硬件方的存储器中，而将输入激励信号发送给DUT，接着在收集到DUT的输出响应后将该输出响应与保存的结果进行对比，最后将输出响应信号和/或对比结果进行封装后送到底层通信通道收发模块中并发送到软件方；其具体步骤分为以下五个分步骤：
步骤2.1：FPGA硬件方的通信通道收发模块从底层物理通道接收到输入信号的数据帧后，将它们传送到上一层的适配器模块中；
步骤2.2：适配器模块通过对接收到的数据帧进行解封装后，对数据进行分析，将数据中的预期输出结果部分保存在FPGA硬件方的存储器中，另外产生激励文件规定的激励信号，并输入上层DUT的输入端；
步骤2.3：DUT根据输入信号值进行计算，产生输出响应信号并输出；
步骤2.4：适配器模块从DUT的输出端收集由DUT产生的输出响应信号，并将其与保存在存储器中的预期结果直接在硬件部分进行对比，然后将输出响应信号和/或对比结果封装成数据帧后，传输到下层通信通道收发模块中；
步骤2.5：通信信道收发模块将上一层传来的数据帧通过底层物理通道发往软件方；
步骤3：软件方对响应信号的接收；
软件方接收到硬件方发送过来的输出响应信号数据帧后，向上递交给上层的帧处理程序，最后经过处理后保存为输出响应文件或直接向用户呈现利用硬件加速对比后的DUT运行结果；
步骤4：重复步骤1至步骤3，直至完成整个DUT的仿真/验证。
2.根据权利要求1所述的一种矢量模式软硬件协同仿真/验证方法，其特征是，所述步骤1的分步骤1.2的封装过程中，通过设置标志位的方式来选择是否需要FPGA硬件方返回具体的对比结果：如果只需对DUT的功能正确性加以判断，则FPGA硬件方只需返回0/1代表功能是否正确；如果需要具体的对比结论，则FPGA硬件方返回详细的出错信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100206315A CN100399341C (zh) | 2006-03-31 | 2006-03-31 | 一种矢量模式软硬件协同仿真/验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100206315A CN100399341C (zh) | 2006-03-31 | 2006-03-31 | 一种矢量模式软硬件协同仿真/验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1828617A CN1828617A (zh) | 2006-09-06 |
| CN100399341C true CN100399341C (zh) | 2008-07-02 |
Family
ID=36947006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100206315A Active CN100399341C (zh) | 2006-03-31 | 2006-03-31 | 一种矢量模式软硬件协同仿真/验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100399341C (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090113245A1 (en) * | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
| CN101625705B (zh) * | 2008-07-08 | 2011-08-24 | 华为技术有限公司 | 验证环境系统及其搭建方法 |
| CN102204167B (zh) * | 2008-10-31 | 2015-07-01 | 电子湾有限公司 | 测试应用编程接口(api)调用的方法、系统和响应仿真器 |
| CN102243579B (zh) * | 2010-05-13 | 2014-05-07 | 华为技术有限公司 | Soc与算法协同验证方法及装置 |
| DE102011077318B4 (de) * | 2011-06-09 | 2015-07-16 | Siemens Aktiengesellschaft | Simulationssystem, Verfahren zur Durchführung einer Simulation, Leitsystem und Computerprogrammprodukt |
| CN102447898B (zh) * | 2011-08-26 | 2013-09-25 | 西安电子科技大学 | 用fpga实现klt变换的方法 |
| CN102591756B (zh) * | 2012-01-12 | 2014-12-31 | 中国人民解放军国防科学技术大学 | 多接口协议芯片的接口协议兼容性验证方法和系统 |
| US9286423B2 (en) * | 2012-03-30 | 2016-03-15 | International Business Machines Corporation | Cycle accurate and cycle reproducible memory for an FPGA based hardware accelerator |
| US9230046B2 (en) | 2012-03-30 | 2016-01-05 | International Business Machines Corporation | Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator |
| CN102750143B (zh) * | 2012-05-31 | 2015-09-16 | 武汉邮电科学研究院 | 基于matlab com组件调用的dsp开发方法 |
| CN104410536B (zh) * | 2014-12-19 | 2018-05-01 | 上海斐讯数据通信技术有限公司 | 一种数据业务配置方法、系统及onu设备 |
| CN104615808B (zh) * | 2015-01-19 | 2018-07-03 | 北京思朗科技有限责任公司 | 一种待测试硬件运算部件的测试方法及参考模型装置 |
| CN104699524A (zh) * | 2015-04-01 | 2015-06-10 | 山东华芯半导体有限公司 | 一种静态编译动态仿真的soc芯片验证系统及验证方法 |
| CN107038265A (zh) * | 2016-02-04 | 2017-08-11 | 京微雅格（北京）科技有限公司 | 包括fpga电路的计算架构和采用其的eda设计方法 |
| CN106156424B (zh) * | 2016-07-01 | 2023-11-14 | 合肥海本蓝科技有限公司 | 一种仿真系统 |
| CN107124241B (zh) * | 2017-05-05 | 2019-02-26 | 烽火通信科技股份有限公司 | 一种用于OTN中Ieee1588模块仿真的系统及方法 |
| CN109977437B (zh) * | 2017-12-27 | 2023-01-03 | 长鑫存储技术有限公司 | 晶体管级电路的验证方法、装置、设备及计算机可读存储介质 |
| CN109446586B (zh) * | 2018-10-03 | 2022-12-20 | 复旦大学 | 一种高效通用芯片测试系统 |
| CN109711071B (zh) * | 2018-12-29 | 2023-05-05 | 成都海光集成电路设计有限公司 | 一种服务器SoC软硬件协同仿真加速方法及系统 |
| CN110110355A (zh) * | 2019-03-25 | 2019-08-09 | 电子科技大学 | 一种基于fpga的原型验证平台 |
| CN110472289B (zh) * | 2019-07-17 | 2023-06-30 | 陕西千山航空电子有限责任公司 | 一种基于动态信号仿真的飞参系统测试验证方法 |
| CN110716537B (zh) * | 2019-11-19 | 2021-02-19 | 北京润科通用技术有限公司 | 一种仿真测试方法和装置 |
| CN111639470B (zh) * | 2020-05-28 | 2022-06-17 | 山东云海国创云计算装备产业创新中心有限公司 | 一种处理器协同芯片的仿真测试方法、系统及相关组件 |
| CN111695318A (zh) * | 2020-05-29 | 2020-09-22 | 苏州复鹄电子科技有限公司 | 一种电路仿真程序的半导体器件模型计算的方法 |
| CN112232000B (zh) * | 2020-10-23 | 2021-08-10 | 海光信息技术股份有限公司 | 跨多个验证域的验证系统、验证方法、验证设备 |
| CN112416760B (zh) * | 2020-11-11 | 2023-05-23 | 北京京航计算通讯研究所 | 一种通用的测试平台TestBench的模块封装方法及装置 |
| CN112614403A (zh) * | 2020-12-25 | 2021-04-06 | 深圳市小喵科技有限公司 | 硬件仿真方法及装置 |
| CN112836455B (zh) * | 2021-01-20 | 2023-11-10 | 上海擎昆信息科技有限公司 | 一种soc仿真方法及系统 |
| CN113110108A (zh) * | 2021-04-28 | 2021-07-13 | 北京星途探索科技有限公司 | 一种三层结构保障半实物仿真实时性的实现方法 |
| CN115905029B (zh) * | 2023-02-16 | 2023-05-30 | 北京智芯微电子科技有限公司 | 芯片验证的系统架构、方法、装置、设备、介质及芯片 |
| CN116909935B (zh) * | 2023-09-13 | 2023-12-08 | 沐曦集成电路(上海)有限公司 | 基于单一处理模块接口的芯片联合仿真方法、设备和介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194960A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Corp | ソフトウェア試験装置 |
| CN1482661A (zh) * | 2002-09-11 | 2004-03-17 | 华为技术有限公司 | 通用数字电路仿真测试系统及测试方法 |
| CN1560743A (zh) * | 2004-03-11 | 2005-01-05 | 浙江大学 | 多媒体处理器协同仿真验证平台 |
-
2006
- 2006-03-31 CN CNB2006100206315A patent/CN100399341C/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194960A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Corp | ソフトウェア試験装置 |
| CN1482661A (zh) * | 2002-09-11 | 2004-03-17 | 华为技术有限公司 | 通用数字电路仿真测试系统及测试方法 |
| CN1560743A (zh) * | 2004-03-11 | 2005-01-05 | 浙江大学 | 多媒体处理器协同仿真验证平台 |
Non-Patent Citations (2)
| Title |
|---|
| 单片系统（SoC）设计技术. 陈岚，唐志敏.计算机研究与发展，第39卷第1期. 2002 |
| 单片系统（SoC）设计技术. 陈岚，唐志敏.计算机研究与发展，第39卷第1期. 2002 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1828617A (zh) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399341C (zh) | 一种矢量模式软硬件协同仿真/验证方法 | |
| Martin et al. | ESL design and verification: a prescription for electronic system level methodology | |
| Erbas et al. | A framework for system-level modeling and simulation of embedded systems architectures | |
| Niemann | Hardware/software co-design for data flow dominated embedded systems | |
| CN100487709C (zh) | Soc软硬件一体化设计验证方法 | |
| Dahan et al. | Combining system level modeling with assertion based verification | |
| CN109711071B (zh) | 一种服务器SoC软硬件协同仿真加速方法及系统 | |
| JP2004510258A (ja) | ハードウェアとソフトウェアを備えた電子システムの性能レベルモデリング及びシミュレーション | |
| WO2003056429A2 (en) | System, method, and computer program product for data transfer reporting for an application | |
| CN207096986U (zh) | 软硬件协同仿真的系统 | |
| Baghdadi et al. | An efficient architecture model for systematic design of application-specific multiprocessor SoC | |
| CN107346249A (zh) | 一种基于模型的计算机软件开发方法 | |
| CN102231132B (zh) | 一种基于SystemC的AADL软构件模型仿真测试实例生成方法 | |
| Balarin et al. | Functional verification methodology based on formal interface specification and transactor generation | |
| CN104679963B (zh) | 一种基于tcl的仿真验证装置和方法 | |
| Wolf et al. | Intervals in software execution cost analysis | |
| Feng et al. | Design and application of reusable SoC verification platform | |
| CN114282464A (zh) | 芯片仿真验证中的协同仿真方法及应用 | |
| O'Nils | Specification, synthesis and validation of hardware/software interfaces | |
| CN112836455B (zh) | 一种soc仿真方法及系统 | |
| Aubury et al. | Advanced silicon prototyping in a reconfigurable environment | |
| CN115481588A (zh) | 一种图形化的总线验证平台 | |
| Kreku et al. | Layered UML workload and SystemC platform models for performance simulation | |
| Ramaswamy et al. | The integration of systemc and hardware-assisted verification | |
| Lin | Applying Universal Verification Methodology on a Universal Asynchronous Receiver/Transmitter Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: CHENGDU LEIAO WIND-ELECTRIC SENSORS CO., LTD. Free format text: FORMER NAME: ELECTRONIC SCIENCE AND TECHNOLOGY UNIV. |
|
| CP03 | Change of name, title or address |
Address after: Longtan City Industrial Park, Chengdu, Sichuan, Chenghua District Patentee after: Chengdu LEO Sensor Co., Ltd. Address before: No. two, Jianshe North Road, Sichuan City, Chengdu Province, No. four Patentee before: University of Electronic Science and Technology of China |